JPH0720924Y2

JPH0720924Y2 - 半導体装置

Info

Publication number: JPH0720924Y2
Application number: JP2618289U
Authority: JP
Inventors: 忠士山口
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-03-09
Filing date: 1989-03-09
Publication date: 1995-05-15
Anticipated expiration: 2004-03-09
Also published as: JPH02118949U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は、半導体装置に係り、特に、内部に半導体素子
を実装し、樹脂等により封止成形して成る樹脂封止型半
導体装置に関するものである。

（従来の技術）従来、極薄の金属板を所定の形状にパワーニングして得
られたリードフレームに半導体素子を搭載し、Auワイヤ
等の金属細線により配線接続した後に、エポキシ等の安
価な成形樹脂により封止して得られる樹脂封止型半導体
装置は、低いコストで高い量産性が得られることから、
民生用の電子機器を中心に広く用いられている。

中でも、プリント基板に搭載部品の実装用の貫通孔を設
けずに、プリント基板表面に設けられたパターンのみに
搭載部品を接続搭載するとを目的として開発された表面
実装型の半導体装置は、DIP（Dual Inline Package）等
の挿入実装型の半導体装置にとって代わり、半導体装置
の主流をなしている。

特に、近年では、極薄のプリント基板にメモリ系の半導
体装置を複数個搭載し、カード状に形成して使用され
る、所謂、“メモリカード”が提唱され、それに用いら
れる特殊な表面実装用半導体装置として、第２図に示さ
れるようなＴ−SOP（Thin Small Outline Pcckage）型
半導体装置が開発、実用化されている。

第２図（ａ）において、半導体素子１はリードフレーム
２の内、半導体素子搭載用に形成されたアイランド部３
にAgペースト（図示なし）等を用いて接続固定され、ワ
イヤ４によりリード５に配線接続される。

その後、モールド金型（図示なし）等を用いてトランス
ファモールド等の手段により、樹脂６により封止成形さ
れ、個片分割、端子処理等を行うことにより半導体装置
が完成する。

第２図（ｂ）はその断面図である。前述のように、この
Ｔ−SOP型半導体装置は、極薄のカードへの搭載を目的
として開発されたため、それ自体の厚さも通常の半導体
装置の半分程度（約1mm厚）と極めて薄く設計されてい
る。しかし、半導体素子１は周知のように、円形状のシ
リコン薄板の表面に露光技術を用いて各半導体素子を形
成し、それを分割して得られたものであるため、割れや
すく、現状では一定状の薄型化は困難であり、特に近年
では１回あたりの処理数の増加を目的としてシリコン薄
板の大径化が図られており、半導体素子１の薄型化は益
々困難を極めている。

それに反して、ワイヤ４はより低く配線される必要があ
るため、時には第２図（ｂ）に示したように、半導体素
子端部への接触、所謂、エッジショートが発生する場合
があった。

その解決策として、第２図（ｃ）に示すように、アイラ
ンド部３を予め、プレス加工等により下方に配置、所
謂、ダウンセットしたリードフレームを用いることがあ
るが、この場合、エッジショートの発生は少なくなる
が、アイランド部３の下側の樹脂部分が薄くなってしま
い、プリント基板への実装の際の熱ストレスによって、
クラック７が生じる懸念もあり、薄型化は困難であっ
た。

このため、半導体素子の搭載に、リードフレームよりは
るかに薄い粘着テープを用いて諸問題の解決を図ってい
る（例えば、特開昭59-175753号参照）。

以下、その構成を図を用いて説明する。

第３図（ａ）において、リード８等を形成したリードフ
レーム９の所定の位置には、ポリイミド等の耐熱性の素
材を用いた粘着テープ10が貼付されており、第３図
（ｂ）に示すように、半導体素子11はその粘着テープ10
により固定される。その後、ワイヤ12により配線接続さ
れ、破線により示されている範囲で、モールド金型（図
示なし）を用いて樹脂13により封止成形する。その後、
個片分割、端子処理等を行って第３図（ｃ），（ｄ）に
示すように完成させる。

ここで、第３図（ｄ）に示すように、粘着テープ10はリ
ードフレームの厚さと比較して薄いものであり、その
分、半導体装置全体の厚さを抑えた設計にすることがで
き、樹脂13部分のクラックの発生原因となっていたアイ
ランド部そのものが無いため、信頼性の面から見ても、
有効である。

（考案が解決しようとする課題）しかしながら、上記構成の樹脂封止型半導体装置では、
前述したエッジショートに対しての対策は何ら講じられ
ていない。そればかりか、半導体素子の製造上の問題
（シリコン薄板の大径化傾向等）により、半導体素子の
厚さは現状並か、むしろ増大する傾向となるため、ワイ
ヤを低く配線することは困難であり、結局のところ、半
導体素子の上側部分の樹脂厚を薄く抑えることができな
くなってしまう。

このため、粘着テープを用いて半導体素子を実装し、半
導体装置下側の樹脂部分の厚さを若干薄く設計したとし
ても、半導体装置全体の厚さから見れば、効果があると
は言えず、技術的に満足できるものは得られなかった。

本考案は、以上述べたエッジショートの問題点を除去
し、現状より更に薄型軽量化され、信頼性の面から見て
も優れた半導体装置を提供することを目的とする。

（課題を解決するための手段）本考案は、上記目的を達成するために、半導体装置にお
いては、リードフレームと、素子形成面が前記リードフ
レームの表面と略同一平面内に位置する半導体素子と、
前記リードフレームと前記半導体素子とを固定する、前
記リードフレームの表面から前記素子形成面へ延在する
固定材料とを具備するようにしたものである。

（作用）本考案によれば、従来の半導体素子の固定に用いられて
いる角形のアイランド部は使用せず、固定材料（18）を
用いて半導体素子（17）の表面とインナリード（15）の
表面が同一平面上になるよう配置し、固定するようにし
たので、ワイヤ（19）を低く配線することが可能とな
り、結果として、半導体素子（17）の上側及び下側の樹
脂部分の厚さを大幅に薄くすることができるようになっ
た。

更に、半導体素子（17）表面のメモリセル部分は固定材
料（18）により全てを覆われているため、固定材料（1
8）のサイズを熟慮することにより、樹脂によって半導
体素子（17）表面にかかる応力の緩和や、Ｄ−RAM素子
を搭載した際に問題となるソフトエラーの原因であるα
線の遮断にも有効である。

（実施例）以下、本考案の実施例について図面を参照しながら詳細
に説明する。

第１図（ａ）〜（ｄ）は本考案の実施例を示す樹脂封止
型半導体装置の製造工程図である。

まず、第１図（ａ）に示すように、リードフレーム14に
はアイランド部が無く、代わりに後述する固定材料貼付
用のＴ状部16が形成されている。また、インナリード15
などが設けられる点は従来のものと同様である。

次に、第１図（ｂ）に示すように、半導体素子17は、前
述のＴ状部16間の所定の位置に配置され、耐熱性粘着テ
ープ等の固定材料18（例えば、日東電気工業（株）製、
ポリイミド粘着テープNo.360N）により、Ｔ状部16に固
定される。

この際、半導体素子17の表面は、大半が固定材料18によ
り覆い隠されてしまうが、ワイヤ19の接続される電極パ
ッドは露出させておく必要がある。固定材料18のサイズ
としては、電極パッドの形成されている半導体素子17の
端部〔前述したように、このＴ−SOP型半導体装置はメ
モリ系の半導体素子の搭載用として開発されたものであ
り、メモリ系の半導体素子の電極パッド配列としては、
通常半導体素子の両端に集中した、所謂、エンズ・オン
リー（Ends・Only）と呼ばれる配列になっている部分〕
を覆うことがなく、かつ、この固定材料18は、封止樹脂
20によって半導体素子17の表面にかかる応力の緩和やα
線の遮断の機能も合わせもっているため、半導体素子17
表面のメモリセル部分は全て覆いつくすようなサイズに
しておく必要がある。

その後、Au等のワイヤ19により前述した電極パッドとイ
ンナリード15を接続し、破線により示されている範囲
で、モールド金型（図示なし）を用いて封止樹脂20によ
り封止成形する。その後、第１図（ｃ），（ｄ）に示す
ように、個片分割、端子処理等を行って樹脂封止型半導
体装置を得ることができる。

ここで、各部の寸法例を示すと、前記Ｔ状部16の幅1₁は
約8mm、半導体装置の幅1₂は約12mm,1₃は約8mm,半導体素
子17の幅1₄は約10mm、1₅は約5mmである。

このように構成したので、従来のように半導体素子の固
定に用いられている角形のアイランド部を使用すること
なく、固定材料18を用いて半導体素子17の表面とインナ
リード15の表面が同一平面上になるように配置し、固定
することができ、ワイヤ19を低く配線することができ
る。

なお、本考案は上記実施例に限定されるものではなく、
本考案の趣旨に基づいて種々の変形が可能であり、これ
らを本考案の範囲から排除するものではない。

（考案の効果）以上、詳細に説明したように、本考案によれば、従来の
半導体素子の固定に用いられている角形のアイランド部
を使用せず、固定材料を用いて半導体素子の表面とイン
ナリードの表面が同一平面上になるように配置し、固定
するようにしたので、ワイヤを低く配線することが可能
となり、結果として、半導体素子の上側及び下側の樹脂
部分の厚さを大幅に薄くすることができるようになっ
た。

更に、半導体素子表面のメモリセル部分は固定材料によ
り全てを覆われているため、固定材料のサイズを熟慮す
ることにより、樹脂によって半導体素子表面にかかる応
力の緩和や、Ｄ−RAM素子を搭載した際に問題となるソ
フトエラーの原因であるα線の遮断にも有効である等、
多大な効果を奏することができる。

【図面の簡単な説明】

第１図は本考案の実施例を示す樹脂封止型半導体装置の
製造工程図、第２図は従来の樹脂封止型半導体装置の構
成図、第３図は従来の他の樹脂封止型半導体装置の製造
工程図である。 14……リードフレーム、15……インナリード、16……Ｔ
状部、17……半導体素子、18……固定材料、19……ワイ
ヤ、20……封止樹脂。

Claims

【実用新案登録請求の範囲】

【請求項１】リードフレームと、素子形成面が前記リー
ドフレームの表面と略同一平面内に位置する半導体素子
と、前記リードフレームと前記半導体素子とを固定す
る、前記リードフレームの表面から前記素子形成面へ延
在する固定材料とを具備することを特徴とする半導体装
置。