JP2890621B2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JP2890621B2 JP2890621B2 JP2046109A JP4610990A JP2890621B2 JP 2890621 B2 JP2890621 B2 JP 2890621B2 JP 2046109 A JP2046109 A JP 2046109A JP 4610990 A JP4610990 A JP 4610990A JP 2890621 B2 JP2890621 B2 JP 2890621B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- integrated circuit
- lead
- hybrid integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路装置、特にリードフレーム方
式の樹脂封止装置に関する。
式の樹脂封止装置に関する。
従来の、この種の混成集積回路装置は、第５図に示す
ようなリードフレーム（平面図）を用い、部品搭載，ワ
イヤボンディング後、樹脂封止をしてからフレームカッ
トをして製作される。図において、１′はリードフレー
ムで、７′はアイランドである。このアイランド７′は
その４隅部および各辺の中央をそれぞれ第１吊りピン
２′，第２吊りピン13′によってリードフレーム１′に
支持されている。アイランド７′にほぼ同寸法の絶縁性
基板４′を固着してから、第６図に示すように受動素子
８′，能動素子９′を基板４′の回路パターン11′に融
着し、各部品間、およびインナーリード５′,6′との間
を金属細線10′により接続する。次に、外装樹脂３′で
封止し、リードフレーム１′を切断して完成する。第６
図は第５図のCC′線の断面図である。
ようなリードフレーム（平面図）を用い、部品搭載，ワ
イヤボンディング後、樹脂封止をしてからフレームカッ
トをして製作される。図において、１′はリードフレー
ムで、７′はアイランドである。このアイランド７′は
その４隅部および各辺の中央をそれぞれ第１吊りピン
２′，第２吊りピン13′によってリードフレーム１′に
支持されている。アイランド７′にほぼ同寸法の絶縁性
基板４′を固着してから、第６図に示すように受動素子
８′，能動素子９′を基板４′の回路パターン11′に融
着し、各部品間、およびインナーリード５′,6′との間
を金属細線10′により接続する。次に、外装樹脂３′で
封止し、リードフレーム１′を切断して完成する。第６
図は第５図のCC′線の断面図である。
混成集積回路装置は、基板の寸法が大きくなるので、
半導体装置のように、アイランドをその４隅部の吊りピ
ンで支えるだけでは、樹脂封止の際樹脂流入速度により
アイランドが変形する。そこで、上述のようにアイラン
ドの辺中央にも吊りピンを設けている。しかし、次に説
明するように、この辺中央の吊りピンを設けることは、
インナーリードの各ピン間の寸法が大きくなり、多ピン
化の障害になっている。
半導体装置のように、アイランドをその４隅部の吊りピ
ンで支えるだけでは、樹脂封止の際樹脂流入速度により
アイランドが変形する。そこで、上述のようにアイラン
ドの辺中央にも吊りピンを設けている。しかし、次に説
明するように、この辺中央の吊りピンを設けることは、
インナーリードの各ピン間の寸法が大きくなり、多ピン
化の障害になっている。
リードフレームの加工方法としてエッチング法とプレ
ス法と２種類の手段があるが、いずれの方法でも加工可
能な最小ピン間寸法はリードフレーム板厚に0.8を乗じ
た数値より小さくできない。従って、例えばリードフレ
ームの板厚を0.15mmとした場合、加工可能最小ピン間寸
法は0.12mmとなり、リード幅を0.4mmとした場合、リー
ドピッチ寸法は0.52mmとなる。更にリード間に吊りピン
を設けた場合のリードピッチは、リード幅0.4mmに加工
可能最小ピン間寸法２×0.12mmと吊りピンの加工可能最
小ピン寸法0.12mmを加えて、0.76mmになる。
ス法と２種類の手段があるが、いずれの方法でも加工可
能な最小ピン間寸法はリードフレーム板厚に0.8を乗じ
た数値より小さくできない。従って、例えばリードフレ
ームの板厚を0.15mmとした場合、加工可能最小ピン間寸
法は0.12mmとなり、リード幅を0.4mmとした場合、リー
ドピッチ寸法は0.52mmとなる。更にリード間に吊りピン
を設けた場合のリードピッチは、リード幅0.4mmに加工
可能最小ピン間寸法２×0.12mmと吊りピンの加工可能最
小ピン寸法0.12mmを加えて、0.76mmになる。
以上説明したように、アイランド辺中央に吊りピンを
余分に設けると、リードピッチは0.76mmとなり、狭ピッ
チ指向に対し、1.46倍不利となり、多ピン化が不可能に
なる。
余分に設けると、リードピッチは0.76mmとなり、狭ピッ
チ指向に対し、1.46倍不利となり、多ピン化が不可能に
なる。
本発明の目的は、上記の事情に鑑み、アイランドの吊
りピン数は最小限に、すなわちアイランドの４隅部にと
どめるが、アイランドの変形が防止されるような構造に
している混成集積回路装置を提供することにある。
りピン数は最小限に、すなわちアイランドの４隅部にと
どめるが、アイランドの変形が防止されるような構造に
している混成集積回路装置を提供することにある。
本発明の混成集積回路装置は、絶縁性基板上に各種部
品を搭載し、前記絶縁性基板上の回路パターンとリード
フレームのインナーリードとの電気的接続を金属細線に
より行う混成集積回路装置であって、前記リードフレー
ムから吊りピンで支持されるアイランドと前記インナー
リードの先端部とにまたがって前記絶縁性基板を固着し
て樹脂封止することを特徴とする。
品を搭載し、前記絶縁性基板上の回路パターンとリード
フレームのインナーリードとの電気的接続を金属細線に
より行う混成集積回路装置であって、前記リードフレー
ムから吊りピンで支持されるアイランドと前記インナー
リードの先端部とにまたがって前記絶縁性基板を固着し
て樹脂封止することを特徴とする。
基板がアイランドだけでなく、インナーリードのすべ
てあるいはその一部に固着されている。したがって、基
板の大部分を搭載するアイランドは、基板を介してイン
ナーリードによっても支持されているので、樹脂封止の
際に樹脂流入速度による変形が生じない。吊りピンとし
ては、装置の外形寸法に影響を与えないように４隅部に
設けるのみでよく、多ピン化に有利になる。
てあるいはその一部に固着されている。したがって、基
板の大部分を搭載するアイランドは、基板を介してイン
ナーリードによっても支持されているので、樹脂封止の
際に樹脂流入速度による変形が生じない。吊りピンとし
ては、装置の外形寸法に影響を与えないように４隅部に
設けるのみでよく、多ピン化に有利になる。
以下、図面を参照して本発明の実施例につき説明す
る。第１図は第１の実施例に用いられるリードフレーム
平面図、第２図は樹脂封止後の第１図のAA′線に相応す
る装置断面図である。リードフレーム１はアイランド７
を吊るため吊りピン２を４隅に設け、更にアイランド７
の外周部にインナーリード5,6を配置し、このインナー
リード5,6の先端部とアイランド７全体に対し、回路基
板４を固着させる。この場合、回路基板４の固着はイン
ナーリードのすべてでなくてもよい。この回路基板４に
受動素子８、能動素子９等を搭載し、金属細線10等を用
いて接続し、外装樹脂３で封止する。
る。第１図は第１の実施例に用いられるリードフレーム
平面図、第２図は樹脂封止後の第１図のAA′線に相応す
る装置断面図である。リードフレーム１はアイランド７
を吊るため吊りピン２を４隅に設け、更にアイランド７
の外周部にインナーリード5,6を配置し、このインナー
リード5,6の先端部とアイランド７全体に対し、回路基
板４を固着させる。この場合、回路基板４の固着はイン
ナーリードのすべてでなくてもよい。この回路基板４に
受動素子８、能動素子９等を搭載し、金属細線10等を用
いて接続し、外装樹脂３で封止する。
次に第２の実施例につき説明する。第３図はリードフ
レーム平面図、第４図は第３図のBB′線に相応する装置
断面図である。この例では、アイランド７の周縁内部に
インナーリード６の先端が入るように、インナーリード
６の長さを長くし、またアイランド７の周縁に切欠部を
つくる。このインナーリード６の先端部とアイランド７
全体に対し、回路基板４を固着させる。この回路基板４
上に受動素子８、能動素子９等を搭載し、金属細線10等
を用いて接続し外装樹脂３にて封止する。
レーム平面図、第４図は第３図のBB′線に相応する装置
断面図である。この例では、アイランド７の周縁内部に
インナーリード６の先端が入るように、インナーリード
６の長さを長くし、またアイランド７の周縁に切欠部を
つくる。このインナーリード６の先端部とアイランド７
全体に対し、回路基板４を固着させる。この回路基板４
上に受動素子８、能動素子９等を搭載し、金属細線10等
を用いて接続し外装樹脂３にて封止する。
以上説明したように、本発明はすべてのインナーリー
ドまたはその一部の先端部とアイランド全体を回路基板
に固着させる構造を取ることにより、インナーリードが
アイランドの吊りピンを兼ねることになるため、アイラ
ンドの各辺の中央に吊りピンを設ける必要がなく、４隅
部のみに設けるだけでよい。従って、加工可能最小リー
ドピッチ寸法は、リードフレームの板厚を0.15mm,リー
ド幅を0.4mmとした場合、リードピッチは0.52mmとな
り、従来例の第５図の場合よりも小さくできる。有効外
部リード数（各辺当り）は従来例の40本に対し44本とな
り高機能化すなわち多ピンパッケージ化に対し非常に効
果がある。
ドまたはその一部の先端部とアイランド全体を回路基板
に固着させる構造を取ることにより、インナーリードが
アイランドの吊りピンを兼ねることになるため、アイラ
ンドの各辺の中央に吊りピンを設ける必要がなく、４隅
部のみに設けるだけでよい。従って、加工可能最小リー
ドピッチ寸法は、リードフレームの板厚を0.15mm,リー
ド幅を0.4mmとした場合、リードピッチは0.52mmとな
り、従来例の第５図の場合よりも小さくできる。有効外
部リード数（各辺当り）は従来例の40本に対し44本とな
り高機能化すなわち多ピンパッケージ化に対し非常に効
果がある。
第１図は本発明の第１実施例のリードフレーム平面図、
第２図は封止後の装置のAA′線断面図、第３図は第２実
施例のリードフレーム平面図、第４図は封止後の装置の
BB′線断面図、第５図は従来技術のリードフレーム平面
図、第６図は封止後の装置のCC′線断面図である。 1,1′……リードフレーム、 2,2′……吊りピン、3,3′……外装樹脂、 4,4′……回路基板、 5,5′……インナーリード、 6,6′……インナーリード、 7,7′……アイランド、8,8′……受動素子、 9,9′……能動素子、10,10′……金属細線、 11,11′……回路パターン、 12,12′……有効外部リード、 13,13′……吊りピン。
第２図は封止後の装置のAA′線断面図、第３図は第２実
施例のリードフレーム平面図、第４図は封止後の装置の
BB′線断面図、第５図は従来技術のリードフレーム平面
図、第６図は封止後の装置のCC′線断面図である。 1,1′……リードフレーム、 2,2′……吊りピン、3,3′……外装樹脂、 4,4′……回路基板、 5,5′……インナーリード、 6,6′……インナーリード、 7,7′……アイランド、8,8′……受動素子、 9,9′……能動素子、10,10′……金属細線、 11,11′……回路パターン、 12,12′……有効外部リード、 13,13′……吊りピン。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/50 H01L 25/00 H01L 23/12
Claims (2)
- 【請求項１】絶縁性基板上に各種部品を搭載し、前記絶
縁性基板上の回路パターンとリードフレームのインナー
リードとの電気的接続を金属細線により行う混成集積回
路装置であって、前記リードフレームから吊りピンで支
持されるアイランドと前記インナーリードの先端部とに
またがって前記絶縁性基板を固着して樹脂封止すること
を特徴とする混成集積回路装置。 - 【請求項２】前記アイランドの周縁部に前記インナーリ
ードの先端部が入るような切り欠き部があることを特徴
とする請求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046109A JP2890621B2 (ja) | 1990-02-26 | 1990-02-26 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2046109A JP2890621B2 (ja) | 1990-02-26 | 1990-02-26 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03248454A JPH03248454A (ja) | 1991-11-06 |
| JP2890621B2 true JP2890621B2 (ja) | 1999-05-17 |
Family
ID=12737826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2046109A Expired - Fee Related JP2890621B2 (ja) | 1990-02-26 | 1990-02-26 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2890621B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7132735B2 (en) * | 2005-03-07 | 2006-11-07 | Agere Systems Inc. | Integrated circuit package with lead fingers extending into a slot of a die paddle |
| US9147664B2 (en) * | 2013-10-11 | 2015-09-29 | Mediatek Inc. | Semiconductor package |
| US10163767B2 (en) | 2013-10-11 | 2018-12-25 | Mediatek Inc. | Semiconductor package |
| CN104952856B (zh) * | 2015-06-27 | 2018-04-13 | 华东光电集成器件研究所 | 一种双面组装集成电路 |
-
1990
- 1990-02-26 JP JP2046109A patent/JP2890621B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03248454A (ja) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| JP3535328B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| JP2852178B2 (ja) | フィルムキャリアテープ | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| KR970000219B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6057176A (en) | Lead frame coining for semiconductor devices | |
| JP2768822B2 (ja) | ワイヤボンディグ方式半導体装置 | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPH0720924Y2 (ja) | 半導体装置 | |
| JP3018211B2 (ja) | リードフレーム | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP3215505B2 (ja) | 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法 | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JP3192238B2 (ja) | 半導体装置の組立方法 | |
| JP2981309B2 (ja) | 半導体装置 | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| JPH04239753A (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP2000260908A (ja) | 表面実装型半導体装置およびその製造方法 | |
| JPH02229457A (ja) | 半導体装置の製造方法 | |
| JPH0296357A (ja) | 半導体装置 | |
| JPH04174548A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |