JPH0547985A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0547985A
JPH0547985A JP3199556A JP19955691A JPH0547985A JP H0547985 A JPH0547985 A JP H0547985A JP 3199556 A JP3199556 A JP 3199556A JP 19955691 A JP19955691 A JP 19955691A JP H0547985 A JPH0547985 A JP H0547985A
Authority
JP
Japan
Prior art keywords
insulating film
lead frame
chip
size
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3199556A
Other languages
English (en)
Other versions
JP2678696B2 (ja
Inventor
Shigeaki Kubota
恵彬 久保田
Keiichi Tsujimoto
圭一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP3199556A priority Critical patent/JP2678696B2/ja
Publication of JPH0547985A publication Critical patent/JPH0547985A/ja
Application granted granted Critical
Publication of JP2678696B2 publication Critical patent/JP2678696B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】本発明は、インナーリード先端の変形を防止
し、安価で信頼性の高い半導体装置を提供することを目
的とする。 【構成】本発明では、半導体素子搭載部としてのパッド
サイズをパッケージサイズが許す程度に十分に大きく設
計してインナーリード1を短くし、この半導体素子搭載
部上に、導体パターンを備えた絶縁性フィルム11を、
搭載すべきチップサイズに応じて開口部形成して貼着
し、この開口部内に半導体チップ5を搭載し、この絶縁
性フィルム11上の各導体パターンと、半導体チップ5
および各インナーリード1とをそれぞれ電気的に接続す
るようにしている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に汎用型のリードフレームを用いた半導体装
置の実装構造に関する。
【0002】
【従来の技術】半導体装置の小形化および薄型化に伴
い、その組み立てに用いるリードフレームに対する要求
も厳しくなりつつある。
【0003】例えば、半導体チップの集積度を変えるこ
となく小形化を行うために高密度となり、ここで用いら
れるリードフレームはパッドサイズを変更することな
く、リード本数のみが増大される傾向にある。このた
め、インナーリードはさらに細くかつ長くなり、よって
機械的強度が低下して、微小な外力や加工歪み等によ
り、精度を維持することが困難となる。そしてこのよう
なインナーリードの変形は、リードの短絡やボンディン
グ不良を生じ易く、リードフレームの歩留まり低下や、
半導体装置の信頼性低下の原因の1つになっている。
【0004】このような問題を解決するため、スタンピ
ング用金型の精度を上げたり、加工工程中にリードフレ
ームを焼鈍するなど種々の対策が試みられているが、加
工工程を繁雑化させ、歩留まりを低下させたり、過度の
精度要求により価格の高騰を招く等、数々の問題を招来
している。
【0005】また、少量多品種化の傾向から、リード本
数もチップサイズも多様化する一方であり、これに対応
して、リードフレームを設計変更しなければならず、こ
れはコストの低減を阻む大きな問題となっていた。
【0006】
【発明が解決しようとする課題】このように、従来のリ
ードフレームによれば、高密度化に伴い、機械的強度が
低下して、インナーリードの変形によるリードの短絡や
ボンディング不良等を生じ易く、リードフレームの歩留
まり低下や、半導体装置の信頼性低下の原因の1つにな
っている。
【0007】そこでこのような問題を解決するため、ス
タンピング用金型の精度を上げたり、加工工程中にリー
ドフレームを焼鈍するなど種々の対策が試みられている
が、加工工程が繁雑とる上、歩留まりの低下、過度の精
度要求による価格の高騰等、数々の問題を招来してい
る。
【0008】本発明は前記実情に鑑みてなされたもの
で、インナーリード先端の変形を防止し、安価で信頼性
の高い半導体装置を提供することを目的とする。
【0009】
【問題点を解決するための手段】そこで本発明では、半
導体素子搭載部としてのパッドサイズをパッケージサイ
ズが許す程度に十分に大きく設計してインナーリードを
短くし、この半導体素子搭載部上に、導体パターンを備
えた絶縁性フィルムを、搭載すべきチップサイズに応じ
て開口部形成して貼着し、この開口部内に半導体チップ
を搭載し、この絶縁性フィルム上の各導体パターンと、
半導体チップおよび各インナーリードとをそれぞれ電気
的に接続するようにしている。
【0010】望ましくは、絶縁性フィルム上の導体パタ
ーン数は、インナーリードの本数よりも多くしておき、
最も近接した導体パターンにボンディングするようにす
るとよい。
【0011】
【作用】上記方法によれば、インナーリードを短くし、
パッドを大きくすることができるため、機械的強度が大
幅に増大する。
【0012】また、リードフレームはリード本数毎に1
品種用意しておけばよく、チップサイズに応じて絶縁性
フィルムに形成する開口部の大きさのみを変化させれば
よいため、製造が極めて容易となる。
【0013】さらにパッドサイズを大きくすることがで
きるため、放熱効果が増大する。
【0014】また、絶縁性フィルムも1種類でよく、チ
ップサイズに応じて開口を開けるようにすればよい。さ
らに絶縁性フィルム上の導体パターンは放射状に限定さ
れることなく、適宜変形可能であり、ボンディングパッ
ドの位置によって最も近くにあるパターンを選択してボ
ンディングするようにすればよい。特にワイヤボンディ
ングを用いる際にボンディングする導体パターンを選択
することができるため、本発明は有効であり、ボンディ
ングワイヤを節減することができる上、ワイヤ同志の接
触(ワイヤタッチ)をも防止することができる。
【0015】また、上記方法によれば、インナーリード
の先端部は絶縁性フィルム上の導電性の膜をエッチング
によりパターニングして形成されか、または厚膜印刷法
によって形成されるため、導電性の膜は絶縁性フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエッチングで形成する場合に比べ、エッチング量も少
ないため、コストも低減することができる。
【0016】
【実施例】以下、本発明の実施例について、図面を参照
しつつ、詳細に説明する。
【0017】図1(a) および(b) は、それぞれ本発明実
施例の方法で形成した半導体装置の断面図および平面図
(ボンディングワイヤ、モールド樹脂は省略)を示す
図、図2(a) 乃至(d) は、本発明実施例の半導体装置の
製造工程図を示す図である。
【0018】この半導体装置は、パッケージ寸法におさ
まる程度に大きく形成された半導体素子搭載部(ダイパ
ッド)2から所定の間隔を隔てた位置から放射状に延び
る複数のインナーリード1と、各インナーリードに延設
して一体的に形成されたアウターリード3とを有するリ
ードフレーム本体R1と、各インナーリード本体の先端
に対峙する位置から、半導体素子搭載部2にむけて伸長
する金パターン1Pを備え、中央部に開口部hを有する
ポリイミドフィルム11からなるフィルム部R2と、こ
の開口部h内に露呈する半導体素子搭載部2に固着され
た半導体チップ5とから構成され、このフィルム部上の
金パターン1Pの両端がそれぞれボンディングワイヤ6
を介してリードフレーム本体R1のインナーリード先端
および半導体チップに電気的に接続されている。ここで
4はサポートバーである。10は封止樹脂である。
【0019】次に、この半導体装置の製造方法について
説明する。
【0020】まず、図2(a) に示すように、スタンピン
グ法により、銅合金からなる帯状材料を加工することに
より、十分に大きなサイズをもつように形成した半導体
素子を搭載するための領域(ダイパッド)2と、該ダイ
パッド2から所定の間隔をおいて、このまわりに先端が
くるように配列された多数のインナ−リ―ド1と、各イ
ンナ−リ―ドに接続するように配設せしめられたアウタ
−リ―ド3とを含むリードフレーム本体R1を成型す
る。
【0021】次いで、図2(b) に示すように、ポリイミ
ド樹脂11の表面に金箔1Pを接合してなる基板を用意
し、これをエッチング法によりパターニングし、各イン
ナーリード本体の先端に対応するように配設され、ダイ
パッド2にむけて伸長する金パターンを形成し、フィル
ム部R2を形成する。
【0022】この後、図2(c) に示すように、実装すべ
き半導体チップのサイズに符合するようにフィルム部R
2の中央部に開口部hを形成する。
【0023】そして、図2(d) に示すように、フィルム
面が下になるようにフィルム部R2をリードフレーム本
体R1のダイパッド2上に貼着し、さらにこのリードフ
レーム本体R1のダイパッド2上のフィルム部の開口部
に半導体チップ5を載置し固着する。
【0024】そしてさらにこの上に、インナーリード1
の先端とこれに最も近接した位置にある金パターン1P
の一端をボンディングワイヤ6を介して接続するととも
に、この金パターン1Pの他端とチップ5のボンディン
グパッドとを同様にボンディングワイヤ6を介して接続
する。
【0025】そしてこの後、モ−ルド工程、タイバーお
よび枠体を切除し、アウターリードを所望の形状に折り
まげる成形工程を経て、図1に示したような半導体装置
が完成する。
【0026】このようにして形成された半導体装置にお
いて、インナーリードを短くし、パッドを大きくするこ
とができるため、リードフレームの機械的強度が大幅に
増大するため、実装作業性が良好となる。
【0027】また、リードフレームはリード本数毎に1
品種用意しておけばよく、チップサイズに応じて絶縁性
フィルムに形成する開口部の大きさのみを変化させれば
よいため、製造が極めて容易となる。
【0028】さらにパッドサイズが大きいるため、放熱
効果が極めて高い。
【0029】また、絶縁性フィルムも1種類でよく、チ
ップサイズに応じて開口を開けるようにすればよいた
め、コストの低減をはかることができる。
【0030】ワイヤボンディングに際しては、ボンディ
ングパッドの位置によって最も近くにあるパターンを選
択してボンディングするようにすればよく、ボンディン
グワイヤを節減することができる上、ワイヤ同志の接触
をも防止することができる。さらに導体パターンは、ポ
リイミドフィルム上に形成されているため、十分に薄く
形成することができ、インナーリード先端の位置精度を
より高く維持しつつ、ボンディングをおこなうことがで
き、信頼性の高いものとなる。
【0031】また、この金パターン1P(インナーリー
ドの先端部)はポリイミドフィルム上に接合された金箔
の膜をエッチングによりパターニングして形成されるた
め、フィルムによって支持されない場合に比べ大幅に薄
くすることができ、パターン精度が極めて良好であり、
肉薄パターンをエッチングで形成する場合に比べ、エッ
チング量も少ないため、コストも大幅に低減することが
できる。
【0032】また、金パターン1Pはインナーリードの
本数よりも多く形成しておくようにすれば、ワイヤタッ
チを生じたりしないように最も近い位置でボンディング
を行うことができるように選択することができるため、
設計の自由度が増大する。
【0033】なお、前記実施例では、導体パターンを金
箔で形成したが、金箔に限定されることなく、銀箔、ア
ルミニウム箔あるいは他の導体薄膜や複合膜であっても
よい。 さらにまた、前記実施例では、リードフレーム
およびチップとフィルム部との接続をワイヤボンディン
グによって行うようにしたが、ワイヤボンディングに限
定されることなくダイレクトボンディングを用いても良
い。
【0034】
【発明の効果】以上説明したように本発明の方法によれ
ば、リードフレームの先端部を絶縁性フィルム上に形成
された導体パターンで構成し、この絶縁性フィルムに、
半導体チップに符合する大きさの開口を形成し、十分に
大きく形成されたダイパッド上にこの絶縁性フィルムを
貼着し、この開口内にチップを載置し、チップと導体パ
ターンおよび導体パターンとインナーリードとの間をボ
ンディングするようにしているため、リードフレームの
加工が容易で機械的強度が高く、汎用性の高いリードフ
レームを用いて容易に信頼性の高い半導体装置を得るこ
とができる。
【図面の簡単な説明】
【図1】本発明実施例の方法で形成された半導体装置を
示す図。
【図2】本発明実施例の半導体装置の製造工程を示す
図。
【符号の説明】
1 インナ―リ―ド R1 リードフレーム本体部 R2 フィルム部 1P 金パターン 2 半導体素子搭載部(ダイパッド) 3 アウタ−リ−ド 4 サポートバー 5 半導体チップ 10 封止樹脂 11 ポリイミドフィルム

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 チップサイズよりも十分に大きく形成さ
    れた半導体素子搭載部と、前記半導体素子搭載部から所
    定の間隔を隔てた位置から放射状に延びる複数のインナ
    ーリードと、各インナーリードに延設して一体的に形成
    されたアウターリードとを有するリードフレーム本体部
    を形成するリードフレーム本体部形成工程と、 前記リードフレーム本体部の各インナーリードの先端近
    傍から半導体素子搭載部にむけて伸長する導体パターン
    を備えた絶縁性フィルムを形成する絶縁性フィルム形成
    工程と、 前記絶縁性フィルムを、搭載すべきチップサイズに応じ
    て前記絶縁性フィルムに開口部を設ける開口部形成工程
    と、 前記リードフレームの前記半導体素子搭載部上に前記絶
    縁性フィルムを貼着する工程と、 前記絶縁性フィルムに形成された開口部内に半導体チッ
    プを搭載する半導体チップ搭載工程と、 前記絶縁性フィルム上の各導体パターンと、半導体チッ
    プおよび前記各インナーリードとをそれぞれ電気的に接
    続する接続工程とを含むことを特徴とするリードフレー
    ムの製造方法。
JP3199556A 1991-08-08 1991-08-08 半導体装置の製造方法 Expired - Fee Related JP2678696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3199556A JP2678696B2 (ja) 1991-08-08 1991-08-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3199556A JP2678696B2 (ja) 1991-08-08 1991-08-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0547985A true JPH0547985A (ja) 1993-02-26
JP2678696B2 JP2678696B2 (ja) 1997-11-17

Family

ID=16409792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3199556A Expired - Fee Related JP2678696B2 (ja) 1991-08-08 1991-08-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2678696B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226561A (ja) * 1991-12-03 1993-09-03 Nec Corp 半導体装置
US5523621A (en) * 1994-05-15 1996-06-04 Kabushiki Kaisha Toshiba Semiconductor device having a multilayer ceramic wiring substrate
JPH09139458A (ja) * 1995-11-14 1997-05-27 Nec Corp 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251636A (ja) * 1984-05-28 1985-12-12 Nec Kansai Ltd 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251636A (ja) * 1984-05-28 1985-12-12 Nec Kansai Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226561A (ja) * 1991-12-03 1993-09-03 Nec Corp 半導体装置
US5523621A (en) * 1994-05-15 1996-06-04 Kabushiki Kaisha Toshiba Semiconductor device having a multilayer ceramic wiring substrate
JPH09139458A (ja) * 1995-11-14 1997-05-27 Nec Corp 半導体装置

Also Published As

Publication number Publication date
JP2678696B2 (ja) 1997-11-17

Similar Documents

Publication Publication Date Title
WO2001003186A9 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH06283650A (ja) 半導体装置
JPH05226564A (ja) 半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2678696B2 (ja) 半導体装置の製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
JP2528192B2 (ja) 半導体装置
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP3028153B2 (ja) リードフレームの製造方法
JPH03105961A (ja) 樹脂封止型半導体装置
JPH0389539A (ja) リードフレーム,これを用いた半導体装置およびその製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPH06326227A (ja) 多層リードフレームの製造方法及び構造
JPH06104314A (ja) フィルムキャリア
JPH09270435A (ja) 半導体装置の製造方法
JPH06101488B2 (ja) 半導体装置
JPH0590480A (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JPS5998544A (ja) 半導体装置およびその製造方法
JPH08204119A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees