JPH05226561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05226561A JPH05226561A JP31828191A JP31828191A JPH05226561A JP H05226561 A JPH05226561 A JP H05226561A JP 31828191 A JP31828191 A JP 31828191A JP 31828191 A JP31828191 A JP 31828191A JP H05226561 A JPH05226561 A JP H05226561A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- pad
- lead
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】本発明は、半導体装置の設計において、各々の
半導体チップに対して、パッケージの種類だけリードフ
レームを設計する為に、多大な設計時間と費用が必要と
なる点を解決するためのものである。 【構成】半導体チップ１の、リードフレームの接続に関
して、半導体チップ１と接続する為のパッド８と、リー
ド４と接続する為のパッド９を有し、両パッドを配線１
０で接続した基板２を使用して半導体チップとリードフ
レームの接続をすることによって、半導体設計の時間、
費用の削減を計るものである。
半導体チップに対して、パッケージの種類だけリードフ
レームを設計する為に、多大な設計時間と費用が必要と
なる点を解決するためのものである。 【構成】半導体チップ１の、リードフレームの接続に関
して、半導体チップ１と接続する為のパッド８と、リー
ド４と接続する為のパッド９を有し、両パッドを配線１
０で接続した基板２を使用して半導体チップとリードフ
レームの接続をすることによって、半導体設計の時間、
費用の削減を計るものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置における半導体チップ
の入出力パッドとリードの接続は、図５に示してあるよ
うに、アイランド３上に固定した半導体チップ１の入出
力パッド（図示省略）とリード４がワイヤー１１によっ
て直接に接続されており、半導体チップ１種類に関し、
３種類のパッケージがあったとすると、各々のパッケー
ジに関して、リードフレームを設計している。さらに、
同一機能の半導体チップで先の縮小版を設計したとする
と、半導体チップの大きさや、パッドの位置に変更があ
り、先のリードフレームでは対応不可能であり、先と同
じ３種類のパッケージでも新たにリードフレーム設計を
する必要がある。また機能は異なるが、同じ３種類のパ
ッケージでもパッド位置が異っているので先のリードフ
レームが使用可能なことは、ほとんど無く新規に設計す
ることが多々ある。
の入出力パッドとリードの接続は、図５に示してあるよ
うに、アイランド３上に固定した半導体チップ１の入出
力パッド（図示省略）とリード４がワイヤー１１によっ
て直接に接続されており、半導体チップ１種類に関し、
３種類のパッケージがあったとすると、各々のパッケー
ジに関して、リードフレームを設計している。さらに、
同一機能の半導体チップで先の縮小版を設計したとする
と、半導体チップの大きさや、パッドの位置に変更があ
り、先のリードフレームでは対応不可能であり、先と同
じ３種類のパッケージでも新たにリードフレーム設計を
する必要がある。また機能は異なるが、同じ３種類のパ
ッケージでもパッド位置が異っているので先のリードフ
レームが使用可能なことは、ほとんど無く新規に設計す
ることが多々ある。
【０００３】
【発明が解決しようとする課題】この従来の構造では前
述の様に、各々の種類の半導体チップに関して、リード
フレームをパッケージの種類だけ設計する必要があり、
設計不可能の為そのパッケージに関しては、製作不可能
となる。その為に、半導体装置の説明に多大な時間及び
費用が必要となっている。
述の様に、各々の種類の半導体チップに関して、リード
フレームをパッケージの種類だけ設計する必要があり、
設計不可能の為そのパッケージに関しては、製作不可能
となる。その為に、半導体装置の説明に多大な時間及び
費用が必要となっている。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの入出力パッドに電気的な接続をする為の
パッドと、外部と電気的接続をとるリードに電気的な接
続をする為のパッドとを有し、かつ、その両パッドを電
気的に接続する為の配線がされている基板を備えてい
る。
半導体チップの入出力パッドに電気的な接続をする為の
パッドと、外部と電気的接続をとるリードに電気的な接
続をする為のパッドとを有し、かつ、その両パッドを電
気的に接続する為の配線がされている基板を備えてい
る。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置の平面図であ
り、図２は、その断面図である。アイランド３上に基板
２、さらにその基板上に半導体チップ１が固着され、半
導体チップ１の入出力パッド７は、ワイヤー５によって
基板２上の半導体チップ１と接続する為のパッド８に接
続され、パッド８は配線１０によって外部と、電気的接
続のあるリードに接続する為のパッド９（基板上にあ
る）に接続し、パッド９がワイヤー６によってリード４
に接続される。
る。図１は本発明の一実施例の半導体装置の平面図であ
り、図２は、その断面図である。アイランド３上に基板
２、さらにその基板上に半導体チップ１が固着され、半
導体チップ１の入出力パッド７は、ワイヤー５によって
基板２上の半導体チップ１と接続する為のパッド８に接
続され、パッド８は配線１０によって外部と、電気的接
続のあるリードに接続する為のパッド９（基板上にあ
る）に接続し、パッド９がワイヤー６によってリード４
に接続される。
【０００６】上記のようにパッド８，９を備えた基板２
を用いた場合、半導体チップがあり、そのパッケージを
Ａ，Ｂ，Ｃ，各々のリードがリードフレーム１Ａ，１
Ｂ，１Ｃで、半導体チップとリードの電気的接続を基板
２を使って接続する構造とすると、さらに別の半導体チ
ップを同一パッケージで設計する場合、半導体チップと
リードが直接に接続されていない為新たにリードを設計
する必要がなく、基板２の設計のみで先に設計してある
リードが使用可能となる。
を用いた場合、半導体チップがあり、そのパッケージを
Ａ，Ｂ，Ｃ，各々のリードがリードフレーム１Ａ，１
Ｂ，１Ｃで、半導体チップとリードの電気的接続を基板
２を使って接続する構造とすると、さらに別の半導体チ
ップを同一パッケージで設計する場合、半導体チップと
リードが直接に接続されていない為新たにリードを設計
する必要がなく、基板２の設計のみで先に設計してある
リードが使用可能となる。
【０００７】図３は他の実施例の平面図であり、図４は
その断面図である。基板２と半導体チップの段差を緩和
する為に基板２を中抜き構造にしてある。この他は先の
実施例と同じである。
その断面図である。基板２と半導体チップの段差を緩和
する為に基板２を中抜き構造にしてある。この他は先の
実施例と同じである。
【０００８】
【発明の効果】以上説明したように本発明は基板を介す
ことにより半導体チップの入出力パッドとリードを接続
しているため、半導体装置の設計において基板の設計の
みで各種パッケージへの対応が可能となる。例えば、あ
る半導体チップのそれの縮小版、さらにその縮少版の３
世代で考えると従来ではリードフレームを９種類設計し
なければならないが、本発明では、リードフレーム３種
類、基板３種類で可能であり設計時間費用共に削減され
るという効果を有する。
ことにより半導体チップの入出力パッドとリードを接続
しているため、半導体装置の設計において基板の設計の
みで各種パッケージへの対応が可能となる。例えば、あ
る半導体チップのそれの縮小版、さらにその縮少版の３
世代で考えると従来ではリードフレームを９種類設計し
なければならないが、本発明では、リードフレーム３種
類、基板３種類で可能であり設計時間費用共に削減され
るという効果を有する。
【図１】本発明の一実施例で半導体装置の平面図。
【図２】図１の断面図。
【図３】他の半導体装置の実施例の平面図。
【図４】図３の断面図。
【図５】従来の半導体装置の断面図。
１ 半導体チップ ２ 基板 ３ アイランド ４ リード ５，６，１１ ワイヤー ７，８，９ パッド １０ 配線
Claims (1)
- 【請求項１】 半導体チップと、それを固定する為のア
イランド及び外部と電気的接続をする為のリードを備え
たリードフレームとを有し、半導体チップの入出力パッ
ドと前記リードをワイヤーで電気的に接続している半導
体装置において、前記半導体チップの入出力パッドと電
気的に接続する為のパッドと、前記リードと電気的に接
続する為のパッドとを有し、かつ、その両パッドを電気
的に接続する為の配線がされている基板を前記アイラン
ド上に備えたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828191A JPH05226561A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31828191A JPH05226561A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05226561A true JPH05226561A (ja) | 1993-09-03 |
Family
ID=18097456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31828191A Pending JPH05226561A (ja) | 1991-12-03 | 1991-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05226561A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251636A (ja) * | 1984-05-28 | 1985-12-12 | Nec Kansai Ltd | 半導体装置 |
| JPH0258361A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | リード付電子部品搭載用基板 |
| JPH0547985A (ja) * | 1991-08-08 | 1993-02-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
-
1991
- 1991-12-03 JP JP31828191A patent/JPH05226561A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60251636A (ja) * | 1984-05-28 | 1985-12-12 | Nec Kansai Ltd | 半導体装置 |
| JPH0258361A (ja) * | 1988-08-24 | 1990-02-27 | Ibiden Co Ltd | リード付電子部品搭載用基板 |
| JPH0547985A (ja) * | 1991-08-08 | 1993-02-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291881B1 (en) | Dual silicon chip package | |
| JPH05160290A (ja) | 回路モジュール | |
| JPH04307943A (ja) | 半導体装置 | |
| JPH0274046A (ja) | 半導体集積回路装置 | |
| JPH1187400A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| JPH05226561A (ja) | 半導体装置 | |
| JP3942495B2 (ja) | 半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH08264673A (ja) | 集積回路装置 | |
| JPH0360050A (ja) | 半導体装置 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH03167872A (ja) | 半導体装置用リードフレーム | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| JP2000332193A (ja) | マルチチップ型半導体装置 | |
| JPH05226406A (ja) | 半導体装置 | |
| JPH0199245A (ja) | Ｉｃパッケージ | |
| JPS6022327A (ja) | 半導体装置 | |
| JP2949951B2 (ja) | 半導体装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH10214934A (ja) | 半導体装置及びその製造方法 | |
| JPH01205457A (ja) | システム化半導体装置 | |
| JP2538698B2 (ja) | 半導体集積回路装置 | |
| JPH03236245A (ja) | 半導体装置 | |
| JPH02180062A (ja) | 半導体集積回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970527 |