JPH0389539A - リードフレーム，これを用いた半導体装置およびその製造方法 - Google Patents
リードフレーム，これを用いた半導体装置およびその製造方法Info
- Publication number
- JPH0389539A JPH0389539A JP1225661A JP22566189A JPH0389539A JP H0389539 A JPH0389539 A JP H0389539A JP 1225661 A JP1225661 A JP 1225661A JP 22566189 A JP22566189 A JP 22566189A JP H0389539 A JPH0389539 A JP H0389539A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- tip
- semiconductor element
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052737 gold Inorganic materials 0.000 abstract description 9
- 239000010931 gold Substances 0.000 abstract description 9
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 19
- 229920001721 polyimide Polymers 0.000 description 10
- 238000000465 moulding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、リードフレーム、半導体装置およびその製造
方法に係り、特にそのインナーリード先端の構造に関す
る。
方法に係り、特にそのインナーリード先端の構造に関す
る。
（従来の技術）
゛１ｅ、導体装置の小形化および高集積化に伴い、リー
ドフレームのインナーリード先端が細くなり、変形を生
じ易くなってきている。このようなインナーリードの変
形は、リードの短絡やボンディング不良を生じ易く、リ
ードフレームの歩留まり低下や、半導体装置の信頼性低
下の原因の１つになっている。
ドフレームのインナーリード先端が細くなり、変形を生
じ易くなってきている。このようなインナーリードの変
形は、リードの短絡やボンディング不良を生じ易く、リ
ードフレームの歩留まり低下や、半導体装置の信頼性低
下の原因の１つになっている。
ところで、リードフレームと半導体素子（チップ）との
接続方式はワイヤを用いるワイヤボンディング方式と、
ワイヤを用いることなく半導体素子を導体パターン面に
直接固着するワイヤレスボンディング方式とに大別され
る。
接続方式はワイヤを用いるワイヤボンディング方式と、
ワイヤを用いることなく半導体素子を導体パターン面に
直接固着するワイヤレスボンディング方式とに大別され
る。
これらのうちワイヤボンディング方式は、リードフレー
ムのダイパッドに、チップを熱圧着によりあるいは導電
性接着剤等により固着し、このチップのボンディングパ
ッドとリードフレームのインナーリードの先端とを金線
等のワイヤを用いて電気的に接続するもので、１本ずつ
接続するためボンディングに要する時間が長く製造作業
性が悪い反面、接続が可撓性のワイヤによってなされて
いるため、ボンディング時におけるワイヤ自体の機械的
強度が高いという長所を有している。
ムのダイパッドに、チップを熱圧着によりあるいは導電
性接着剤等により固着し、このチップのボンディングパ
ッドとリードフレームのインナーリードの先端とを金線
等のワイヤを用いて電気的に接続するもので、１本ずつ
接続するためボンディングに要する時間が長く製造作業
性が悪い反面、接続が可撓性のワイヤによってなされて
いるため、ボンディング時におけるワイヤ自体の機械的
強度が高いという長所を有している。
しかしながら、ピン数の増大に伴い、インナーリードの
リード間ピッチが小さくなり、製作技術も難しくなるの
みならず、インナーリード先端と半導体チップとの距離
も長くなるため、ボンディングワイヤがモールド時に変
形し短絡したりするという問題もある。
リード間ピッチが小さくなり、製作技術も難しくなるの
みならず、インナーリード先端と半導体チップとの距離
も長くなるため、ボンディングワイヤがモールド時に変
形し短絡したりするという問題もある。
そこで、リードフレームを多層構造とし、単位面積あた
りのリード本数を増やすことが提案されているが、この
場合はモールド金型の製作が困難で、これが生産コスト
上昇の原因となっている。
りのリード本数を増やすことが提案されているが、この
場合はモールド金型の製作が困難で、これが生産コスト
上昇の原因となっている。
（発明が解決しようとする課題）
このように、従来のリードフレームによれば、高密度化
に伴い、インナーリードのリード間ピッチには限界があ
り、このため、チップ搭載部とインナーリード先端との
間隔を大きくとらなければならなくなり、ボンディング
ワイヤが長くなり、モールド時に変形し短絡を生じると
いう問題があった。
に伴い、インナーリードのリード間ピッチには限界があ
り、このため、チップ搭載部とインナーリード先端との
間隔を大きくとらなければならなくなり、ボンディング
ワイヤが長くなり、モールド時に変形し短絡を生じると
いう問題があった。
本発明は前記実情に鑑みてなされたもので、高密度化に
際しても、信頼性の高い半導体装置を提供することを目
的とする。
際しても、信頼性の高い半導体装置を提供することを目
的とする。
（問題点を解決するための手段）
そこで本発明では、インナーリードの先端を短く形成し
たリードフレーム本体部と、表面に導体パターンが形成
された絶縁性フィルムとを備え、各インナーリードの先
端に各導体パターンが符合するようにリードフレーム本
体部とこの絶縁性フィルムとを接合すると共にこのイン
ナーリードの先端と各導体パターンの一端とをボンディ
ングワイヤを介して接続するように構成している。
たリードフレーム本体部と、表面に導体パターンが形成
された絶縁性フィルムとを備え、各インナーリードの先
端に各導体パターンが符合するようにリードフレーム本
体部とこの絶縁性フィルムとを接合すると共にこのイン
ナーリードの先端と各導体パターンの一端とをボンディ
ングワイヤを介して接続するように構成している。
また、本発明のリードフレームの製造方法によれば、半
導体素子搭載部分から所定の間隔を隔てた位置から放射
状に延びる複数のインナーリードと、各インナーリード
に延設して一体的に形成されたアウターリードとを有す
るリードフレーム本体部を形状加工すると共に、絶縁性
フィルム上の導電性の膜をエツチングによりバターニン
グし前記各インナーリードの先端から半導体素子搭載部
にむけて伸長する導体パターンを形成し、リードフレー
ム本体部の各インナーリードの先端に各導体パターンの
一端が対応するようにリードフレーム本体部とこの絶縁
性フィルムからなる先端接続部とを接合し、このインナ
ーリードの先端と各導体パターンの一端とをワイヤボン
ディングによって接続するようにしている。
導体素子搭載部分から所定の間隔を隔てた位置から放射
状に延びる複数のインナーリードと、各インナーリード
に延設して一体的に形成されたアウターリードとを有す
るリードフレーム本体部を形状加工すると共に、絶縁性
フィルム上の導電性の膜をエツチングによりバターニン
グし前記各インナーリードの先端から半導体素子搭載部
にむけて伸長する導体パターンを形成し、リードフレー
ム本体部の各インナーリードの先端に各導体パターンの
一端が対応するようにリードフレーム本体部とこの絶縁
性フィルムからなる先端接続部とを接合し、このインナ
ーリードの先端と各導体パターンの一端とをワイヤボン
ディングによって接続するようにしている。
さらにまた、この半導体装置は、半導体素子搭載部分か
ら所定の間隔を隔てた位置から族１１−Ｉ状に延びる複
数のインナーリードと、各インナーリードに延設して一
体的に形成されたアウターリードとを有するリードフレ
ーム本体部と、一端が各インナーリードの先端にボンデ
ィングワイヤを介して接続されると共に半導体素子搭載
部にむけて伸長し他端がボンディングワイヤを介して半
導体素子のボンディングパッドに接続される導体パター
ンを備えた絶縁性フィルムからなる先端接続部とから構
成され、前記絶縁性フィルムの導体パターンによりイン
ナーリードとボンディングパッドとが導通するように接
続されている。
ら所定の間隔を隔てた位置から族１１−Ｉ状に延びる複
数のインナーリードと、各インナーリードに延設して一
体的に形成されたアウターリードとを有するリードフレ
ーム本体部と、一端が各インナーリードの先端にボンデ
ィングワイヤを介して接続されると共に半導体素子搭載
部にむけて伸長し他端がボンディングワイヤを介して半
導体素子のボンディングパッドに接続される導体パター
ンを備えた絶縁性フィルムからなる先端接続部とから構
成され、前記絶縁性フィルムの導体パターンによりイン
ナーリードとボンディングパッドとが導通するように接
続されている。
また、本発明の半導体装置の製造方法によれば、半導体
素子搭載部分から所定の間隔を隔てた位置から放射状に
延びる複数のインナーリードと、各インナーリードに延
設して一体的に形成されたアウターリードとを有するリ
ードフレーム本体部を形状加工すると共に、絶縁性フィ
ルム上の導電性の膜をエツチングによりバターニングし
前記各インナーリードの先端から半導体素子搭載部にむ
けて伸長する導体パターンを形成し、前記絶縁性フィル
ムとリードフレーム本体部とを接合し、さらに絶縁フィ
ルム上に半導体素子を位置し、ワイヤボンディングによ
ってリードフレームの各インナーリードの先端と各導体
パターンの一端とを接続するとともにさらに各導体パタ
ーンの他端と半導体素子のボンディングパッドとを接続
し、インナーリードとボンディングパッドとが導通する
ようにしている。
素子搭載部分から所定の間隔を隔てた位置から放射状に
延びる複数のインナーリードと、各インナーリードに延
設して一体的に形成されたアウターリードとを有するリ
ードフレーム本体部を形状加工すると共に、絶縁性フィ
ルム上の導電性の膜をエツチングによりバターニングし
前記各インナーリードの先端から半導体素子搭載部にむ
けて伸長する導体パターンを形成し、前記絶縁性フィル
ムとリードフレーム本体部とを接合し、さらに絶縁フィ
ルム上に半導体素子を位置し、ワイヤボンディングによ
ってリードフレームの各インナーリードの先端と各導体
パターンの一端とを接続するとともにさらに各導体パタ
ーンの他端と半導体素子のボンディングパッドとを接続
し、インナーリードとボンディングパッドとが導通する
ようにしている。
（作用）
上記構造によれば、インナーリード先端に高精度の導体
パターンがワイヤボンディングによって接続されるため
、インナーリードの長さを通常よりも短く設計すること
ができ、インナーリードが外力または内部応力により変
形し短絡するのを防Ｉヒすることができる。
パターンがワイヤボンディングによって接続されるため
、インナーリードの長さを通常よりも短く設計すること
ができ、インナーリードが外力または内部応力により変
形し短絡するのを防Ｉヒすることができる。
そして導体パターンは高精度に形成することができるた
め、半導体素子のボンディングパッドにより近接して形
成することが可能となり、ボンディングワイヤの長さを
短くすることが可能となる。
め、半導体素子のボンディングパッドにより近接して形
成することが可能となり、ボンディングワイヤの長さを
短くすることが可能となる。
また、上記方法によれば、インナーリードの先端部は絶
縁性フィルム上の導電性の膜をエツチングによりバター
ニングして形成されるため、導電性の膜は絶縁性フィル
ムによって支持されない場合に比べ大幅に薄くすること
ができ、パターン精度が極めて良好であり、肉薄パター
ンをエツチングで形成する場合に比べ、エツチング量も
少ないため、コストも低減することができる。
縁性フィルム上の導電性の膜をエツチングによりバター
ニングして形成されるため、導電性の膜は絶縁性フィル
ムによって支持されない場合に比べ大幅に薄くすること
ができ、パターン精度が極めて良好であり、肉薄パター
ンをエツチングで形成する場合に比べ、エツチング量も
少ないため、コストも低減することができる。
（実施例）
以下、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
細に説明する。
第１図（ａ）および第１図（ｂ）は、本発明実施例のリ
ードフレームを示す図、第１図（Ｃ）は接合用の絶縁性
テープの断面拡大図、第２図（ａ）および第２図（ｂ）
は、本発明実施例のリードフレームを用いた半導体装置
を示す図（第２図（ｂ）は第２図（ａ）の断面図を示す
が、第２図（ａ）では内部のみを示し、ボンディングワ
イヤ、モールド樹脂は省略した）である。
ードフレームを示す図、第１図（Ｃ）は接合用の絶縁性
テープの断面拡大図、第２図（ａ）および第２図（ｂ）
は、本発明実施例のリードフレームを用いた半導体装置
を示す図（第２図（ｂ）は第２図（ａ）の断面図を示す
が、第２図（ａ）では内部のみを示し、ボンディングワ
イヤ、モールド樹脂は省略した）である。
このリードフレームは、半導体素子搭載部分２から所定
の間隔を隔てた位置から放射状に延びる複数のインナー
リード１と、各インナーリード本体に延設して一体的に
形成されたアウターリード３とを有するリードフレーム
本体部Ｒ１と、各インナーリードの先端にボンディング
ワイヤを介して接続されるように配設され、半導体素子
搭載部分２にむけて伸長する金パターンＩＰを備えたポ
リイミドフィルム１１からなる先端接続部Ｒ２とが、ポ
リイミド樹脂の両面にエポキシ樹脂を接合してなり、半
導体素子搭載領域に穴を形成した絶縁性テープ４を介し
て接合されてなるものである。
の間隔を隔てた位置から放射状に延びる複数のインナー
リード１と、各インナーリード本体に延設して一体的に
形成されたアウターリード３とを有するリードフレーム
本体部Ｒ１と、各インナーリードの先端にボンディング
ワイヤを介して接続されるように配設され、半導体素子
搭載部分２にむけて伸長する金パターンＩＰを備えたポ
リイミドフィルム１１からなる先端接続部Ｒ２とが、ポ
リイミド樹脂の両面にエポキシ樹脂を接合してなり、半
導体素子搭載領域に穴を形成した絶縁性テープ４を介し
て接合されてなるものである。
そしてこの半導体装置は、第２図に示すように、第１図
に示したリードフレームの該絶縁性テープ４の裏面に放
熱板７を接合し、この放熱板７上に上に半導体素子５を
固着すると共に、ボンディングワイヤ６によって金パタ
ーンＩＰの両端を半導体チップとインナーリードとに接
合し、外側を樹脂８によって封止されている。
に示したリードフレームの該絶縁性テープ４の裏面に放
熱板７を接合し、この放熱板７上に上に半導体素子５を
固着すると共に、ボンディングワイヤ６によって金パタ
ーンＩＰの両端を半導体チップとインナーリードとに接
合し、外側を樹脂８によって封止されている。
次に、この半導体装置の製造方法について説明する。
まず、スタンピング法により、銅合金からなる・：１）
状材料を加工することにより、半導体素子を搭載するた
めの領域２から所定の間隔（通常のリードフレームより
は長くする）をおいて、このまわりに先端がくるように
配列された多数のインナリード１と、各インナーリード
に接続するように配設せしめられたアウターリード３と
を含むリードフレーム本体Ｒ１を成型する。
状材料を加工することにより、半導体素子を搭載するた
めの領域２から所定の間隔（通常のリードフレームより
は長くする）をおいて、このまわりに先端がくるように
配列された多数のインナリード１と、各インナーリード
に接続するように配設せしめられたアウターリード３と
を含むリードフレーム本体Ｒ１を成型する。
次いで、ポリイミド樹脂１１の表面に金箔ＩＰを接合し
てなる基板を用意し、これをエツチング法によりパター
ニングし、各インナーリード本体の先端に対応するよう
に配設され、半導体素子を搭載するための領域２に穴が
開けられ、この領域にむけて伸長する金パターンを形成
し、先端接続部Ｒ２を形成する。
てなる基板を用意し、これをエツチング法によりパター
ニングし、各インナーリード本体の先端に対応するよう
に配設され、半導体素子を搭載するための領域２に穴が
開けられ、この領域にむけて伸長する金パターンを形成
し、先端接続部Ｒ２を形成する。
この後、第１図（Ｃ）に示すように、ポリイミド樹脂４
ｓの両面にエポキシ樹脂４ａを接合してなり、半導体素
子搭載領域に穴を形成した絶縁性テープ４を用意する。
ｓの両面にエポキシ樹脂４ａを接合してなり、半導体素
子搭載領域に穴を形成した絶縁性テープ４を用意する。
そして、第１図（ａ）および第１図（ｂ）に示すように
、放熱板７上にこの絶縁性テープ４を介してリードフレ
ーム本体部ＩＲおよび先端接続部Ｒ２を位置し接合する
。
、放熱板７上にこの絶縁性テープ４を介してリードフレ
ーム本体部ＩＲおよび先端接続部Ｒ２を位置し接合する
。
この後半導体素子を放熱板７上に位置し、ワイヤボンデ
ィング法により、先端接続部Ｒ２の金パターン１Ｐの両
端をそれぞれリードフレーム本体部のインナーリードお
よび半導体素子５のボンディングパッドにワイヤを介し
て接続する。
ィング法により、先端接続部Ｒ２の金パターン１Ｐの両
端をそれぞれリードフレーム本体部のインナーリードお
よび半導体素子５のボンディングパッドにワイヤを介し
て接続する。
そしてこの後、モールド工程、枠体の切除工程、アウタ
ーリードを所望の形状に折りまげる整形工程を経て、第
２図（ａ）および第２図（ｂ）に示したような半導体装
置が完成する。
ーリードを所望の形状に折りまげる整形工程を経て、第
２図（ａ）および第２図（ｂ）に示したような半導体装
置が完成する。
このようにして形成された半導体装置において、導体パ
ターンは、ポリイミドフィルム上に形成されているため
、十分に薄く形成することができ、かつ十分な可撓性を
有しており、インナーリード先端の位置猜度をより高く
維持することができ、゛１１導体素子搭載領域により近
接して形成できるため、ボンディングワイヤを短くする
ことができ、短絡のおそれもなく信頼性の高いものとな
る。
ターンは、ポリイミドフィルム上に形成されているため
、十分に薄く形成することができ、かつ十分な可撓性を
有しており、インナーリード先端の位置猜度をより高く
維持することができ、゛１１導体素子搭載領域により近
接して形成できるため、ボンディングワイヤを短くする
ことができ、短絡のおそれもなく信頼性の高いものとな
る。
また、この金パターンＩＰ（インナーリードの先端部）
はポリイミドフィルム上に接合された金箔の膜をエツチ
ングによりバターニングして形成されるため、フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエツチングで形成する場合に比べ、エツチング量も少
ないため、コストも大幅に低減することができる。
はポリイミドフィルム上に接合された金箔の膜をエツチ
ングによりバターニングして形成されるため、フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエツチングで形成する場合に比べ、エツチング量も少
ないため、コストも大幅に低減することができる。
さらに、打ち抜きによって形成されるリードフレーム本
体部のインナーリードは短く形成されるため変形はより
少なくてすみ、またリードフレムへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端の金パターンとの固着工程における熱履歴によっても
モールド工程における熱履歴によっても、インナーリー
ド先端部はポリイミドフィルム上の正しい位置に固定さ
れているため、接続不良を生じたりすることなく信頼性
の高い半導体装置を得ることか可能となる。
体部のインナーリードは短く形成されるため変形はより
少なくてすみ、またリードフレムへのチップの実装に際
してチップのボンディングパッドとインナーリードの先
端の金パターンとの固着工程における熱履歴によっても
モールド工程における熱履歴によっても、インナーリー
ド先端部はポリイミドフィルム上の正しい位置に固定さ
れているため、接続不良を生じたりすることなく信頼性
の高い半導体装置を得ることか可能となる。
さらにまた、このようにして形成された゛Ｉ４導体装置
は実装工程中のみならず、完成後においても、放熱板７
の存在により放熱性が極めて良好である上、インナーリ
ード先端部はポリイミドフィルム上の正しい位置に固定
されているため、極めて信頼性の高いものとなる。
は実装工程中のみならず、完成後においても、放熱板７
の存在により放熱性が極めて良好である上、インナーリ
ード先端部はポリイミドフィルム上の正しい位置に固定
されているため、極めて信頼性の高いものとなる。
なお、前記実施例では、導体パターンを金箔で形威した
が、金箔に限定されることなく、銀箔、アルミニウム済
あるいは他の導体薄膜や複合膜であってもよい。
が、金箔に限定されることなく、銀箔、アルミニウム済
あるいは他の導体薄膜や複合膜であってもよい。
さらにまた、前記実施例では、リードフレーム本体部と
先端接続部との接合を絶縁性テープを介して行うように
したが、この絶縁性テープと同一形状の絶縁性フィルム
上に導体パターンを形成するようにすれば、熱圧着等に
より先端接続部とリードフレーム本体部とを直接接合す
ることが可能である。
先端接続部との接合を絶縁性テープを介して行うように
したが、この絶縁性テープと同一形状の絶縁性フィルム
上に導体パターンを形成するようにすれば、熱圧着等に
より先端接続部とリードフレーム本体部とを直接接合す
ることが可能である。
以上説明したように本発明によれば、ワイヤボンディン
グ方式のリードフレームの各インナーリードの先端を短
く形威し、先端部を絶縁性、フィルム上に形成された導
体パターンに置き換え、これらの間をワイヤボンンディ
ングによって接続するようにしているため、インナーリ
ードの変形や劣化を生じることなく、ボンディング性が
良好となり信頼性の高い半導体装置を提供することが可
能となる。
グ方式のリードフレームの各インナーリードの先端を短
く形威し、先端部を絶縁性、フィルム上に形成された導
体パターンに置き換え、これらの間をワイヤボンンディ
ングによって接続するようにしているため、インナーリ
ードの変形や劣化を生じることなく、ボンディング性が
良好となり信頼性の高い半導体装置を提供することが可
能となる。
第１図（ａ）および第１図（ｂ）は本発明実施例のリー
ドフレームのリードフレーム本体部および先端接続部を
示す図、第１図（ｃ）は同絶縁性テープを示す図、第２
図（ａ）および第２図（ｂ）は本発明実施例の半導体装
置を示す図である。 １・・・インナーリード、Ｒ１・・・リードフレーム本
体部、Ｒ２・・・先端接続部、ＩＰ・・・金パターン、
２・・・半導体素子搭載部分、３・・・アウターリード
、４・・・絶縁性テープ、５・・・半導体チップ、７・
・・放熱板、Ｒ１・・・リードフレーム本体部、Ｒ２・
・・先端接続部、１１・・・ポリイミドフィルム（絶縁
性テープ）。 第１図（Ｃ） 第２図 （ｂ）
ドフレームのリードフレーム本体部および先端接続部を
示す図、第１図（ｃ）は同絶縁性テープを示す図、第２
図（ａ）および第２図（ｂ）は本発明実施例の半導体装
置を示す図である。 １・・・インナーリード、Ｒ１・・・リードフレーム本
体部、Ｒ２・・・先端接続部、ＩＰ・・・金パターン、
２・・・半導体素子搭載部分、３・・・アウターリード
、４・・・絶縁性テープ、５・・・半導体チップ、７・
・・放熱板、Ｒ１・・・リードフレーム本体部、Ｒ２・
・・先端接続部、１１・・・ポリイミドフィルム（絶縁
性テープ）。 第１図（Ｃ） 第２図 （ｂ）
Claims (4)
- （１）半導体素子搭載部分から所定の間隔を隔てた位置
から放射状に延びる複数のインナーリードと、各インナ
ーリードに延設して一体的に形成されたアウターリード
とを有するリードフレーム本体部と、 前記各インナーリードの先端から所定の間 隔を隔てて配設され、半導体素子搭載部にむけて伸長す
る導体パターンを備えた絶縁性フィルムからなる先端接
続部とを具備したことを特徴とするリードフレーム。 - （２）半導体素子搭載部分から所定の間隔を隔てた位置
から放射状に延びる複数のインナーリードと、各インナ
ーリードに延設して一体的に形成されたアウターリード
とを有するリードフレーム本体部を形状加工するリード
フレーム本体部形成工程と、 絶縁性フィルム上に導体膜の形成されたフ ィルムを用意し、エッチングにより、前記各インナーリ
ードの先端から所定の間隔を隔てて半導体素子搭載部に
むけて伸長する導体パターンを形成して、先端接続部を
形成する先端接続部形成工程と、 前記リードフレーム本体部の各インナーリ ードの先端を前記絶縁性フィルムに接合し、前記リード
フレーム本体部と前記先端接続部とを固着する接続工程
とを含むリードフレームの製造方法。 - （３）半導体素子と、 半導体素子搭載部分から所定の間隔を隔て た位置から放射状に延びる複数のインナーリードと、各
インナーリードに延設して一体的に形成されたアウター
リードとを有するリードフレームと、一端が前記各イン
ナーリードの先端にボン ディングワイヤを介して接続されると共に、半導体素子
搭載部にむけて伸長し他端が前記半導体素子のボンディ
ングパッドにボンディングワイヤを介して接続された導
体パターンを備えた絶縁性フィルムからなる先端接続部
とを具備し、 前記絶縁性フィルムの導体パターンにより インナーリードとボンディングパッドとが導通するよう
に接続されていることを特徴とする半導体装置。 - （４）半導体素子搭載部分から所定の間隔を隔てた位置
から放射状に延びる複数のインナーリードと、各インナ
ーリードに延設して一体的に形成されたアウターリード
とを有するリードフレームを形成するリードフレーム本
体部形成工程と、絶縁性フィルム上に導体膜の形成され
たフ ィルムを用意し、エッチングにより、前記各インナーリ
ードの先端から半導体素子搭載部にむけて伸長する導体
パターンを形成して、先端接続部を形成する先端接続部
形成工程と、 前記リードフレーム本体部と前記絶縁性フ ィルムとを接合する接合工程と、 前記絶縁性フィルム上に半導体チップを載 置すると共にさらに各導体パターンの両端をワイヤボン
ディング法により、前記リードフレーム本体部の各イン
ナーリードの先端および半導体チップに接続するボンデ
ィング工程とを含むようにしたことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225661A JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1225661A JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0389539A true JPH0389539A (ja) | 1991-04-15 |
| JPH0821673B2 JPH0821673B2 (ja) | 1996-03-04 |
Family
ID=16832796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1225661A Expired - Fee Related JPH0821673B2 (ja) | 1989-08-31 | 1989-08-31 | リードフレーム，これを用いた半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821673B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5394607A (en) * | 1993-05-20 | 1995-03-07 | Texas Instruments Incorporated | Method of providing low cost heat sink |
| JPH08507386A (ja) * | 1992-12-29 | 1996-08-06 | ビーテー・アンド・デー・テクノロジーズ・リミテッド | ファイバの端末処理 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS6447058A (en) * | 1987-08-18 | 1989-02-21 | Shinko Electric Ind Co | Package for semiconductor device |
-
1989
- 1989-08-31 JP JP1225661A patent/JPH0821673B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62232948A (ja) * | 1986-04-03 | 1987-10-13 | Sumitomo Metal Mining Co Ltd | リ−ドフレ−ム |
| JPS6447058A (en) * | 1987-08-18 | 1989-02-21 | Shinko Electric Ind Co | Package for semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08507386A (ja) * | 1992-12-29 | 1996-08-06 | ビーテー・アンド・デー・テクノロジーズ・リミテッド | ファイバの端末処理 |
| US5394607A (en) * | 1993-05-20 | 1995-03-07 | Texas Instruments Incorporated | Method of providing low cost heat sink |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821673B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4800419A (en) | Support assembly for integrated circuits | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH1168006A (ja) | リードフレーム及びこれを用いた半導体装置及びこれらの製造方法 | |
| US20080044948A1 (en) | Manufacturing method for resin sealed semiconductor device | |
| KR20040014178A (ko) | 반도체장치 및 그 제조방법 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| US5393705A (en) | Molded semiconductor device using intermediate lead pattern on film carrier formed from lattice pattern commonly available for devices and process of fabrication thereof | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JPH07307409A (ja) | 半導体装置及びその製造方法 | |
| JPH0389539A (ja) | リードフレーム，これを用いた半導体装置およびその製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JP4876818B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPS5998544A (ja) | 半導体装置およびその製造方法 | |
| JP2667901B2 (ja) | 半導体装置の製造方法 | |
| JP3475311B2 (ja) | リードフレーム部材の製造方法 | |
| JP2568057B2 (ja) | 集積回路装置 | |
| JPH0364058A (ja) | 半導体装置の製造方法 | |
| JPH06101488B2 (ja) | 半導体装置 | |
| JPH1197472A (ja) | 半導体装置およびその製造方法 | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |