JPH0364058A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0364058A
JPH0364058A JP19985789A JP19985789A JPH0364058A JP H0364058 A JPH0364058 A JP H0364058A JP 19985789 A JP19985789 A JP 19985789A JP 19985789 A JP19985789 A JP 19985789A JP H0364058 A JPH0364058 A JP H0364058A
Authority
JP
Japan
Prior art keywords
tip
lead
lead frame
semiconductor element
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19985789A
Other languages
English (en)
Other versions
JPH0824157B2 (ja
Inventor
Takaaki Mitsui
孝昭 三井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1199857A priority Critical patent/JPH0824157B2/ja
Publication of JPH0364058A publication Critical patent/JPH0364058A/ja
Publication of JPH0824157B2 publication Critical patent/JPH0824157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレーム、半導体装置およびその製造
方法に係り、特にそのインナーリード先端の構造に関す
る。
(従来の技術) 半導体装置の小形化および高集積化に伴い、リードフレ
ームのインナーリード先端が細くなり、変形を生じ易く
なってきている。このようなインナーリードの変形は、
リードの短絡やボンディング不良を生じ易く、リードフ
レームの歩留まり低下や、半導体装置の信頼性低下の原
因の1つになっている。
ところで、リードフレームと半導体素子(チップ)との
接続方式はワイヤを用いるワイヤボンディング方式と、
ワイヤを用いることなく半導体素子を導体パターン面に
直接固着するワイヤレスボンディング方式とに大別され
る。
これらのうちワイヤボンディング方式は、リードフレー
ムのダイパッドに、チップを熱圧着によりあるいは導電
性接着剤等により固着し、このチップのボンディングパ
ッドとリードフレームのインナーリードの先端とを金線
等のワイヤを用いて電気的に接続するもので、接続が可
撓性のワイヤによってなされているため、ボンディング
時におけるワイヤ自体の機械的強度は高い反面、1本ず
つ接続するためボンディングに要する時間が長く信頼性
の面でも問題があるうえ、半導体装置の外形を薄くする
ことが出来ないという問題もあった。
そこで、近年、半導体装置の薄型化とボンディングに要
する時間を低減するため、ワイヤレスボンディング方式
が注目されている。
ワイヤレスボンディング方式にもいろいろな方式がある
が、その代表的なものの1つに、第3図に示す如く、イ
ンナーリード1の先端に伸長する肉薄のパターンIUの
先端に形成されたバンプISをチップ5のボンディング
パッドに直接接続することによりチップ5とインナーリ
ード1とを電気的に接続するダイレクトボンディング方
式がある。
上記ダイレクトボンディングは、ワイヤボンディングの
ように1本づつボンディングするのではなく、チップに
全リードの先端を1度にボンディングすることができる
ため、ボンディング時間の大幅な短縮を図ることができ
る上、ワイヤボンディング方式で必要であったワイヤル
ープ分の高さが不要となり半導体装置の薄形化をはかる
ことができる。
しかしながら、このようなダイレクトボンディングにお
いては、ワイヤボンディングのように1本づつボンディ
ングするのではなく、チップに全リードの先端を1度に
ボンディングするため、先端部はある程度の可撓性を必
要とし、このため通常のインナーリード先端よりもさら
に肉薄のパターンとなっており、微少な外力によっても
変形を生じやすいという問題がある。
通常、このようなリードフレームは、インナーリード形
成予定部先端を予めコイニングによって薄く形成するよ
うにするかまたは、エツチングにより前もって薄く形威
した状態で、打ち抜き工程などによって肉薄部の形成を
含む形状加工を行い、この後、先端部に貴金属めっきを
行い、形成される。このようなインナーリードの変形防
止対策としては、一般にポリイミド樹脂などの絶縁性の
テープを貼着することにより、インナーリード間を橋絡
し、相互の位置関係を維持するという方法がとられてい
る。
しかしながら、この方法は、ダイレクトボンディング用
に用いられるリードフレームに対しては、インナーリー
ド先端部の肉薄パターンは細すぎてテープ貼着時の圧力
によって変形を生じ易<、十分な効果を得ることができ
ないという問題があった。また、テープ貼着後において
も、変形を生じやすいという問題があった。
(発明が解決しようとする課題) このように、従来のリードフレームによれば、高密度化
に伴い、ワイヤボンディング方式では、ワイヤ自体は可
撓性を有し、機械的強度は高い反面、1本ずつ接続する
ためボンディングに要する時間が長く信頼性の面でも問
題がある。
一方、ワイヤレスボンディング方式でも、インナーリー
ド先端部の厚さには機械的強度の面から限界があり、可
撓性を求めるのは不可能に近く、また先端部の固定用の
テープを貼着すれば貼着時等の圧力によって変形を生じ
易く、固定用のテープを使用しても、インナーリード先
端の位置を正しく維持することができず、また貼着後に
おいても、インナーリード先端の位置を正しく維持する
のは極めて困難であるという問題があった。
本発明は前記実情に鑑みてなされたもので、インナーリ
ード先端の変形を防止し、信頼性の高いリードフレーム
を提供することを目的とする。
(問題点を解決するための手段) そこで本発明では、ダイレクトボンディング方式のリー
ドフレームの先端部の肉薄部を絶縁性フィルム上に形威
された導体パターンで構成し、各インナーリードの先端
に各導体パターンが符合するようにリードフレーム本体
部とこの絶縁性フィルムとを接合するようにしている。
また、本発明のリードフレームの製造方法によれば、半
導体素子搭載部分から所定の間隔を隔てた位置から放射
状に延びる複数のインナーリードと、各インナーリード
に延設して一体的に形威されたアウターリードとを有す
るリードフレーム本体部を形状加工すると共に、絶縁性
フィルム上の導電性の膜をエツチングによりバターニン
グし前記各インナーリードの先端から半導体素子搭載部
にむけて伸長する導体パターンを形威し、リードフレー
ム本体部の各インナーリードの先端に各導体パターンの
一端が対応するようにリードフレーム本体部とこの絶縁
性フィルムからなる先端接続部とを接合するようにして
いる。
さらにまた、この半導体装置は、半導体素子搭載部分か
ら所定の間隔を隔てた位置から放射状に延びる複数のイ
ンナーリードと、各インナーリードに延設して一体的に
形威されたアウターリードとを有するリードフレーム本
体部と、各インナーリードの先端に接合されるように配
設され、半導体素子搭載部にむけて伸長する導体パター
ンを備えた絶縁性フィルムからなる先端接続部とから構
成され、前記絶縁性フィルムの導体パターンによりイン
ナーリードとボンディングパッドとが導通するように接
続されている。
また、本発明の半導体装置の製造方法によれば、半導体
素子搭載部分から所定の間隔を隔てた位置から放射状に
延びる複数のインナーリードと、各インナーリードに延
設して一体的に形成されたアウターリードとを有するリ
ードフレーム本体部を形状加工すると共に、絶縁性フィ
ルム上の導電性の膜をエツチングによりパターニングし
前記各インナーリードの先端から半導体素子搭載部にむ
けて伸長する導体パターンを形威し、リードフレームの
各インナーリードの先端に各導体パターンの一端が接合
するとともにさらに各導体パターンの他端が半導体素子
のボンディングパッドに接続するように、リードフレー
ム上に前記先端接続部および半導体素子を接続し、イン
ナーリードとボンディングパッドとが導通するようにし
ている。
(作用) 上記構造によれば、インナーリード先端に接合された導
体パターンがダイレクトボンディング方式のリードフレ
ームにおけるインナーリード先端の肉薄部に相当するも
ので、この導体パターンは、絶縁性フィルム上に形成さ
れているため、十分に薄く形成することができ可撓性を
持たせることが可能となり、かつインナーリード先端の
位置精度をより高く維持することができる。
従って、ダイレクトボンディングが可能であり、実装が
容易である上、十分な可撓性を有しているため、ボンデ
ィング時におけるクラックの発生もなく、信頼性の高い
ものとなっており、ワイヤボンディング方式とワイヤレ
スボンディング方式の両方を長所を兼ね備えたものとい
うことができる。
また、上記方法によれば、インナーリードの先端部は絶
縁性フィルム上の導電性の膜をエツチングによりバター
ニングして形成されるため、導電性の膜は絶縁性フィル
ムによって支持されない場合に比べ大幅に薄くすること
ができ、パターン精度が極めて良好であり、肉薄パター
ンをエツチングで形成する場合に比べ、エツチング量も
少ないため、コストも低減することができる。
さらに、リードフレームへの半導体素子のマウントと先
端接続部の固着とを同時に行うことができ、組み立てが
容易である。
(実施例) 以下、本発明の実施例について、図面を参照しつつ、詳
細に説明する。
第1図(a)および第1図(b)は、それぞれ本発明実
施例のリードフレームのリードフレーム本体部および先
端接続部を示す図、第2図(a)および第2図(b)は
、本発明実施例のリードフレームを用いた半導体装置を
示す図(第2図(b)は第2図(a)の断面図を示すが
、第2図(a)では内部のみを示し、モールド樹脂は省
略した)、第2図(C)は、本発明実施例のリードフレ
ームを用いた半導体装置の実装工程を示す図である。
この半導体装置は、半導体素子搭載部分2から所定の間
隔を隔てた位置から放射状に延びる複数のインナーリー
ド本体1と、各インナーリード本体に延設して一体的に
形成されたアウターリード3とを有するリードフレーム
R1と、各インナーリード本体の先端に接合されるよう
に配設され、半導体素子搭載部2にむけて伸長する金パ
ターンIPを備えたポリイミドフィルム11からなる先
端接続部R2と、この先端接続部を介してリードフレー
ムR1に電気的に接続されると共に、半導体素子搭載部
2に固着された半導体素子とから構成されている。ここ
で4はサポートバーである。
次に、この半導体装置の製造方法について説明する。
まず、第1図(a)に示すように、スタンピング法によ
り、銅合金からなる帯状材料を加工することにより、半
導体素子を搭載するための領域(ダイパッド)2と、該
ダイパッド2から所定の間隔をおいて、このまわりに先
端がくるように配列された多数のインナーリード1と、
各インナーリードに接続するように配設せしめられたア
ウターリード3とを含むリードフレーム本体R1を成型
する。ここで5は該ダイパッド2上に載置された半導体
チップである。
次いで、第1図(b)に示すように、ポリイミド樹脂1
1の表面に金箔IPを接合してなる基板を用意し、これ
をエツチング法によりバターニングし、各インナーリー
ド本体の先端に対応するように配設され、ダイパッド2
にむけて伸長する金パターンを形成し、先端接続部R2
を形成する。
この後、第2図(e)に示すように、リードフレーム本
体R1のダイパッド2に半導体チップ5を載置しさらに
この上に、各金パターンの一端が各インナーリード本体
の先端に対応するように先端接続部R2を載置し、チッ
プ5のボンディングパッド上に、インナーリード1の先
端の各金パターンIPが当接するように位置決めした後
、絶縁性フィルムの裏面側からボンディングヘッドBに
よって加圧しつつ加熱して、ポリイミド樹脂11の各金
パターンと、半導体チップ5の各ボンディングパッドと
を直接接合せしめる。
そしてこの後、モールド工程、タイバーおよび枠体を切
除し、アウターリードを所望の形状に折りまげる整形工
程を経て、第2図(a)および第2図(b)に示したよ
うな半導体装置が完成する。
このようにして形成された半導体装置において、導体パ
ターンは、ポリイミドフィルム上に形成されているため
、十分に薄く形成することができ、かつ十分な可撓性を
有しており、インナーリード先端の位置精度をより高く
維持しつつ、ダイレクトボンディングをおこなうことが
でき、ボンディング時におけるクラックの発生もなく、
信頼性の高いものとなる。
また、この金パターンIP(インナーリードの先端部)
はポリイミドフィルム上に接合された金箔の膜をエツチ
ングによりパターニングして形成されるため、フィルム
によって支持されない場合に比べ大幅に薄くすることが
でき、パターン精度が極めて良好であり、肉薄パターン
をエツチングで形成する場合に比べ、エツチング量も少
ないため、コストも大幅に低減することができる。
さらに、リードフレームへのチップの実装に際してチッ
プのボンディングパッドとインナーリードの先端の金パ
ターンとの固着工程における熱履歴によってもモールド
工程における熱履歴によっても、インナーリード先端部
はポリイミドフィルム上の正しい位置に固定されている
ため、接続不良を生じたりすることなく信頼性の高い半
導体装置を得ることが可能となる。
なお、前記実施例では、導体パターンを金箔で形成した
が、金箔に限定されることなく、銀箔、アルミニウム箔
あるいは他の導体薄膜や複合膜であってもよい。また、
導体パターンの先端に表面が半田等で被覆された突起(
バンプ)を形成してもよい。
また、半導体素子搭載部のポリイミドフィルムはチップ
接合時の熱工程で除去するようにしても良い。
さらにまた、前記実施例では、リードフレームへのチッ
プの実装と先端接続部の接合とを同時に行うようにした
が、リードフレーム本体部に先端接続部を接合し、リー
ドフレームを完成し、この後チップを実装するようにし
ても良い。
〔発明の効果〕
以上説明したように本発明によれば、ダイレクトボンデ
ィング方式のリードフレームの先端部の肉薄部を絶縁性
フィルム上に形成された導体パターンで構成し、各イン
ナーリードの先端に各導体パターンが符合するようにリ
ードフレーム本体部とこの絶縁性フィルムとを接合する
ようにしているため、インナーリードの変形や劣化を生
じることなく、ボンディング性が良好となり信頼性の高
い半導体装置を提供することが可能となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は本発明実施例のリー
ドフレームのリードフレーム本体部および先端接続部を
示す図、第2図(a)および第2図(b)は本発明実施
例の半導体装置を示す図、第2図(C)は同半導体装置
の製造工程の一部を示す図、第3図は従来例のリードフ
レームの一例を示す説明図である。 1・・・インナーリード、R1・・・リードフレーム本
体部、R2・・・先端接続部、IP・・・金パターン、
IU・・・肉薄パターン、1s・・・バンブ1s、2・
・・半導体素子搭載部分(ダイパッド)、3・・・アウ
ターリード、4・・・サポートパー 5・・・半導体チ
ップ、R1・・・リードフレーム本体部、R2・・・先
端接続部、11・・・ポリイミドフィルム。 第1図(Q) 第1図(b) 第2図 (b) 第2図 (C) 1 第3図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体素子搭載部分から所定の間隔を隔てた位置
    から放射状に延びる複数のインナーリードと、各インナ
    ーリードに延設して一体的に形成されたアウターリード
    とを有するリードフレーム本体部と、 前記各インナーリードの先端に接合される ように配設され、半導体素子搭載部にむけて伸長する導
    体パターンを備えた絶縁性フィルムからなる先端接続部
    とから構成されていることを特徴とするリードフレーム
  2. (2)半導体素子搭載部分から所定の間隔を隔てた位置
    から放射状に延びる複数のインナーリードと、各インナ
    ーリードに延設して一体的に形成されたアウターリード
    とを有するリードフレーム本体部を形状加工するリード
    フレーム本体部形成工程と、 絶縁性フィルム上に導体膜の形成されたフ ィルムを用意し、エッチングにより、前記各インナーリ
    ードの先端から半導体素子搭載部にむけて伸長する導体
    パターンを形成して、先端接続部を形成する先端接続部
    形成工程と、 前記リードフレーム本体部の各インナーリ ードの先端に各導体パターンが接合するように、前記リ
    ードフレーム本体部上に前記先端接続部を固着する接続
    工程とを含むリードフレームの製造方法。
  3. (3)半導体素子と、 半導体素子搭載部分から所定の間隔を隔て た位置から放射状に延びる複数のインナーリードと、各
    インナーリードに延設して一体的に形成されたアウター
    リードとを有するリードフレームと、一端が前記各イン
    ナーリードの先端に接合 されると共に、半導体素子搭載部にむけて伸長し他端が
    前記半導体素子のボンディングパッドに接続された導体
    パターンを備えた絶縁性フィルムからなる先端接続部と
    を具備し、 前記絶縁性フィルムの導体パターンにより インナーリードとボンディングパッドとが導通するよう
    に接続されていることを特徴とする半導体装置。
  4. (4)半導体素子搭載部分から所定の間隔を隔てた位置
    から放射状に延びる複数のインナーリードと、各インナ
    ーリードに延設して一体的に形成されたアウターリード
    とを有するリードフレームを形成するリードフレーム形
    成工程と、 絶縁性フィルム上に導体膜の形成されたフ ィルムを用意し、エッチングにより、前記各インナーリ
    ードの先端から半導体素子搭載部にむけて伸長する導体
    パターンを形成して、先端接続部を形成する先端接続部
    形成工程と、 前記リードフレーム上に半導体チップを載 置すると共にさらに前記絶縁性フィルムを載置し、前記
    リードフレーム本体部の各インナーリードの先端に各導
    体パターンが接合するように、前記リードフレーム本体
    部上に前記先端接続部を固着する接続工程とを含む半導
    体装置の製造方法。
JP1199857A 1989-08-01 1989-08-01 半導体装置の製造方法 Expired - Fee Related JPH0824157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1199857A JPH0824157B2 (ja) 1989-08-01 1989-08-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1199857A JPH0824157B2 (ja) 1989-08-01 1989-08-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0364058A true JPH0364058A (ja) 1991-03-19
JPH0824157B2 JPH0824157B2 (ja) 1996-03-06

Family

ID=16414808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1199857A Expired - Fee Related JPH0824157B2 (ja) 1989-08-01 1989-08-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0824157B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083602A2 (en) * 1999-09-10 2001-03-14 Matsushita Electronics Corporation Lead frame and resin package and photoelectron device using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195539A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置およびその製造方法
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置
JPH02181959A (ja) * 1989-01-07 1990-07-16 Fujitsu Ltd 混成集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195539A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd 半導体装置およびその製造方法
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置
JPH02181959A (ja) * 1989-01-07 1990-07-16 Fujitsu Ltd 混成集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1083602A2 (en) * 1999-09-10 2001-03-14 Matsushita Electronics Corporation Lead frame and resin package and photoelectron device using the same
EP1083602A3 (en) * 1999-09-10 2002-01-16 Matsushita Electric Industrial Co., Ltd. Lead frame and resin package and photoelectron device using the same
US6501156B1 (en) 1999-09-10 2002-12-31 Matsushita Electric Industrial Co., Ltd. Lead frame which includes a die pad, a support lead, and inner leads

Also Published As

Publication number Publication date
JPH0824157B2 (ja) 1996-03-06

Similar Documents

Publication Publication Date Title
EP0349549A4 (en) Support assembly for integrated circuits
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0364058A (ja) 半導体装置の製造方法
JP3028153B2 (ja) リードフレームの製造方法
JP2717161B2 (ja) リードフレーム,その製造方法およびこれを用いた半導体装置
JP2678696B2 (ja) 半導体装置の製造方法
JPH0720925Y2 (ja) リードフレーム
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH02298044A (ja) リードフレームの製造方法
JPH11260950A (ja) 半導体装置及びその製造方法
JPH0389539A (ja) リードフレーム,これを用いた半導体装置およびその製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPH0770664B2 (ja) 半導体装置の製造方法
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法
JPH02298055A (ja) リードフレームの製造方法
JPH03284868A (ja) リードフレームおよびこれを用いた半導体装置
JP2707153B2 (ja) リードフレームの製造方法
JP2727251B2 (ja) リードフレームおよびその製造方法
JP2564595B2 (ja) 半導体装置の製造方法
JPH11284018A (ja) 半導体装置およびその製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置
JPH05315518A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees