JP2717161B2 - リードフレーム,その製造方法およびこれを用いた半導体装置 - Google Patents

リードフレーム,その製造方法およびこれを用いた半導体装置

Info

Publication number
JP2717161B2
JP2717161B2 JP25760289A JP25760289A JP2717161B2 JP 2717161 B2 JP2717161 B2 JP 2717161B2 JP 25760289 A JP25760289 A JP 25760289A JP 25760289 A JP25760289 A JP 25760289A JP 2717161 B2 JP2717161 B2 JP 2717161B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
tip
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25760289A
Other languages
English (en)
Other versions
JPH03119736A (ja
Inventor
厚生 能隅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP25760289A priority Critical patent/JP2717161B2/ja
Publication of JPH03119736A publication Critical patent/JPH03119736A/ja
Application granted granted Critical
Publication of JP2717161B2 publication Critical patent/JP2717161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、リードフレーム、半導体装置およびその製
造方法に係り、特にそのインナーリード先端の構造に関
する。
(従来の技術) 半導体素子の小形化および高集積化に伴い、リードフ
レームのインナーリード先端が細くなり、変形を生じ易
くなってきている。このようなインナーリードの変形
は、リードの短絡やボンディング不良を生じ易く、リー
ドフレームの歩留まり低下や、半導体装置の信頼性低下
の原因の1つになっている。
ところで、リードフレームの半導体素子(チップ)と
の接続方式はワイヤを用いるワイヤボンディング方式
と、ワイヤを用いることなく半導体素子を導体パターン
面に直接固着するワイヤレスボンディング方式とに大別
される。
これらのうちワイヤボンディング方式は、リードフレ
ームのダイパッドに、チップを熱圧着によりあるいは導
電性接着剤等により固着し、このチップのボンディング
パッドとリードフレームのインナーリードの先端とを金
線等のワイヤを用いて電気的に接続するもので、接続が
可撓性のワイヤによってなされているため、ボンディン
グ時におけるワイヤ自体の機械的強度は高い反面、1本
ずつ接続するためボンディングに要する時間が長く信頼
性の面でも問題があるうえ、半導体装置の外形を薄くす
ることが出来ないという問題があった。
そこで、近年、半導体装置の薄型化とボンディングに
要する時間を低減するため、ワイヤレスボンディング方
式が注目されている。
ワイヤレスボンディング方式にもいろいろな方式があ
るが、その代表的なものの1つに、第4図に示す如く、
インナーリード1の先端に伸長する肉薄のパターン1Uの
先端に形成されたバンプ1sをチップ5のボンディングパ
ッドに直接接続することによりチップ5とインナーリー
ド1とを電気的に接続するダイレクトボンディング方式
がある。
上記ダイレクトボンディングは、ワイヤボンディング
のように1本づつボンディングするのではなく、チップ
に全リードの先端を1度にボンディングすることができ
るため、ボンディング時間の大幅な短縮を図ることがで
きる上、ワイヤボンディング方式で必要であったワイヤ
ループ分の高さが不要となり半導体装置の薄形化をはか
ることができる。
しかしながら、このようなダイレクトボンディングに
おいては、ワイヤボンディングのように1本づつボンデ
ィングするのではなく、チップに全リードの先端を1度
にボンディングするため、先端部にある程度の可撓性を
必要とし、このため通常のインナーリード先端よりもさ
らに肉薄のパターンとなっており、微少な外力によって
も変形を生じやすいという問題がある。
通常、このようなリードフレームは、インナーリード
形成予定部先端をあらかじめコイニングによって薄く形
成するようにするかまたは、エッチングにより前もって
薄く形成した状態で、打ち抜き法などによって肉薄部の
形成を含む形状加工を行い、この後、先端部に貴金属め
っきを行い、形成される。このようなインナーリードの
変形防止対策としては、一般にポリイミド樹脂などの絶
縁性のテープを貼着することにより、インナーリード間
を橋絡し、相互の位置関係を維持するという方法がとら
れている。
しかしながら、この方法は、ダイレクトボンディング
用に用いられるリードフレームに対しては、インナーリ
ード先端部の肉薄パターンは細すぎてテープ貼着時の圧
力によって変形を生じ易く、十分な効果を得ることがで
きないという問題があった。また、テープ貼着後におい
ても、変形を生じやすいという問題があった。
そこで、ボンディングエリアを避けるようにインナー
リード先端部に連結片を形成しておくようにし、テープ
貼着後に連結片を除去するという方法も提案されてい
る。
しかしながら、テープはボンディングエリアを避けて
貼着しなければならないため、最先端部に形成すること
はできず、依然として先端部は変形しやすいという問題
があった。
(発明が解決しようとする課題) このように、従来のワイヤレスボンディング方式によ
れば、高密度化に伴い、インナーリード間の間隔は小さ
くなり、より高精度の位置ぎめが要求されるのに対し、
インナーリード先端部の厚さは、ある程度薄くして可撓
性を得る必要があり、変形を生じやすいという問題があ
った。また、この問題を解決すべく、先端部の固定用の
テープはボンディングエリアを避けて形成しなければな
らないため、貼着すれば貼着時等の圧力によって最先端
部に変形を生じ易く、固定用のテープを使用しても、イ
ンナーリード先端の位置を正しく維持することができ
ず、また貼着後においても、インナーリード最先端の位
置を正しく維持するのは極めて困難であるという問題が
あった。
さらにまた、通常ダイレクトボンディング方式のリー
ドフレームではインナーリード先端にバンプが形成され
るが、インナーリード先端が変形すればバンプ位置がず
れたり、また、バンプ形成後に変形した場合は、ボンデ
ィング不良となる。
本発明は前記実情に鑑みてなされたもので、ダイレク
トボンディング方式におけるインナーリード先端の変形
を防止し、信頼性の高い半導体装置を提供することを目
的とする。
(問題点を解決するための手段) そこで本発明では、ダイレクトボンディング方式のリ
ードフレームの最先端を含むように各インナーリードの
ボンディングエリアに相当する領域に導電性物質を充填
してなる導通孔を有する絶縁性フィルムを貼着するよう
にしている。
また、本発明のリードフレームの製造方法によれば、
半導体素子搭載部分から所定の間隔を隔てた位置から放
射状に延びる複数のインナーリードと、各インナーリー
ドに延設して一体的に形成されたアウターリードとを有
し、インナーリードの先端近傍が連結片を介して一体的
に接続されたリードフレーム本体部を形状加工すると共
に、絶縁性フィルム上に各インナーリード先端のボンデ
ィングポイントに対応して導通孔を形成して、この導通
孔に導電性物質を充填し、該リードフレーム本体部の各
インナーリードの先端に各導通孔が接続されるように、
該リードフレーム本体部上に前記先端接続部を固着した
のちリードフレーム本体部の連結片を除去するようにし
ている。
さらにまた、この半導体装置は、半導体素子搭載部分
から所定の間隔を隔てた位置から放射状に延びる複数の
インナーリードと、各インナーリードに延設して一体的
に形成されたアウターリードとを有するリードフレーム
本体部と、各インナーリード本体部の先端を連結するよ
うに接合され、各インナーリードのボンディングエリア
に相当する領域に導電性物質を充填してなる導通孔を有
する絶縁性フィルムからなる先端接続部とを具備し、該
絶縁性フィルムの導通孔に充填された導電性物質により
インナーリードと半導体素子のボンディングパッドとが
導通するように接続されている。
(作用) 上記構造によれば、インナーリードの最先端が絶縁性
フィルムで固着されており、この絶縁性フィルムに形成
された導通孔に充填された導電性物質を介して半導体素
子のボンディングパッドに固着するようになっており、
最先端が固着されているため、インナーリード先端の位
置精度をより高く維持することができる。
従って、インナーリード先端をより薄く形成すること
ができ、十分な可撓性を有しているため、ボンディング
時におけるクラックの発生もなく、信頼性の高いものと
なっており、ワイヤボンディング方式とワイヤレスボン
ディング方式の両方の長所を兼ね備えたものということ
ができる。
また、上記方法によれば、インナーリードの先端部は
あらかじめ連結片で固定されており、絶縁性フィルムに
よってインナーリードの最先端を固着した後、連結片は
除去されるため、インナーリード間隔を極めて良好に維
持することが可能となる。また、バンプの大きさが導通
孔によって規定されるため、容易に位置精度よくバンプ
を形成することができる。
さらに、インナーリードの最先端を固定する絶縁性フ
ィルムによって、十分な可撓性を有するように薄く形成
しながらもインナーリードの位置を高精度に維持するこ
とができ、ダイレクトボンディングにより信頼性の高い
実装を行うことができ、極めて信頼性の高い半導体装置
を得ることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ、
詳細に説明する。
第1図(a)および第1図(b)は、それぞれ本発明
実施例の半導体装置を示す図(第1図(b)は第1図
(a)の断面図を示すが、第1図(a)では説明のため
にモールド前の状態を示す)、第2図(a)乃至第2図
(e)は、本発明実施例の半導体装置の製造工程を示す
図である。
この半導体装置は、半導体素子搭載部分2から放射状
に延びる複数のインナーリード1と、各インナーリード
に延設して一体的に形成されたアウターリード3とを有
するリードフレーム本体R1と、該リードフレーム本体R1
の先端に接合されるように配設され、各インナーリード
のボンディングエリアに相当する領域に導通孔を形成
し、この内部に金を充填しバンプ11Pを形成してなるポ
リイミドフィルム11からなる先端接続部R2と、この先端
接続部を介してリードフレームR1に電気的に接続される
と共に、直接固着された半導体素子5とから構成されて
いる。6はモールド樹脂、7はタイバー、10は枠体であ
る。
次に、この半導体装置の製造方法について説明する。
まず、第2図(a)に示すように、スタンピング法に
より、銅合金からなる帯状材料を加工することにより、
半導体素子を搭載するための領域2と、該領域2内に先
端がくるように配列され、先端が連結片4によって接続
された多数のインナーリード1と、各インナーリードに
接続するように配設せしめられたアウターリード3とを
含むリードフレーム本体R1を成型する。
次いで、第2図(b)に示すように、裏面に熱硬化性
接着剤を塗布してなるポリイミド樹脂11を用意し、これ
をフォトリソエッチング法によりパターニングし、各イ
ンナーリードの先端のボンディングエリアに対応するよ
うに導通孔hを配設し、この導通孔h内に金ペーストを
充填し金バンプ11Pを備えた先端接続部R2を形成する。
この後、第2図(c)に示すように、リードフレーム
本体R1のインナーリード先端に、各導通孔hが各インナ
ーリードの先端のボンディングエリアに対応するように
先端接続部R2を載置し、加熱し、先端接続部R2をリード
フレーム本体R1のインナーリード先端に固着せしめる。
そして、第2図(d)および第2図(e)に示すよう
に(第2図(d)は第2図(e)の要部斜視図を示
す)、連結片4を切除する。
この後、チップ5のボンディングパッド上に、インナ
ーリード1の先端に固着された先端接続部R2の導通孔h
の金バンプ1Pが当接するように位置決めした後、加圧し
つつ加熱して、ポリイミド樹脂11の各金バンプと、半導
体チップ5の各ボンディングパッドとを直接接合せしめ
る。
そしてこの後、モールド工程、タイバーおよび粉体の
切除工程、アウターリードを所望の形状に折りまげる整
形工程を経て、第1図(a)および第1図(b)に示し
たような半導体装置が完成する。
このようにして形成された半導体装置において、ポリ
イミドフィルムはインナーリードの最先端を固着してい
るため、十分な可撓性を有するように薄く形成しても、
インナーリード先端の位置精度をより高く維持しつつ、
ダイレクトボンディングをおこなうことができ、ボンデ
ィング時におけるクラックの発生もなく、信頼性の高い
ものとなる。
また、この金バンプ11Pはポリイミドフィルムにフォ
トリソエッチングにより形成された導通孔内に金ペース
トを充填することによって形成されるため、容易に高精
度に位置を規定することができる。
さらに、リードフレームへのチップの実装に際してチ
ップのボンディングパッドとインナーリードの先端の金
バンプとの固着工程における熱履歴によってもモールド
工程における熱履歴によっても、インナーリード先端部
はポリイミドフィルム上の正しい位置に固定されている
ため、接続不良を生じたりすることなく信頼性の高い半
導体装置を得ることが可能となる。
なお、前記実施例では、導通孔ないに充填する導電性
物質を金ペーストで形成したが、金ペーストに限定され
ることなく、銀、アルミニウムあるいは他の導体物質で
あってもよい。また、この導体物質の表面を半田等で被
覆してもよい。
また、前記実施例では、先端接続部への導通孔の形成
をリードフレーム本体への固着に先立ち行うようにした
が、第3図に示すようにリードフレーム本体への絶縁性
フィルム貼着後、インナーリード先端位置を基準にして
孔を形成するようにしても良い。
さらにまた、前記実施例では先端接続部は枠状をなす
ように形成したが、半導体素子全体を覆うように形成し
ても良い。
〔発明の効果〕
以上説明したように本発明によれば、ダイレクトボン
ディング方式のインナーリード先端のボンディングエリ
アと符合する位置に導電性物質の充填された導通孔を有
する絶縁性フィルムをインナーリード最先端を含むよう
にリードフレーム本体に固着するようにしているため、
インナーリードの変形を生じることなく、ボンディング
性が良好となり完成後についても信頼性の高い半導体装
置を提供することが可能となる。
【図面の簡単な説明】
第1図(a)および第1図(b)は本発明実施例の半導
体装置を示す図、第2図(a)乃至第2図(e)は本発
明実施例の半導体装置の製造工程を示す図、第3図は本
発明の変形例を示す図、第4図は従来例のダイレクトボ
ンディング方式を示す説明図である。 1……インナーリード,R1……リードフレーム本体部、R
2……先端接続部、1P……金パターン、1U……肉薄パタ
ーン、1s……バンプ、2……半導体素子搭載部分、3…
…アウターリード、4……連結片、5……半導体チッ
プ、6……樹脂、7……タイバー、R1……リードフレー
ム本体部、R2……先端接続部、10……枠体、11……ポリ
イミドフィルム、11p……バンプ。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子搭載部分から放射状に延びる複
    数のインナーリードと、各インナーリードに延設して一
    体的に形成されたアウターリードとを有するリードフレ
    ーム本体部と、 前記各インナーリード本体部の先端を連結するように接
    合され、各インナーリードのボンディングエリアに相当
    する領域に導電性物質を充填してなる導通孔を有する絶
    縁性フィルムからなる先端接続部とを具備したことを特
    徴とするリードフレーム。
  2. 【請求項2】半導体素子搭載部分から放射状に延びる複
    数のインナーリードと、各インナーリードに延設して一
    体的に形成されたアウターリードとを有し、インナーリ
    ードの先端近傍が連結片を介して一体的に接続されたリ
    ードフレーム本体部を形状加工するリードフレーム本体
    部形成工程と、 絶縁性フィルム上に各インナーリード先端のボンディン
    グポイントに対応して導通孔を形成し、この導通孔に導
    電性物質を充填し先端接続部を形成する先端接続部形成
    工程と、 前記リードフレーム本体部の各インナーリードの先端に
    各導通孔が接続されるように、前記リードフレーム本体
    部上に前記先端接続部を固着する接続工程と、 前記リードフレーム本体部の連結片を除去する連結片除
    去工程とを含むことを特徴とするリードフレームの製造
    方法。
  3. 【請求項3】周縁部にボンディングパッドを配設してな
    る半導体素子と、 半導体素子搭載部分から放射状に延びる複数のインナー
    リードと、各インナーリードに延設して一体的に形成さ
    れたアウターリードとを有するリードフレームと、 前記各インナーリード本体部の先端を連結するように接
    合され、各インナーリードのボンディングエリアに相当
    する領域に導電性物質を充填してなる導通孔を有する絶
    縁性フィルムからなる先端接続部とを具備し、 前記絶縁性フィルムの導通孔に充填された導電性物質に
    よりインナーリードと前記半導体素子のボンディングパ
    ッドとが導通するように接続されていることを特徴とす
    る半導体装置。
JP25760289A 1989-10-02 1989-10-02 リードフレーム,その製造方法およびこれを用いた半導体装置 Expired - Fee Related JP2717161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25760289A JP2717161B2 (ja) 1989-10-02 1989-10-02 リードフレーム,その製造方法およびこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25760289A JP2717161B2 (ja) 1989-10-02 1989-10-02 リードフレーム,その製造方法およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH03119736A JPH03119736A (ja) 1991-05-22
JP2717161B2 true JP2717161B2 (ja) 1998-02-18

Family

ID=17308548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25760289A Expired - Fee Related JP2717161B2 (ja) 1989-10-02 1989-10-02 リードフレーム,その製造方法およびこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2717161B2 (ja)

Also Published As

Publication number Publication date
JPH03119736A (ja) 1991-05-22

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3780122B2 (ja) 半導体装置の製造方法
US6861734B2 (en) Resin-molded semiconductor device
US4800419A (en) Support assembly for integrated circuits
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3405202B2 (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP2717161B2 (ja) リードフレーム,その製造方法およびこれを用いた半導体装置
JPH0722454A (ja) 半導体集積回路装置
JP3028153B2 (ja) リードフレームの製造方法
JPH0720925Y2 (ja) リードフレーム
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH0364058A (ja) 半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JP2678696B2 (ja) 半導体装置の製造方法
JP2564596B2 (ja) 半導体装置の製造方法
JPH0821673B2 (ja) リードフレーム,これを用いた半導体装置およびその製造方法
JPH02298044A (ja) リードフレームの製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2646694B2 (ja) リードフレーム
JP2707153B2 (ja) リードフレームの製造方法
JP2667901B2 (ja) 半導体装置の製造方法
JP2785441B2 (ja) 半導体装置とその製造方法
JP2515882B2 (ja) リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees