JPH11284018A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11284018A JPH11284018A JP8483298A JP8483298A JPH11284018A JP H11284018 A JPH11284018 A JP H11284018A JP 8483298 A JP8483298 A JP 8483298A JP 8483298 A JP8483298 A JP 8483298A JP H11284018 A JPH11284018 A JP H11284018A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- resin
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 比較的簡単な方法でパッケージの厚さを低減
して、より軽量に形成することが可能な半導体装置の実
現を課題とする。 【解決手段】 半導体装置を、配線パターンを設けた基
板と、この基板上に載置された半導体素子１と、この半
導体素子１の電極と基板上のパターンとを電気的に接続
する複数のワイヤ２と、半導体素子１および複数のワイ
ヤ２を封止する樹脂３とで構成された整形体から、基板
を除去して構成する。
して、より軽量に形成することが可能な半導体装置の実
現を課題とする。 【解決手段】 半導体装置を、配線パターンを設けた基
板と、この基板上に載置された半導体素子１と、この半
導体素子１の電極と基板上のパターンとを電気的に接続
する複数のワイヤ２と、半導体素子１および複数のワイ
ヤ２を封止する樹脂３とで構成された整形体から、基板
を除去して構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法に関し、特にパッケージへの実装方法を工夫し
厚みと重量を低減した半導体装置とその製造方法に関す
る。
製造方法に関し、特にパッケージへの実装方法を工夫し
厚みと重量を低減した半導体装置とその製造方法に関す
る。
【０００２】
【従来の技術】半導体装置のパッケージへの実装方法に
はいろいろな方法があるが、一般によく用いられる方法
によって作成された従来の半導体装置の側面断面図を図
９に示す。図９で、１は半導体素子（チップ）、２はワ
イヤ、３はモールド樹脂、７は基板、８はランドであ
る。この実装方法では、パッドやパターンを有するリー
ドフレームや基板７上に半導体素子１を搭載し、半導体
素子１の電極からのワイヤ２をリードフレームの端子や
脚部やランド８に接続し、その後に全体をモールド樹脂
３でモールドして整形している。
はいろいろな方法があるが、一般によく用いられる方法
によって作成された従来の半導体装置の側面断面図を図
９に示す。図９で、１は半導体素子（チップ）、２はワ
イヤ、３はモールド樹脂、７は基板、８はランドであ
る。この実装方法では、パッドやパターンを有するリー
ドフレームや基板７上に半導体素子１を搭載し、半導体
素子１の電極からのワイヤ２をリードフレームの端子や
脚部やランド８に接続し、その後に全体をモールド樹脂
３でモールドして整形している。
【０００３】近年、半導体素子の微細化、高密度実装が
進んではいるが、それに増して半導体パッケージの小型
軽量化に対する要求は一層強くなっている。図９に示し
たような従来の実装方法ではパッケージの省スペース、
軽量化の目的には必ずしも十分とはいえない。例えば、
この従来例ではパッケージの厚みは約１．４ｍｍであ
り、その重量は０．８ｇ程度である。これを少しでも減
らして、半導体装置の実装スペースを少なくし、半導体
装置を用いた回路や装置の重量を軽くすることが本発明
の狙いである。
進んではいるが、それに増して半導体パッケージの小型
軽量化に対する要求は一層強くなっている。図９に示し
たような従来の実装方法ではパッケージの省スペース、
軽量化の目的には必ずしも十分とはいえない。例えば、
この従来例ではパッケージの厚みは約１．４ｍｍであ
り、その重量は０．８ｇ程度である。これを少しでも減
らして、半導体装置の実装スペースを少なくし、半導体
装置を用いた回路や装置の重量を軽くすることが本発明
の狙いである。
【０００４】
【発明が解決しようとする課題】上述のごとく、従来の
半導体装置のパッケージの大きさ、厚み、重量は必ずし
も十分小さいとはいえなかった。本発明では比較的簡単
な方法でパッケージの厚さを低減して、より軽量に形成
することが可能な半導体装置の実現と、このような半導
体装置の製造方法の提供を課題とするものである。
半導体装置のパッケージの大きさ、厚み、重量は必ずし
も十分小さいとはいえなかった。本発明では比較的簡単
な方法でパッケージの厚さを低減して、より軽量に形成
することが可能な半導体装置の実現と、このような半導
体装置の製造方法の提供を課題とするものである。
【０００５】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、半導体装置において、配線パターンを設
けた基板と、この基板上に載置された半導体素子と、こ
の半導体素子の電極と前記基板上のパターンとを電気的
に接続する複数のワイヤと、少なくとも前記半導体素子
および前記複数のワイヤを封止する樹脂とを具備して構
成された整形体から、前記基板を除去したことを特徴と
する。
め、本発明は、半導体装置において、配線パターンを設
けた基板と、この基板上に載置された半導体素子と、こ
の半導体素子の電極と前記基板上のパターンとを電気的
に接続する複数のワイヤと、少なくとも前記半導体素子
および前記複数のワイヤを封止する樹脂とを具備して構
成された整形体から、前記基板を除去したことを特徴と
する。
【０００６】また、半導体装置の製造方法において、配
線パターンが設けられた基板上に半導体素子を載置する
工程と、この半導体素子の電極と前記基板上の配線パタ
ーンとをワイヤボンディングによってワイヤで電気的に
接続する工程と、すくなくとも前記半導体素子および前
記ワイヤを熱硬化樹脂で樹脂封止し樹脂封止整形体を形
成する工程と、前記基板をこの樹脂封止整形体から除去
する工程と、前記樹脂封止整形体を個々の半導体装置に
裁断する工程とを具備することを特徴とする。
線パターンが設けられた基板上に半導体素子を載置する
工程と、この半導体素子の電極と前記基板上の配線パタ
ーンとをワイヤボンディングによってワイヤで電気的に
接続する工程と、すくなくとも前記半導体素子および前
記ワイヤを熱硬化樹脂で樹脂封止し樹脂封止整形体を形
成する工程と、前記基板をこの樹脂封止整形体から除去
する工程と、前記樹脂封止整形体を個々の半導体装置に
裁断する工程とを具備することを特徴とする。
【０００７】
【発明の実施の形態】以下、本発明にかかる半導体装置
およびその製造方法を添付図面を参照にして詳細に説明
する。図１（ａ）は本発明の一実施の形態の半導体装置
のパッケージの構造を示す側面断面図である。また図１
（ｂ）はこの半導体装置の裏面図である。図１（ａ）、
（ｂ）において、１は半導体素子（チップ）、２はワイ
ヤ、３はモールド樹脂、４はダイボンド、５は接続端子
部である。この実施の形態を、図９に示した従来の半導
体装置と比較すると、図９の基板７から下の部分を削除
した形状になっている。したがってその分だけ厚みも薄
く重量も軽く構成することができ、例えば、厚みを０．
９ｍｍ、重量を０．４ｇにし、厚みで３０％、重量で５
０％の低減が可能になる。
およびその製造方法を添付図面を参照にして詳細に説明
する。図１（ａ）は本発明の一実施の形態の半導体装置
のパッケージの構造を示す側面断面図である。また図１
（ｂ）はこの半導体装置の裏面図である。図１（ａ）、
（ｂ）において、１は半導体素子（チップ）、２はワイ
ヤ、３はモールド樹脂、４はダイボンド、５は接続端子
部である。この実施の形態を、図９に示した従来の半導
体装置と比較すると、図９の基板７から下の部分を削除
した形状になっている。したがってその分だけ厚みも薄
く重量も軽く構成することができ、例えば、厚みを０．
９ｍｍ、重量を０．４ｇにし、厚みで３０％、重量で５
０％の低減が可能になる。
【０００８】図２〜図７に図１に示した本発明の半導体
装置の一実施の形態の製造方法の手順を示す。まず図２
に示すように、Ａｇ／Ｐｄパターン１１でパターニング
し、オーバコートガラス１２を設けたセラミック基板１
３を用意する。パターン形成の方法はとくに限定されな
い。次に、図３に示すように、このＡｇ／Ｐｄパターン
１１が設けられたセラミック基板１３のダイパッド上に
ダイボンド剤（接着剤）１４で半導体素子（チップ）１
５を接着固定する。
装置の一実施の形態の製造方法の手順を示す。まず図２
に示すように、Ａｇ／Ｐｄパターン１１でパターニング
し、オーバコートガラス１２を設けたセラミック基板１
３を用意する。パターン形成の方法はとくに限定されな
い。次に、図３に示すように、このＡｇ／Ｐｄパターン
１１が設けられたセラミック基板１３のダイパッド上に
ダイボンド剤（接着剤）１４で半導体素子（チップ）１
５を接着固定する。
【０００９】次に、図４に示すように、半導体素子１５
の電極パッドからワイヤボンディングの手法によってワ
イヤ１６を引きだし、セラミック基板１３のＡｇ／Ｐｄ
パターン１１パターンの電極部分に布線する。次に、図
５に示すように、オーバコートガラス１２と密着性の悪
いエポキシ樹脂１７等で半導体素子１５およびワイヤ１
６を封止する。さらに封止後に加熱してエポキシ樹脂１
７を熱硬化させる。
の電極パッドからワイヤボンディングの手法によってワ
イヤ１６を引きだし、セラミック基板１３のＡｇ／Ｐｄ
パターン１１パターンの電極部分に布線する。次に、図
５に示すように、オーバコートガラス１２と密着性の悪
いエポキシ樹脂１７等で半導体素子１５およびワイヤ１
６を封止する。さらに封止後に加熱してエポキシ樹脂１
７を熱硬化させる。
【００１０】次に、図６に示すように、セラミック基板
１３を剥離し除去し、エポキシ樹脂１７をカットライン
２０で切断する。剥離と切断の工程はどちらが先でも差
支えない。このセラミック基板１３を剥がす工程は、本
来オーバコートガラス１２とエポキシ樹脂１７との密着
性が悪いため比較的剥離しやすいため、約２００°Ｃに
加熱したホットプレート上に図５の構成を載せて暖める
と、約３０秒でセラミック基板１３がエポキシ樹脂１７
およびダイボンド剤１４から離れる。これ以外の例えば
削り取る等の方法でも容易に達成できる。また、エポキ
シ樹脂１７のカットにはダイシング方法等を用いる。こ
のようにセラミック基板１３を除きカットすることによ
って図７に示すようなパッケージが完成する。
１３を剥離し除去し、エポキシ樹脂１７をカットライン
２０で切断する。剥離と切断の工程はどちらが先でも差
支えない。このセラミック基板１３を剥がす工程は、本
来オーバコートガラス１２とエポキシ樹脂１７との密着
性が悪いため比較的剥離しやすいため、約２００°Ｃに
加熱したホットプレート上に図５の構成を載せて暖める
と、約３０秒でセラミック基板１３がエポキシ樹脂１７
およびダイボンド剤１４から離れる。これ以外の例えば
削り取る等の方法でも容易に達成できる。また、エポキ
シ樹脂１７のカットにはダイシング方法等を用いる。こ
のようにセラミック基板１３を除きカットすることによ
って図７に示すようなパッケージが完成する。
【００１１】ところで、図１に示した実施の形態では、
この半導体装置の外部への接続端子部５としてワイヤ２
のボンディング部分をそのまま使用するようにしてい
る。したがって、その分、工程が少なく廉価に製造する
ことができるが、反面、ソケットや外部端子に接触させ
て用いるためには、接点の形状や接触部分の面積が一定
しないなどの点で問題がある。
この半導体装置の外部への接続端子部５としてワイヤ２
のボンディング部分をそのまま使用するようにしてい
る。したがって、その分、工程が少なく廉価に製造する
ことができるが、反面、ソケットや外部端子に接触させ
て用いるためには、接点の形状や接触部分の面積が一定
しないなどの点で問題がある。
【００１２】図８は、この問題を解決した本発明の他の
実施の形態の半導体装置のパッケージの構造を示す側面
断面図である。この構成が図１のそれと異なる点は接続
端子として、リードピン６を設けた点である。このリー
ドピン６は当初セラミック基板のパターン上に設けられ
ていて、ワイヤ２のボンディングはこのリードピン６に
対して行われる。リードピン６の樹脂側には突起部分が
設けられていて、モールド樹脂３による半導体素子１お
よびワイヤ２の封止時にこの部分も同時に封止され、セ
ラミック基板を除去した際にパッケージ側に残るように
なっている。これにより、このリードピン６のセラミッ
ク基板側に接する部分の大きさ、形状をあらかじめ整え
ておくことによって、半導体装置の接続端子の大きさ、
形状を所定のものにすることができる。
実施の形態の半導体装置のパッケージの構造を示す側面
断面図である。この構成が図１のそれと異なる点は接続
端子として、リードピン６を設けた点である。このリー
ドピン６は当初セラミック基板のパターン上に設けられ
ていて、ワイヤ２のボンディングはこのリードピン６に
対して行われる。リードピン６の樹脂側には突起部分が
設けられていて、モールド樹脂３による半導体素子１お
よびワイヤ２の封止時にこの部分も同時に封止され、セ
ラミック基板を除去した際にパッケージ側に残るように
なっている。これにより、このリードピン６のセラミッ
ク基板側に接する部分の大きさ、形状をあらかじめ整え
ておくことによって、半導体装置の接続端子の大きさ、
形状を所定のものにすることができる。
【００１３】
【発明の効果】以上説明したように本発明の請求項１の
発明は、半導体装置を、配線パターンを設けた基板と、
この基板上に載置された半導体素子と、この半導体素子
の電極と前記基板上のパターンとを電気的に接続する複
数のワイヤと、少なくとも半導体素子および複数のワイ
ヤを封止する樹脂とを具備して構成された整形体から、
基板を除去した構成にすることを特徴とする。これによ
り、比較的簡単な方法でパッケージの厚さを薄くするこ
とが可能で、かつより軽量に形成することが可能な半導
体装置の実現することができ、回路基板、装置の省スペ
ース、軽量化を実現することができる。
発明は、半導体装置を、配線パターンを設けた基板と、
この基板上に載置された半導体素子と、この半導体素子
の電極と前記基板上のパターンとを電気的に接続する複
数のワイヤと、少なくとも半導体素子および複数のワイ
ヤを封止する樹脂とを具備して構成された整形体から、
基板を除去した構成にすることを特徴とする。これによ
り、比較的簡単な方法でパッケージの厚さを薄くするこ
とが可能で、かつより軽量に形成することが可能な半導
体装置の実現することができ、回路基板、装置の省スペ
ース、軽量化を実現することができる。
【００１４】本発明の請求項２の発明は、複数のワイヤ
の接続をワイヤボンディングによって行ない、半導体装
置の端子にはこの複数のワイヤのワイヤボンディング部
分を用いることを特徴とする。これにより、この半導体
装置を少ない工程によって廉価に製造することができ
る。
の接続をワイヤボンディングによって行ない、半導体装
置の端子にはこの複数のワイヤのワイヤボンディング部
分を用いることを特徴とする。これにより、この半導体
装置を少ない工程によって廉価に製造することができ
る。
【００１５】本発明の請求項３の発明は、基板上のパタ
ーンに端子部を設け、半導体素子の電極からの複数のワ
イヤはこの端子部に対して接続され、この端子部は樹脂
によって複数のワイヤとともに封止され、この端子部は
基板を除去する際に樹脂封止整形体側に残ることを特徴
とする。これにより、半導体装置の外部端子の接点の形
状や接触部分の面積を一定にすることができ、安定した
接続が可能な半導体装置を実現することができる。
ーンに端子部を設け、半導体素子の電極からの複数のワ
イヤはこの端子部に対して接続され、この端子部は樹脂
によって複数のワイヤとともに封止され、この端子部は
基板を除去する際に樹脂封止整形体側に残ることを特徴
とする。これにより、半導体装置の外部端子の接点の形
状や接触部分の面積を一定にすることができ、安定した
接続が可能な半導体装置を実現することができる。
【００１６】本発明の請求項４の発明は、半導体装置の
製造方法において、配線パターンが設けられた基板上に
半導体素子を載置する工程と、この半導体素子の電極と
基板上の配線パターンとをワイヤボンディングによって
ワイヤで電気的に接続する工程と、すくなくとも半導体
素子およびワイヤを熱硬化樹脂で樹脂封止し樹脂封止整
形体を形成する工程と、基板をこの樹脂封止整形体から
除去する工程と、樹脂封止整形体を個々の半導体装置に
裁断する工程とを具備することを特徴とする。これによ
り比較的簡単な方法によって、厚みが薄く小型で軽量の
半導体装置を容易に製造することができる。
製造方法において、配線パターンが設けられた基板上に
半導体素子を載置する工程と、この半導体素子の電極と
基板上の配線パターンとをワイヤボンディングによって
ワイヤで電気的に接続する工程と、すくなくとも半導体
素子およびワイヤを熱硬化樹脂で樹脂封止し樹脂封止整
形体を形成する工程と、基板をこの樹脂封止整形体から
除去する工程と、樹脂封止整形体を個々の半導体装置に
裁断する工程とを具備することを特徴とする。これによ
り比較的簡単な方法によって、厚みが薄く小型で軽量の
半導体装置を容易に製造することができる。
【図１】本発明の一実施の形態の半導体装置のパッケー
ジの構造を示す断面図および裏面図。
ジの構造を示す断面図および裏面図。
【図２】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図３】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図４】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図５】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図６】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図７】本発明の半導体装置の製造方法の工程を示す説
明図。
明図。
【図８】本発明の他の実施の形態の半導体装置のパッケ
ージの構造を示す断面図。
ージの構造を示す断面図。
【図９】従来の半導体装置のパッケージの構造を示す断
面図および裏面図。
面図および裏面図。
１…半導体素子（チップ）、２…ワイヤ、３…モールド
樹脂、４…ダイボンド、５…接続端子部、６…リードピ
ン、７…基板、８…ランド、１１…Ａｇ／Ｐｄパター
ン、１２…オーバコートガラス、１３…セラミック基
板、１４…ダイボンド剤、１５…半導体素子、１６…ワ
イヤ、１７…エポキシ樹脂。
樹脂、４…ダイボンド、５…接続端子部、６…リードピ
ン、７…基板、８…ランド、１１…Ａｇ／Ｐｄパター
ン、１２…オーバコートガラス、１３…セラミック基
板、１４…ダイボンド剤、１５…半導体素子、１６…ワ
イヤ、１７…エポキシ樹脂。
Claims (4)
- 【請求項１】 配線パターンを設けた基板と、 この基板上に載置された半導体素子と、 この半導体素子の電極と前記基板上のパターンとを電気
的に接続する複数のワイヤと、 少なくとも前記半導体素子および前記複数のワイヤを封
止する樹脂とを具備して構成された樹脂封止整形体か
ら、前記基板を除去したことを特徴とする半導体装置。 - 【請求項２】 前記複数のワイヤの接続はワイヤボンデ
ィングによって行われ、半導体装置の端子は前記複数の
ワイヤのワイヤボンディング部分であることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記基板上のパターンに端子部を設け、
前記半導体素子の電極からの前記複数のワイヤをこの端
子部に対して接続し、この端子部は前記樹脂によって前
記複数のワイヤとともに封止され、前記基板を除去する
際にこの端子部は前記樹脂封止整形体側に残ることを特
徴とする請求項１に記載の半導体装置。 - 【請求項４】 配線パターンが設けられた基板上に半導
体素子を載置する工程と、 この半導体素子の電極と前記基板上の配線パターンとを
ワイヤボンディングによってワイヤで電気的に接続する
工程と、 すくなくとも前記半導体素子および前記ワイヤを熱硬化
樹脂で樹脂封止し樹脂封止整形体を形成する工程と、 前記基板をこの樹脂封止整形体から除去する工程と、 前記樹脂封止整形体を個々の半導体装置に裁断する工程
とを具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8483298A JPH11284018A (ja) | 1998-03-31 | 1998-03-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8483298A JPH11284018A (ja) | 1998-03-31 | 1998-03-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284018A true JPH11284018A (ja) | 1999-10-15 |
Family
ID=13841763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8483298A Abandoned JPH11284018A (ja) | 1998-03-31 | 1998-03-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284018A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101095542B1 (ko) | 2010-03-16 | 2011-12-19 | 엘지이노텍 주식회사 | Ｌｅｄ 패키지 및 그 제조 방법 |
-
1998
- 1998-03-31 JP JP8483298A patent/JPH11284018A/ja not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101095542B1 (ko) | 2010-03-16 | 2011-12-19 | 엘지이노텍 주식회사 | Ｌｅｄ 패키지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100500919B1 (ko) | 수지봉입형 반도체장치 및 그 제조방법 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| US6258632B1 (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| US5900676A (en) | Semiconductor device package structure having column leads and a method for production thereof | |
| US7208826B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20020027297A1 (en) | Semiconductor package | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| KR20030007040A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| JP4334047B2 (ja) | 半導体装置とその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH09129779A (ja) | 超微細電導極を有する半導体パッケージ | |
| JP2000243875A (ja) | 半導体装置 | |
| JPH08236665A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH11284018A (ja) | 半導体装置およびその製造方法 | |
| JP2003046053A (ja) | 半導体装置およびその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2001077136A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20061019 |