JPS6195539A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6195539A JPS6195539A JP59216187A JP21618784A JPS6195539A JP S6195539 A JPS6195539 A JP S6195539A JP 59216187 A JP59216187 A JP 59216187A JP 21618784 A JP21618784 A JP 21618784A JP S6195539 A JPS6195539 A JP S6195539A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- finger
- tab
- pellet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/79—Apparatus for Tape Automated Bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ技術分野〕
本発明は、ペレットの取付および電気的接続に関し、半
導体装置の信頼性向上および作業性向上に通用して有効
な技術に関するものである。
導体装置の信頼性向上および作業性向上に通用して有効
な技術に関するものである。
半導体装置を安価に提供するために樹脂でパンケージ形
成することか行われている。その一つに、ペレットやワ
イヤ等をエボキン樹脂等で直接封止して製造する、いわ
ゆる樹脂封止型半導体装面が。
成することか行われている。その一つに、ペレットやワ
イヤ等をエボキン樹脂等で直接封止して製造する、いわ
ゆる樹脂封止型半導体装面が。
ある。
この半導体装置は通常、ペレットがペレット取付部であ
るタブに取り付けられており、該ペレットと外部端子の
り一ト′とは金等の細線であるワイヤで電気的に接続さ
れている。ワイヤによる電気的接続は、ワイヤボンダを
用いることにより、極めて高速にワイヤボンディングを
行うことができるものである。
るタブに取り付けられており、該ペレットと外部端子の
り一ト′とは金等の細線であるワイヤで電気的に接続さ
れている。ワイヤによる電気的接続は、ワイヤボンダを
用いることにより、極めて高速にワイヤボンディングを
行うことができるものである。
ところが、前記ワイヤボンディングは、あ（までワイヤ
を一本ずつ順次接続していくものであるため、ペレット
の集積度が向上し該ペレットの電極の数が増加するに従
い、当然にワイヤボンディングの所要時間が長くなると
いう問題がある。
を一本ずつ順次接続していくものであるため、ペレット
の集積度が向上し該ペレットの電極の数が増加するに従
い、当然にワイヤボンディングの所要時間が長くなると
いう問題がある。
一方、樹脂封止型半導体装置に通用できる電気接続に、
いわゆるテープキャリア方式によるフィンガーリードで
行うものがある。このテープキャリア方式による接続は
、多数のリードをペレットの電極に同時に行うことがで
きる、いわゆるギヤングボンディングが可能であるため
、電極の数にほとんど影響されることなく短時間で電気
的接続を達成することができるものである。
いわゆるテープキャリア方式によるフィンガーリードで
行うものがある。このテープキャリア方式による接続は
、多数のリードをペレットの電極に同時に行うことがで
きる、いわゆるギヤングボンディングが可能であるため
、電極の数にほとんど影響されることなく短時間で電気
的接続を達成することができるものである。
さらに詳しく説明すれば、前記テープキャリア方式は、
ポリイミド樹脂等のテープに多数の銅箔等からなるフィ
ンガーリードが接着されているものを用い、フィンガー
リード先端部とベレー／ ）の電極とのギヤングボンデ
ィングによる接続を完了した後、該フィンガーリードを
切断して末端部を形成し、該末端部をリード内端部と位
置合わせして、同様にギヤングボンディングを行うこと
によりペレットの固定と同時に該ペレットとリードとの
電気的接続をも短時間で達成することができるものであ
る。
ポリイミド樹脂等のテープに多数の銅箔等からなるフィ
ンガーリードが接着されているものを用い、フィンガー
リード先端部とベレー／ ）の電極とのギヤングボンデ
ィングによる接続を完了した後、該フィンガーリードを
切断して末端部を形成し、該末端部をリード内端部と位
置合わせして、同様にギヤングボンディングを行うこと
によりペレットの固定と同時に該ペレットとリードとの
電気的接続をも短時間で達成することができるものであ
る。
ところが、前記テープキャリア方式による場合は、ペレ
ットの集積度が向上し、電極の数が増加してくると、前
記フィンガーリード末端部とリード内端部との位置合わ
せが困難になり、電気的接続を正確に行うことが難しく
なるという問題が考えられる。
ットの集積度が向上し、電極の数が増加してくると、前
記フィンガーリード末端部とリード内端部との位置合わ
せが困難になり、電気的接続を正確に行うことが難しく
なるという問題が考えられる。
また、前記テープキャリア方式により電気的接続を行っ
てなる半導体装置では、通常タブが使用されていないた
めペレットの固定強度が弱く、放熱性も低いという問題
もある。
てなる半導体装置では、通常タブが使用されていないた
めペレットの固定強度が弱く、放熱性も低いという問題
もある。
なお、テープキャリア方式のボンディング技術について
は、１９８０年１月１５日、工業調査会発行、日本マイ
クロエレクトロニクス協会編「ＩＣ化実装技術ＪＰ１０
７〜Ｐ１１３に詳述されている。
は、１９８０年１月１５日、工業調査会発行、日本マイ
クロエレクトロニクス協会編「ＩＣ化実装技術ＪＰ１０
７〜Ｐ１１３に詳述されている。
本発明の目的は、ペレットの取付および電気的接続に関
し、半導体装置の信転性向上と、その製造工程における
作業性向上に適用して有効な技術を提供することにある
。
し、半導体装置の信転性向上と、その製造工程における
作業性向上に適用して有効な技術を提供することにある
。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を闇単に説明すれば、次の通りである。
を闇単に説明すれば、次の通りである。
すなわち、ペレットとリード内端部とをテープキャリア
方式で電気的に接続してなる樹脂封止型半導体装置につ
いて、ペレットをタブに取り付けることにより、製造工
程において該タブを標識として利用することが可能とな
るため、フィンガーリードとリード内端部との位置合わ
せを容易に行うことができ、結果として正確な電気的接
続が達成されるものであり、またペレットの強固な取り
付けも同時に達成されるものである。
方式で電気的に接続してなる樹脂封止型半導体装置につ
いて、ペレットをタブに取り付けることにより、製造工
程において該タブを標識として利用することが可能とな
るため、フィンガーリードとリード内端部との位置合わ
せを容易に行うことができ、結果として正確な電気的接
続が達成されるものであり、またペレットの強固な取り
付けも同時に達成されるものである。
第１図は、本発明による一実施例である半導体装置をそ
のほぼ中心を切る面における断面図で示すものである。
のほぼ中心を切る面における断面図で示すものである。
本実施例の半導体装置は、リードフレームを用いて形成
される、いわゆる樹脂封止型半導体装置である。
される、いわゆる樹脂封止型半導体装置である。
前記半導体装置は、タブ１に金−シリコン共晶でペレッ
ト３が取り付けられ、該ペレット３のバンプ［８１＋４
とリード５の内端部とはフィンガーリード６で電気的に
接続され、前記ペレット３等がエポキシ樹脂７で封止さ
れてなるものである。前記フィンガーリード６は、表面
が錫（図示せず、）でめっきされているｗ４箔からなる
ものであり、その片面に被着されているポリイミドテー
プ８で互いに連結されているものであり、ペレット３の
金からなるバンプ電極４と４２アロイからなるり−ド５
の内端部とは、前記表面錫の熱融着により接続されてい
るものである。
ト３が取り付けられ、該ペレット３のバンプ［８１＋４
とリード５の内端部とはフィンガーリード６で電気的に
接続され、前記ペレット３等がエポキシ樹脂７で封止さ
れてなるものである。前記フィンガーリード６は、表面
が錫（図示せず、）でめっきされているｗ４箔からなる
ものであり、その片面に被着されているポリイミドテー
プ８で互いに連結されているものであり、ペレット３の
金からなるバンプ電極４と４２アロイからなるり−ド５
の内端部とは、前記表面錫の熱融着により接続されてい
るものである。
本実施例の半導体装置は、タブ１がリード５の内端部よ
り下方に形成されているいわゆるタブ下げされたリード
フレームを用い、予めテープキャリア方式でフィンガー
リード６の先端部がバンブ電極４に取り付けられている
ペレット３を用意し、該フィンガーリード末端部がリー
ド５内端部に一敗するようにタブｌに取り付け、次いで
ボンディングツールでフィンガーリードとリードとの電
気的接続を行った後、通常の樹脂モールド技術を用いて
パフケージが形成されるものである。
り下方に形成されているいわゆるタブ下げされたリード
フレームを用い、予めテープキャリア方式でフィンガー
リード６の先端部がバンブ電極４に取り付けられている
ペレット３を用意し、該フィンガーリード末端部がリー
ド５内端部に一敗するようにタブｌに取り付け、次いで
ボンディングツールでフィンガーリードとリードとの電
気的接続を行った後、通常の樹脂モールド技術を用いて
パフケージが形成されるものである。
本実施例のように、タブｌを有するリードフレームを用
いることにより、該タブをフィンガーリード６とリード
５内端部との電気的接続における位置決めの標識として
利用できるものであり、それ故にペレットの高集積化に
伴い、リード５の本数が増加する場合であっても容易に
対応できるものであり、正確な電気的接続を行うことが
できるものである。
いることにより、該タブをフィンガーリード６とリード
５内端部との電気的接続における位置決めの標識として
利用できるものであり、それ故にペレットの高集積化に
伴い、リード５の本数が増加する場合であっても容易に
対応できるものであり、正確な電気的接続を行うことが
できるものである。
また、ペレット３がタブｌにも固定されるので、フィン
ガーリード６のみによる固定に比べ、大巾にその強度を
増大させることができ、さらには、放熱面積の拡大にも
つながるので半導体装！の放熱性向上をも達成できるも
のである。
ガーリード６のみによる固定に比べ、大巾にその強度を
増大させることができ、さらには、放熱面積の拡大にも
つながるので半導体装！の放熱性向上をも達成できるも
のである。
（ｌ）、ペレットとリード内端部とをテープキャリア方
式で電気的接続を行ってなる樹脂封止型半導体装置につ
いて、その製造工程においてタブを有するリードフレー
ムを用いるとタブを標識として利用できることより、フ
ィンガーリードとリード内端部との位置合わせを容易に
行うことができるので、正確な電気的接続を行うことが
できる。
式で電気的接続を行ってなる樹脂封止型半導体装置につ
いて、その製造工程においてタブを有するリードフレー
ムを用いるとタブを標識として利用できることより、フ
ィンガーリードとリード内端部との位置合わせを容易に
行うことができるので、正確な電気的接続を行うことが
できる。
（２）、前記ｆｉ＋により、高集積度のペレットを搭載
してなる多数リードを有する半導体装置の場合であって
も、容易にギヤングボンディングを行うことができる。
してなる多数リードを有する半導体装置の場合であって
も、容易にギヤングボンディングを行うことができる。
（３）、前記（２）により、半導体装置の製造の作業性
向上を達成できる。
向上を達成できる。
（４）、ペレットをタブに取り付けることにより、フィ
ンガーリードのみによる固定に比べ、大中に固定強度を
増大させることができる。
ンガーリードのみによる固定に比べ、大中に固定強度を
増大させることができる。
（５）、ペレットをタブに取り付けることにより、放熱
面積を拡大することができるので、半導体装置の放熱性
向上を達成できる。
面積を拡大することができるので、半導体装置の放熱性
向上を達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、バンブ電極、フィンガーリード等の材料は実
施例に示したものに限るものでなく、同一目的に使用で
きる材料であれば如何なるものであっても良いことはい
うまでもない。
施例に示したものに限るものでなく、同一目的に使用で
きる材料であれば如何なるものであっても良いことはい
うまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、いわゆるＤＩＰ型
の半導体装置に適用した場合について説明したが、それ
に限定されるものではなく、たとえば、樹脂封止型半導
体装置であれぽいわゆるフラットパッケージ型等の種々
のものに適用して郁効な技術である。
をその背景となった利用分野である、いわゆるＤＩＰ型
の半導体装置に適用した場合について説明したが、それ
に限定されるものではなく、たとえば、樹脂封止型半導
体装置であれぽいわゆるフラットパッケージ型等の種々
のものに適用して郁効な技術である。
第１図は、本発明による一実施例である樹脂封止型半導
体装置を示す断面図である。 ｌ・・・タブ、２・・・金−シリコン共晶、３・・・ペ
レット、４・・・バンブ電極、５・・・リード、６・
・ ・フィンガーリード、７・ ・ ・エポキシ樹脂、
８・・・ポリイミドテープ。
体装置を示す断面図である。 ｌ・・・タブ、２・・・金−シリコン共晶、３・・・ペ
レット、４・・・バンブ電極、５・・・リード、６・
・ ・フィンガーリード、７・ ・ ・エポキシ樹脂、
８・・・ポリイミドテープ。
Claims (1)
- 【特許請求の範囲】 １、樹脂封止型半導体装置であって、タブに取り付けら
れてなるペレットが、リード内端部とフィンガーリード
で電気的に接続されてなる半導体装置。 ２、フィンガーリードが、テープキャリア方式で接続さ
れていることを特徴とする特許請求の範囲第１項記載の
半導体装置。 ３、タブがリード内端部より低く形成されていることを
特徴とする特許請求の範囲第１項記載の半導体装置。 ４、テープキャリアのフィンガーリードの一端をペレッ
トの電極に取り付ける工程と、テープからフィンガーリ
ードを切り離す工程と、前記ペレットをリードフレーム
のタブを標識として該タブに取り付けることによりフィ
ンガーリード他端部をリード内端部に位置合わせを行う
工程と、該フィンガーリード他端部とリード内端部とを
ボンディングツールでギャングボンディングする工程と
、樹脂モールド工程と、リード成形工程とからなる半導
体装置の製造方法。 ５、タブに所定の位置決め標識が形成されていることを
特徴とする特許請求の範囲第４項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216187A JPS6195539A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216187A JPS6195539A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195539A true JPS6195539A (ja) | 1986-05-14 |
Family
ID=16684650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216187A Pending JPS6195539A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195539A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344749A (ja) * | 1986-08-12 | 1988-02-25 | Shinko Electric Ind Co Ltd | 半導体装置及びこれに用いるリードフレーム |
| JPH0364058A (ja) * | 1989-08-01 | 1991-03-19 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| WO1995008856A1 (en) * | 1993-09-20 | 1995-03-30 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| JPH07201925A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | フィルムキャリアテープ |
-
1984
- 1984-10-17 JP JP59216187A patent/JPS6195539A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6344749A (ja) * | 1986-08-12 | 1988-02-25 | Shinko Electric Ind Co Ltd | 半導体装置及びこれに用いるリードフレーム |
| JPH0364058A (ja) * | 1989-08-01 | 1991-03-19 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| WO1995008856A1 (en) * | 1993-09-20 | 1995-03-30 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| US5477611A (en) * | 1993-09-20 | 1995-12-26 | Tessera, Inc. | Method of forming interface between die and chip carrier |
| JPH07201925A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | フィルムキャリアテープ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6002165A (en) | Multilayered lead frame for semiconductor packages | |
| KR0140675B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2002299540A (ja) | 半導体装置およびその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPH11102928A (ja) | Ｃｓｐ型半導体装置及びその製造方法 | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| JPS6195539A (ja) | 半導体装置およびその製造方法 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| US20190229044A1 (en) | Lead frame with plated lead tips | |
| JPS60171733A (ja) | 半導体装置 | |
| JPH0357236A (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR200153438Y1 (ko) | 탭테이프를 이용한 칩스케일 패키지 | |
| JPS5930538Y2 (ja) | 半導体装置 | |
| JPH1116939A (ja) | 半導体装置及びその製造方法 | |
| JPS6373632A (ja) | 電子装置の製造方法 | |
| JPS63107152A (ja) | 樹脂封止型電子部品 | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| JPS639372B2 (ja) | ||
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| KR200157363Y1 (ko) | 연결와이어를 사용하지 않고 칩의 본딩패드와 리드프레임의 리드를 접속한 반도체 장치 | |
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS635253Y2 (ja) | ||
| JPS63310149A (ja) | 高集積化ｉｃ用パッケ−ジおよびその製造方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム |