JP5202062B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5202062B2 JP5202062B2 JP2008078287A JP2008078287A JP5202062B2 JP 5202062 B2 JP5202062 B2 JP 5202062B2 JP 2008078287 A JP2008078287 A JP 2008078287A JP 2008078287 A JP2008078287 A JP 2008078287A JP 5202062 B2 JP5202062 B2 JP 5202062B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- hole
- connection lead
- semiconductor device
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
そして、吊りリード502のうちモールド樹脂506によって封止される部分には、その厚さ方向に貫通するアンカーホール503(貫通孔)が形成されており、吊リード2の一部がモールド樹脂506によって封止された状態においては、アンカーホール503にも樹脂が充填される。この構成では、吊りリード502とモールド樹脂506との間にアンカー効果が生じ、このアンカー効果によって一体に形成されたダイアイランド501及び吊りリード502とモールド樹脂506との接着強度向上を図っている。
ところで、半導体装置には、その設計自由度を向上させるために、半導体チップを配置する基板と半導体チップに電気接続される外部接続リードとを別部材により形成したものがある。この場合には、半導体チップや基板に対する外部接続リードの配置を自由に設定することができ、また、半導体チップに流す電流の大きさに応じて外部接続リードの材質や形状を容易に変更することもできる。
すなわち、特許文献1のように、ダイアイランド501及び吊りリード502が一体に形成されている場合には、樹脂封止されているダイアイランド501もモールド樹脂に対する吊りリード502の剥がれを防止する役割を果たしている。これに対して、基板と外部接続リードとを別部材により形成した場合には、外部接続リードの突出部分に様々な方向から外力が加えられた際に、1つのアンカーホールによるモールド樹脂と外部接続リードとの係合部分のみに応力が集中するため、外部接続リードが剥がれやすくなる。
また、複数の貫通孔を形成することで、各貫通孔の開口面積を小さくしても、十分なアンカー効果を得ることが可能となる。そして、各貫通孔の開口面積を小さくすることで、電流が流れる外部接続リードの断面積も大きく確保することができるため、外部接続リードにより多くの電流を流すことも可能となる。
この構成の半導体装置では、貫通孔のバリとモールド樹脂との間にもアンカー効果が生じるため、外部接続リードとモールド樹脂との接着強度をさらに向上することができる。
上記構成の外部接続リードを製造する際には、板材を屈曲させる前の状態において、埋設部の離間部分のうち、屈曲部となる部分、及び、屈曲部分とはならない平板部分に、それぞれ第1の貫通孔及び第2の貫通孔を形成すればよい。この段階においては、前述した2つの部分に形成される第1の貫通孔及び第2の貫通孔の貫通方向が、互いに同じとなっていてよい。そして、第1の貫通孔及び第2の貫通孔の形成後に、板材を屈曲して屈曲部を形成することにより、屈曲部に形成された第1の貫通孔の貫通方向が、平板部分に形成された第2の貫通孔の貫通方向に対して傾斜することになる。
すなわち、貫通孔を屈曲部に形成する場合には、貫通孔の形成時にその貫通方向を同じとすることができるため、貫通方向が相対的に傾斜する2つの貫通孔を容易に形成することができる。
図1に示すように、この実施形態に係る半導体装置1は、厚板状のヒートシンク3の表面3aに、セラミック基板(基板)5及び半導体チップ7を順次重ねて配すると共に、ヒートシンク3の裏面3bが外方に露出するように、ヒートシンク3、セラミック基板5及び半導体チップ7をモールド樹脂9により埋設して構成されている。また、セラミック基板5の表面5aには、半導体チップ7と同様に、複数(図示例では2つ)の外部接続リード11が配されており、一部(図示例では1つ)の外部接続リード11Bは、導電性を有する板状の接続板13を介して半導体チップ7と電気接続されている。
ヒートシンク3は、例えば、銅(Cu)、タングステン、モリブデン等のように、放熱性の高い材料によって厚板状に形成されているが、これに加えて例えばNiメッキを施したものでもよい。
半導体チップ7は、このセラミック基板5の表面5aの中央部分に配されており、半田(不図示)を介してセラミック板51の表面51aの中央部分から周縁部分の一端にわたって形成された第1配線パターン52に固定されている。また、一の外部接続リード11Aは、セラミック基板5の表面5aのうち周縁部分の一端に配されており、半田(不図示)を介して第1配線パターン52に接合されている。すなわち、半導体チップ7と一の外部接続リード11Aとは、第1配線パターン52を介して相互に電気接続されている。
さらに、ヒートシンク3は、セラミック基板5の裏面5bに配されており、具体的には半田(不図示)を介してセラミック板51の裏面51bに形成された第3配線パターン54に固定されている。すなわち、ヒートシンク3は、セラミック基板5によって半導体チップ7及び外部接続リード11に対して電気的に絶縁されている。
その後、一体固定されたヒートシンク3、セラミック基板5、半導体チップ7、外部接続リード11及び接続板13をモールド樹脂9成形用の金型内に入れ、金型内に溶融した樹脂を流し込む。これにより、モールド樹脂9が形成され、半導体装置1の製造が完了する。なお、樹脂を流し込む際には、外部接続リード11の貫通孔116内にもモールド樹脂9が充填される。
また、複数の貫通孔116を形成することで、各貫通孔116の開口面積を小さくしても、十分なアンカー効果を得ることが可能となる。そして、各貫通孔116の開口面積を小さくすることで、電流が流れる外部接続リード11の断面積も大きく確保することができるため、外部接続リード11により多くの電流を流すことも可能となる。
また、貫通孔116の開口部分にバリ117を形成しておくことにより、バリ117とモールド樹脂9との間にもアンカー効果が生じるため、外部接続リード11とモールド樹脂9との接着強度をさらに向上することができる。
例えば、貫通孔116の数及び貫通方向は、上記実施形態に限らず、少なくとも複数の貫通孔116が形成されていればよく、また、複数の貫通孔116のうち少なくとも2つの貫通孔116の貫通方向が相対的に傾斜していればよい。したがって、その他の貫通孔116については、その貫通方向が同じであっても構わない。
ここで、この構成の外部接続リード11を製造する際には、外部接続リード11をなす板材を屈曲させる前の状態(図5における2点鎖線)において、第2屈曲部113となる部分、及び、垂直板部112となる部分(屈曲部にはならない平板部分)にそれぞれ貫通孔116を形成すればよい。この段階においては、前述した2つの部分に形成される貫通孔116の貫通方向が同じとなっていてもよい。
したがって、貫通孔116を屈曲部111,113に形成する場合には、複数の貫通孔116の形成時にその貫通方向を同じとすることができるため、貫通方向が相対的に傾斜する2つの貫通孔116を容易に形成することができる。
さらに、セラミック基板5は、配線パターン52〜54を形成して構成されるとしたが、少なくともヒートシンク3や半導体チップ7、外部接続リード11を固定できるように構成されていればよく、例えばセラミック板51のみによって構成されてもよいし、あるいは、導電性を有する基板としてもよい。
なお、配線パターン52〜54を形成しない場合、半導体チップ7の一の外部接続リード11Aとの電気接続には、例えば上記実施形態の接続板13のように別途導電性の板部材を用いてもよい。また、セラミック基板5が導電性を有する基板である場合には、例えば、電気絶縁性を有する接着剤等を介して半導体チップ7やヒートシンク3、外部接続リード11を基板に接着すればよい。
5 セラミック基板(基板)
5a 表面
7 半導体チップ
9 モールド樹脂
11 外部接続リード
110 内部接続部(配置部分)
111 第1屈曲部
113 第2屈曲部
114 突出部
115 埋設部
116 貫通孔
117 バリ
Claims (4)
- 基板と、該基板の表面に配される半導体チップと、前記半導体チップと電気接続される外部接続リードと、前記基板、前記半導体チップ及び外部接続リードを一体に固定するモールド樹脂とを備え、
前記外部接続リードは、導電性を有する板材によって形成されると共に、前記モールド樹脂内に埋設される埋設部と、前記モールド樹脂の外方に突出する突出部とを備え、
前記埋設部は、前記基板の表面に配される配置部分と、前記基板の表面から離間している離間部分とからなり、
当該離間部分に、前記外部接続リードの厚さ方向に貫通する貫通孔が複数形成され、
少なくとも2つの前記貫通孔の貫通方向が相対的に傾斜していることを特徴とする半導体装置。 - 複数の前記貫通孔が、前記外部接続リードの面方向に沿って千鳥状に配置されていることを特徴とする請求項1に記載の半導体装置。
- 前記貫通孔の開口部分にバリが形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。
- 前記埋設部の離間部分に、前記板材を屈曲した屈曲部が形成され、
当該屈曲部に第1貫通孔が形成され、前記屈曲部を除く前記離間部分に第2貫通孔が形成され、前記第1貫通孔及び前記第2貫通孔が相対的に傾斜していることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078287A JP5202062B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008078287A JP5202062B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231742A JP2009231742A (ja) | 2009-10-08 |
JP5202062B2 true JP5202062B2 (ja) | 2013-06-05 |
Family
ID=41246779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008078287A Active JP5202062B2 (ja) | 2008-03-25 | 2008-03-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5202062B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019021684A (ja) * | 2017-07-12 | 2019-02-07 | 株式会社東芝 | 半導体パッケージ |
CN108109983B (zh) * | 2017-12-14 | 2024-05-10 | 常州星海电子股份有限公司 | 一种汽车专用整流二极管结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH066509Y2 (ja) * | 1986-07-30 | 1994-02-16 | 日本インター株式会社 | 樹脂封止型半導体装置 |
JPH0680760B2 (ja) * | 1987-03-13 | 1994-10-12 | 株式会社日立製作所 | リ−ドフレ−ム並びに半導体装置 |
JP2593867Y2 (ja) * | 1993-02-12 | 1999-04-19 | 日本インター株式会社 | 複合半導体装置 |
JP2007235004A (ja) * | 2006-03-03 | 2007-09-13 | Mitsubishi Electric Corp | 半導体装置 |
-
2008
- 2008-03-25 JP JP2008078287A patent/JP5202062B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009231742A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6345300B2 (ja) | 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法 | |
US8089141B1 (en) | Semiconductor package having leadframe with exposed anchor pads | |
JP5362104B2 (ja) | 応力緩衝層及びその作製方法 | |
JP2006179760A (ja) | 半導体パッケージ、および、これに使用するリードフレーム | |
US9589871B2 (en) | Semiconductor package structure and method for manufacturing the same | |
US9013030B2 (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
JP2010165992A (ja) | 半導体装置及びその製造方法 | |
JP2015095474A (ja) | 電子部品パッケージ | |
JP3994095B2 (ja) | 面実装型電子部品 | |
JP5202062B2 (ja) | 半導体装置 | |
JP3915794B2 (ja) | 半導体パッケージ、その製造方法、および、これに使用するリードフレーム | |
JP2008294323A (ja) | 半導体素子および半導体素子の製造方法 | |
JP2009188005A (ja) | 表面実装型半導体装置 | |
JP5124329B2 (ja) | 半導体装置 | |
US20160293523A1 (en) | Semiconductor device including conductive clip with flexible leads and related methods | |
JP2006147918A (ja) | 半導体装置 | |
JP2008091692A (ja) | 半導体回路モジュールの製造方法 | |
JP5124330B2 (ja) | 半導体装置 | |
JP6434269B2 (ja) | 半導体装置 | |
JP5037398B2 (ja) | 半導体装置 | |
JP2014022486A (ja) | ワイヤボンディング構造、及びその製造方法 | |
JP2009284600A (ja) | 回路構成体及び電気接続箱 | |
JP2008282904A (ja) | モールドパッケージおよびその製造方法 | |
JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20240030107A1 (en) | Semiconductor device and mounting structure thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5202062 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |