JP2019021684A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2019021684A
JP2019021684A JP2017136512A JP2017136512A JP2019021684A JP 2019021684 A JP2019021684 A JP 2019021684A JP 2017136512 A JP2017136512 A JP 2017136512A JP 2017136512 A JP2017136512 A JP 2017136512A JP 2019021684 A JP2019021684 A JP 2019021684A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor chip
semiconductor package
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017136512A
Other languages
English (en)
Inventor
渡邉 尚威
Naotake Watanabe
尚威 渡邉
伊東 弘晃
Hiroaki Ito
弘晃 伊東
優太 市倉
Yuta Ichikura
優太 市倉
大部 利春
Toshiharu Obe
利春 大部
和靖 瀧本
Kazuyasu Takimoto
和靖 瀧本
田多 伸光
Nobumitsu Tada
伸光 田多
大祐 平塚
Daisuke Hiratsuka
大祐 平塚
関谷 洋紀
Hironori Sekiya
洋紀 関谷
久里 裕二
Yuuji Kuri
裕二 久里
尚隆 飯尾
Hisataka Iio
尚隆 飯尾
仁嗣 松村
Hitotsugu Matsumura
仁嗣 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Energy Systems and Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Energy Systems and Solutions Corp filed Critical Toshiba Corp
Priority to JP2017136512A priority Critical patent/JP2019021684A/ja
Publication of JP2019021684A publication Critical patent/JP2019021684A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを提供する。【解決手段】半導体パッケージは、半導体チップと、第1金属板と、第2金属板と、封止部材と、を備える。前記半導体チップの第1面には第1電極が設けられ、第2面には第2電極が設けられている。前記第1金属板は、前記半導体チップの前記第1面上に積層され、前記半導体チップの側方において、端部の第1部分が前記第1面から前記第2面に向かう第1方向に向けて延出している。前記第1部分の先端は前記第2面よりも前記第1方向側に配置されている。前記第2金属板は、前記半導体チップの前記第2面上に積層され、前記半導体チップ及び前記第1部分の側方において、端部の第2部分が前記第2面から前記第1面に向かう第2方向に向けて延出している。前記第2部分の先端は前記第1部分の先端よりも前記第2方向側に配置されている。【選択図】図1

Description

実施形態は、半導体パッケージに関する。
大電流用の電力変換器は、複数の電流制御用半導体チップが並列及び直列に接続されて構成されている。このような電力変換器においては、1つの半導体チップに不具合が生じた場合でも、被害の拡大を抑制し、電力変換器全体としては動作し続けることが好ましい。
特許第3258200号公報 特許第4385324号公報
実施形態の目的は、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを提供することである。
実施形態に係る半導体パッケージは、半導体チップと、第1金属板と、第2金属板と、絶縁材料からなる封止部材と、を備える。前記半導体チップの第1面には第1電極が設けられ、第2面には第2電極が設けられている。前記第1金属板は、前記半導体チップの前記第1面上に積層されている。前記半導体チップの側方において、前記第1金属板の端部の第1部分が前記第1面から前記第2面に向かう第1方向に向けて延出している。前記第1部分の先端は前記第2面よりも前記第1方向側に配置されている。前記第2金属板は、前記半導体チップの前記第2面上に積層されている。前記半導体チップ及び前記第1部分の側方において、前記第2金属板の端部の第2部分が前記第2面から前記第1面に向かう第2方向に向けて延出している。前記第2部分の先端は前記第1部分の先端よりも前記第2方向側に配置されている。前記第2金属板は前記第1金属板から離隔している。前記封止部材は、少なくとも、前記第1金属板と前記第2金属板との間に設けられ、前記半導体チップ、前記第1部分及び前記第2部分を覆う。
第1の実施形態に係る半導体パッケージを示す断面図である。 第1の実施形態に係る半導体パッケージを示す断面図である。 第1の実施形態に係る半導体パッケージを示す分解図である。 (a)及び(b)は、第1の実施形態に係る半導体パッケージを示す斜視図である。 第1の実施形態に係る半導体パッケージの動作を示す断面図である。 (a)〜(f)は、第2の実施形態に係る半導体モジュールの製造方法を示す斜視図である。 (a)及び(b)は、第2の実施形態に係る半導体モジュールの製造方法を示す一部拡大斜視図である。 第2の実施形態に係る半導体モジュールの製造方法を示す断面図である。
(第1の実施形態)
先ず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体パッケージの実施形態である。
図1及び図2は、本実施形態に係る半導体パッケージを示す断面図であり、相互に直交する断面を示す。
図3は、本実施形態に係る半導体パッケージを示す分解図である。
図4(a)及び(b)は、本実施形態に係る半導体パッケージを示す斜視図である。
図1〜図4(b)に示すように、本実施形態に係る半導体パッケージ1においては、コレクタ電極11が設けられている。コレクタ電極11は、導電性及び熱電性が高い金属材料によって形成されており、例えば銅(Cu)によって形成されている。コレクタ電極11の形状は、例えば直方体である。コレクタ電極11上には、例えば半田からなる接合材シート12を介して、例えば銅からなる金属板13が設けられている。金属板13は接合材シート12によってコレクタ電極11に接合されている。なお、「接合されている」とは、2つの部材が機械的に連結されると共に電気的に接続された状態をいう。
以下、本実施形態においては、説明の便宜上、XYZ直交座標系を採用する。コレクタ電極11から金属板13に向かう方向を「+Z方向」とし、その反対方向を「−Z方向」とし、コレクタ電極11の長手方向のうちの一方と「+X方向」とし、その反対方向を「−X方向」とし、+Z方向及び+X方向に対して直交する方向のうちの一方を「+Y方向」とし、その反対方向を「−Y方向」とする。また、+Z方向を「上」ともいい、−Z方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
金属板13においては、+Z方向から見て長方形のベース部13aと、ベース部13aの−Y方向に向いた端縁の+X方向側の端部から−Y方向に延出した1つの長方形の延出部13bと、ベース部13aの+X方向に向いた端縁、−X方向に向いた端縁、+Y方向に向いた端縁から、+Z方向に延出した3つの垂直部13cと、が設けられている。3つの垂直部13cは相互に離隔している。金属板13は、例えば銅板がプレス加工されて形成されたものであり、ベース部13a、延出部13b及び垂直部13cは一体的に形成されている。
金属板13のベース部13a上には、例えば半田からなる2枚の接合材シート14を介して、2枚の半導体チップ15が設けられている。半導体チップ15は電流制御用のシリコン素子であり、例えば、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)である。半導体チップ15に印加される電圧は例えば数kVであり、駆動電力は数MWである。
半導体チップ15の−Z方向側の面(以下、「下面15a」という)の略全面には、コレクタ電極が設けられており、+Z方向側に面(以下、「上面15b」という)には、エミッタ電極15e及びゲート電極15gが設けられている。+Z方向から見て、エミッタ電極15eの形状はL字形であり、ゲート電極15gの形状は2辺がエミッタ電極15eに対向した長方形である。コレクタ電極は接合材シート14によって金属板13に接合されている。金属板13の垂直部13cは、半導体チップ15の+X方向側、−X方向側、+Y方向側に配置されており、垂直部13cの先端13dは、半導体チップ15の上面15bよりも上方、すなわち、+Z方向側に位置している。
各半導体チップ15上には、例えば半田からなる接合材シート16を介して、例えば銅からなるエミッタスペーサ17が設けられている。+Z方向から見て、接合材シート16及びエミッタスペーサ17の形状は、半導体チップ15のエミッタ電極15eと略同じL字形である。エミッタスペーサ17は接合材シート16によってエミッタ電極15eに接合されている。一方、ゲート電極15gは接合材シート16及びエミッタスペーサ17によって覆われておらず、エミッタスペーサ17に接続されていない。半導体パッケージ1には、例えば2枚の半導体チップ15が設けられているため、接合材シート16及びエミッタスペーサ17も2枚ずつ設けられている。
2枚のエミッタスペーサ17上には、例えば半田からなる2枚の接合材シート18を介して、例えば銅からなる1枚のフレーム19が設けられている。1枚のフレーム19は2枚の接合材シート18によって2枚のエミッタスペーサ17に接合されている。+Z方向から見て、フレーム19の形状は略長方形であるが、4つの角部には延出部19bが設けられている。また、−Y方向に向いた端縁の+X方向中央部には凹部19cが形成されている。+Z方向から見て、凹部19c内には、ゲート電極15gが配置されている。
フレーム19上には、例えば半田からなる接合材シート20を介して、例えば銅からなる金属板21が設けられている。+Z方向から見て、接合材シート20の形状は、フレーム19の形状と略同じである。金属板21においては、ベース部21aが設けられ、ベース部21aから延出部21bが延出し、ベース部21aにおける延出部21bの根元部分には凹部21cが形成されている。この結果、+Z方向から見て、金属板21の形状は、J字形である。
ベース部21aの形状は、+Z方向から見て長方形であり、フレーム19よりも一回り小さい。延出部21bの形状は、+Z方向から見て長方形であり、ベース部21aの−Y方向に向いた端縁の−X方向側の端部から−Y方向に延出している。+Z方向から見て、金属板13の延出部13bと金属板21の延出部21bとは、−Y方向に向いた端縁において、+X方向側と−X方向側に対になって配置されている。凹部21cの形状は長方形であり、ベース部21aの−Y方向に向いた端縁における+X方向中央部に形成されており、+Y方向に向けて凹んでいる。+Z方向から見て、凹部21cの位置及び形状はフレーム19の凹部19cの位置及び形状と同じである。
金属板21の周囲には、金属板22が設けられている。金属板22の厚さは、金属板21の厚さと略等しい。金属板22は金属板21の材料よりも強度が高い材料、例えば、ステンレス鋼などの鉄系材料によって形成されている。金属板22には、1つの水平部22a及び3つの垂直部22bが設けられている。金属板22は、原板がプレス加工されて形成されており、水平部22a及び垂直部22bは一体的に形成されている。金属板22は金属板13から離隔している。
+Z方向から見て、水平部22aの形状は、内部に長方形の開口部22dが形成され、−Y方向に向いた端縁の−X方向側の部分が開口したC字形である。金属板21は、金属板22の開口部22d内に配置されている。すなわち、金属板22の水平部22aは、金属板21から見て、−Y方向側における+X方向側の部分、+X方向側の全体、+Y方向側の全体、及び、−X方向側の全体に設けられている。水平部22aの内周部分は、接合材シート20を介して、フレーム19の外周部分に接合されている。上述の金属板13の垂直部13cの先端13dは、金属板22の水平部22aに対向している。
垂直部22bは3つ設けられており、水平部22aの+X方向に向いた端縁、+Y方向に向いた端縁、−X方向に向いた端縁から、それぞれ、−Z方向に延出している。3つの垂直部22bは相互に離隔している。垂直部22bは、半導体チップ15及び金属板13の垂直部13cの側方、すなわち、+X方向側、+Y方向側、及び、−X方向側に配置されており、垂直部22bの先端22cは、金属板13の垂直部13cの先端13dよりも下方、すなわち、−Z方向側に配置されており、例えば、半導体チップ15の下面15aよりも下方に配置されている。
金属板21及び金属板22の上方には、例えば半田からなる接合材シート23を介して、例えば銅からなるエミッタ電極24が設けられている。+Z方向から見て、接合材シート23及びエミッタ電極24の形状は、−Y方向に向いた端縁に凹部23a及び24aが形成されたC字形である。+Z方向から見て、接合材シート23の凹部23a及びエミッタ電極24の凹部24aの位置は、金属板21の凹部21cの位置と同じであり、内部に半導体チップ15のゲート電極15gが配置されている。エミッタ電極24の外周部分は、接合材シート23によって、金属板22の水平部22aの内周部分に接合されている。また、エミッタ電極24における外周部分を除く部分は、接合材シート23によって、金属板21に接合されている。これにより、金属板22の水平部22aの内周部分は、フレーム19とエミッタ電極24によって挟まれている。
このように、コレクタ電極11、金属板13、半導体チップ15、エミッタスペーサ17、フレーム19、金属板21及び金属板22、エミッタ電極24は、相互間に接合材シートを挟み、+Z方向に沿ってこの順に積層されて、積層体25を構成している。
また、半導体パッケージ1においては、例えば銅からなる2本のリード26が設けられている。リード26の形状はライン状である。リード26の一方の端部26aは、半導体チップ15のゲート電極15gの近傍に配置されている。半導体チップ15のゲート電極15gと、リード26の端部26aとの間には、導電性のワイヤ27が接続されている。
リード26においては、−Y方向に延びる水平部26b、−Y+Z方向に延びる斜行部26c、−Y方向に延びる水平部26d、+Z方向に延びる垂直部26eがこの順に一体的に設けられている。水平部26bは端部26aを含み、+Z方向における位置は半導体チップ15の位置と略同じである。水平部26dの+Z方向における位置はフレーム19の位置と略同じである。垂直部26eはリード26の他方の端部26fを含む。フレーム19及びリード26は、1枚のリードフレームシート29から切り出されたものである。リードフレームシート29におけるフレーム19とリード26との間の連結部分は、金属板13の垂直部13c間、及び、金属板22の垂直部22b間に配置されている。
そして、積層体25、リード26及びワイヤ27を覆うように、絶縁性の樹脂材料からなる封止部材30が設けられている。封止部材30の形状は、例えば、略直方体である。コレクタ電極11の下面は封止部材30の下面30aにおいて露出しており、エミッタ電極24の上面は封止部材30の上面30bにおいて露出している。なお、金属板13の延出部13b及び金属板21の延出部21bは、封止部材30内に配置されていてもよく、封止部材30の−Y方向に向いた側面30cから突出していてもよい。本実施形態においては、延出部13b及び延出部21bが封止部材30内に配置されている例を示している。
また、リード26の水平部26b、斜行部26c、及び、水平部26dの一部は、封止部材30の内部に配置されており、水平部26dの残部及び垂直部26eは、封止部材30の−Y方向に向いた側面30cから突出している。リード26の端部26fは、封止部材30の上面30bの延長面上、又は、上面30bよりも+Z方向側に配置されている。本実施形態においては、端部26fが上面30bよりも+Z方向側に配置された例を示している。一例では、端部26fは上面30bよりも0.5mm程度、+Z方向側に配置されている。
封止部材30内において、金属板13の垂直部13cの先端13dと金属板22の水平部22aとの距離D1は、半導体チップ15のエミッタ電極とコレクタ電極との間に印加される最大電圧(以下、「エミッタ−コレクタ電圧」という)に対して、十分な耐圧を確保できるような距離である。換言すれば、先端13dと水平部22aとの間に配置された封止部材30の樹脂材料の耐圧は、エミッタ−コレクタ電圧よりも高い。例えば、エミッタ−コレクタ電圧が10kV以下であるとすると、10kVの耐圧を実現できる樹脂材料の厚さは、一般に0.5mm程度である。安全係数を3倍とすると、距離D1は1.5mm以上であることが好ましい。また、金属板22の垂直部22bの先端22cと封止部材30の下面30aとの距離D2も、エミッタ−コレクタ電圧に対して、十分な耐圧を確保できるような距離であり、例えば、1.5mm以上であることが好ましい。
次に、本実施形態に係る半導体パッケージの動作について説明する。
図5は、本実施形態に係る半導体パッケージの動作を示す断面図である。
本実施形態に係る半導体パッケージ1は、例えば、大電流用の電力変換器に組み込まれて使用される。
図5に示すように、半導体パッケージ1においては、エミッタ電極24の上面とコレクタ電極11の下面との間にエミッタ−コレクタ電圧を印加する。これにより、半導体チップ15のエミッタ電極15eとコレクタ電極との間に、エミッタ−コレクタ電圧が印加される。また、リード26の端部26fにゲート電位を印加する。これにより、半導体チップ15のゲート電極15gにゲート電位が印加され、半導体チップ15内において、エミッタ電極15eとコレクタ電極との間に流れる電流が制御される。例えば、半導体チップ15には数kVのエミッタ−コレクタ電圧が印加され、オン状態においては数MWの電流が流れる。
このような動作において、半導体チップ15に異常が発生し、局所的に抵抗が低下する場合がある。この場合、欠陥部34に数MWの大電流が集中して流れるため、ジュール熱によって電流経路周辺の材料、例えば、シリコン、銅及び半田等が気化し、圧力が急上昇して体積が膨張する。これにより、半導体チップ15とエミッタスペーサ17とが剥離し、欠陥部34を起点として、クラック35が発生する。クラック35は、封止部材30内を、主として半導体チップ15の上面15bの延長面に沿って伝播する。
仮に、このクラック35が封止部材30の外表面に到達すると、気化した材料がクラック35を介して封止部材30の外部に噴出する。この場合、噴出物が半導体パッケージの周辺を汚染し、更なる不具合を誘発する。また、半導体パッケージの材料の一部が失われるため、クラック35が塞がらず、半導体パッケージが上下に分離して、エミッタ−コレクタ間がオープン状態となる可能性が高い。例えば、複数の半導体パッケージを直列に接続して電力変換器を構成している場合に、1つの半導体パッケージのエミッタ−コレクタ間がオープン状態になると、電力変換器全体が機能を停止してしまう。また、エミッタ−コレクタ間が狭いクラック35を挟んで分離すると、エミッタ−コレクタ間でアークが発生し、半導体パッケージが更に損傷を受けると共に、半導体パッケージに接続された周辺の回路にも悪影響を及ぼしてしまう。
これに対して、本実施形態に係る半導体パッケージ1においては、金属板13に垂直部13cが設けられているため、金属板13の封止部材30との接触面積が大きく、密着力が大きい。同様に、金属板22に垂直部22bが設けられているため、金属板22と封止部材30との接触面積が大きく、密着力が大きい。このため、電流が集中して材料が気化しても、クラック35が拡大しにくい。
また、半導体パッケージ1においては、金属板13の垂直部13cが半導体チップ15の上面15bよりも上方まで延出している。このため、クラック35の進行が垂直部13cによって妨げられる。また、クラック35が垂直部13cの上方を迂回して進行した場合でも、金属板22の垂直部22bが金属板13の垂直部13cの先端13dよりも下方まで延出しているため、クラック35の進行が垂直部22bによって妨げられる。このように、半導体パッケージ1においては、半導体チップ15とエミッタスペーサ17との間で発生したクラック35が封止部材30の外表面に到達するまでの経路が長く、且つ、屈曲しているため、クラック35が封止部材30の外表面まで到達しにくい。これにより、半導体パッケージ1の材料がクラック35を介して半導体パッケージ1の外部に噴出し、失われることを抑制できる。
次に、本実施形態の効果について説明する。
上述の如く、本実施形態によれば、金属板13に垂直部13cを設け、金属板22に垂直部22bを設けることにより、クラック35の拡大を抑制すると共に、クラック35が封止部材30の外表面に達して材料が噴出することを防止することができる。これにより、半導体パッケージ1の材料を一定の体積内に封じ込め、異常が発生した半導体パッケージ1を短絡状態で安定させることができる。この結果、半導体パッケージ1を含む電力変換器全体に及ぼす影響を抑制することができる。また、材料の噴出を防止することにより、半導体パッケージ1の周囲を汚染することを回避できる。この結果、二次被害を防止することができる。
また、本実施形態に係る半導体パッケージ1は、それ自体が内部の圧力上昇に耐えて分離を阻止できるため、半導体パッケージ1の外部に加圧機構を設けなくてもよい。このため、電力変換器全体のコスト及び体積を低減することができる。
なお、上述の効果を得るためには、金属板13の垂直部13cの先端13dの位置は高い(+Z方向側である)方が好ましく、金属板22の垂直部22bの先端22cの位置は低い(−Z方向側である)方が好ましいが、耐圧を確保するために、距離D1及びD2は一定の値以上とすることが好ましい。換言すれば、十分な耐圧が確保できる範囲内において、垂直部13c及び垂直部22bの+Z方向における長さは、できるだけ長い方が好ましい。
更に、本実施形態においては、コレクタ電極11、金属板13、エミッタスペーサ17、フレーム19、金属板21、及び、エミッタ電極24を、銅により形成している。これにより、半導体パッケージ1の電流経路の電気抵抗を低くすると共に、放熱性を高くすることができる。一方、本実施形態においては、金属板22の材料として、ステンレス鋼を用いている。ステンレス鋼の強度は銅の強度よりも高いため、クラック35が膨張して半導体パッケージ1が上下に分離されることを効果的に抑制できる。なお、ステンレス鋼の電気抵抗は銅の電気抵抗よりも高いが、金属板22は電流経路にはほとんど介在していないため、実質的に問題は生じない。
更にまた、本実施形態においては、金属板21の周囲に金属板22を配置している。これにより、半導体パッケージ1を組み立てる際に、金属板22の位置決めが容易である。
更にまた、本実施形態においては、フレーム19とエミッタ電極24により、金属板22の内周部分を上下から挟んでいる。これにより、金属板22を強固に保持することができる。
更にまた、半導体パッケージ1においては、金属板13の垂直部13cは、ベース部13aの三方向に向いた端縁に設けられており、残りの一方向、すなわち、−Y方向に向いた端縁には設けられていない。同様に、金属板22の垂直部22bは、−Y方向を除く三方向に向いた端縁に設けられている。これにより、半導体チップ15から見て、垂直部13c及び22bが設けられていない−Y方向側に、ワイヤ27を設けることができる。
更にまた、半導体パッケージ1においては、金属製の部材は全て平坦な板材を打ち抜き、一部に曲げ加工を施すことにより、形成可能である。例えば、市販の平板をプレス加工することにより、形成することができる。このため、例えば段差を形成するためのエッチング処理等の煩雑なプロセスを実行する必要がない。従って、本実施形態に係る半導体パッケージ1は、生産性が高い。
なお、本実施形態においては、半導体チップ15がIGBTである例を示したが、これには限定されない。例えば、半導体チップ15は、IGBT若しくはMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor:金属酸化物半導体電界効果トランジスタ)等のスイッチング素子、又は、FRD(Fast Recovery Diode)等のダイオードであってもよい。また、2つの半導体チップ15のうち、1つをスイッチング素子とし、他の1つをダイオードとしてもよい。
また、本実施形態においては、接合材シート12、14、16、18、20及び23を半田により形成する例を示したが、これには限定されない。接合材シートは、導電性接着剤又は銀ペースト等によって形成してもよい。
更に、本実施形態においては、半導体チップ15から見て+X方向側、−X方向側、+Y方向側の三方向側に垂直部13c及び垂直部22bを設け、−Y方向側には設けない例を示したが、これには限定されない。半導体チップ15の側方の少なくとも一部に垂直部13c及び垂直部22bが設けられていれば、一定の効果を得ることができる。また、リード26及びワイヤ27との間で耐圧が確保される範囲内で、上述の三方向側に加えて、−Y方向側の一部にも垂直部13c及び垂直部22bを設けてもよい。
更にまた、本実施形態においては、半導体パッケージ1を電力変換器に組み込む例を示したが、これには限定されず、半導体パッケージ1はどのような機器に組み込んでもよい。但し、大電流を流す電流制御装置に組み込むと、上述の効果が特に大きい。
(第2の実施形態)
次に、第2の実施形態について説明する。
本実施形態は、複数の半導体パッケージが実装された半導体モジュールの実施形態である。
図6(a)〜(f)は、本実施形態に係る半導体モジュールの製造方法を示す斜視図である。
図7(a)及び(b)は、本実施形態に係る半導体モジュールの製造方法を示す一部拡大斜視図である。
図8は、本実施形態に係る半導体モジュールの製造方法を示す断面図である。
以下、本実施形態に係る半導体モジュールの製造方法について説明する。
先ず、図6(a)に示すように、エミッタ側フィンプレート51を用意する。エミッタ側フィンプレート51(以下、単に「プレート51」ともいう)は、例えば銅からなり、その形状は略長方形の板状である。プレート51の下面には、多数の放熱用のフィン51f(図8参照)が形成されている。プレート51の周囲には、1ヶ所の板状の延出部51aが設けられている。また、プレート51の周囲には、複数の締結部51bが設けられている。各締結部51bには、1つの貫通孔51cが形成されている。貫通孔51cはプレート51の厚さ方向に延び、締結部51bを貫通している。
エミッタ側フィンプレート51の上面上に、複数の接合材シート52を配置する。接合材シート52は、例えば半田からなる。複数の接合材シート52は、マトリクス状に配列させる。
次に、図6(b)、図7(a)及び(b)、図8に示すように、エミッタ側フィンプレート51の上面上に、ゲート電極シート53を配置する。ゲート電極シート53においては、例えば樹脂材料等の絶縁材料からなる絶縁シート53aの内部及び上面上に、例えば銅からなる配線53bがプリントされている。また、絶縁シート53aにはホール53cが形成されており、ホール53cの底には配線53bが露出している。ゲート電極シート53は、プレート51の上面上における接合材シート52が配置されていない領域に格子状に配置されている。また、ゲート電極シート53の一部は、プレート51の直上域の外部まで延出している。
次に、図6(c)、図7(a)及び(b)、図8に示すように、各接合材シート52上に、1つの半導体パッケージ1aを配置する。すなわち、プレート51上に複数の半導体パッケージ1aをマトリクス状に配列させる。半導体パッケージ1aの構成は、前述の第1の実施形態に係る半導体パッケージ1(図1〜図4(b)参照)の構成と略同じであるが、リード26が4本設けられている点が異なっている。なお、半導体パッケージ1aの替わりに、前述の第1の実施形態に係る半導体パッケージ1(図1〜図4(b)参照)を用いてもよい。半導体パッケージ1aは、エミッタ電極24(図1〜図4(b)参照)が接合材シート52に接触するような向きで配置する。このとき、リード26をゲート電極シート53のホール53cに挿入し、リード26の端部26fを配線53bに接続する。
次に、図8に示すように、各半導体パッケージ1aのコレクタ電極11上に、例えば半田からなる接合材シート54を配置する。
次に、図6(d)及び図8に示すように、エミッタ側フィンプレート51上に、コレクタ側フィンプレート55を配置する。コレクタ側フィンプレート55(以下、単に「プレート55」ともいう)の形状はエミッタ側フィンプレート51の形状の鏡像である。プレート55は、プレート51に対して、フィン51及び55fが外側に向くような向きで配置する。これにより、半導体パッケージ1aは、プレート51とプレート55に挟まれる。
コレクタ側フィンプレート55の上面には、多数の放熱用のフィン55fが形成されている。プレート55の周囲には、1ヶ所の板状の延出部55aが設けられている。半導体パッケージ1aから見て、延出部55aは、プレート51の延出部51aと同じ側に、水平方向に分かれて配置される。プレート55の周囲には、複数の締結部55bが設けられている。各締結部55bには、1つの貫通孔55cが形成されている。貫通孔55cは、プレート51の締結部51bの貫通孔51cに整合する位置に配置される。
次に、図6(e)に示すように、プレート51、接合材シート52、半導体パッケージ1a、ゲート電極シート53、接合材シート54、及びプレート55からなる中間構造体60を加熱し、その後、冷却する。これにより、接合材シート52及び54が一旦溶融し、その後凝固する。この結果、半導体パッケージ1aのエミッタ電極24が接合材シート52によってエミッタ側フィンプレート51に接合され、コレクタ電極11が接合材シート54によってコレクタ側フィンプレート55に接合される。
次に、図6(f)に示すように、樹脂材料等の絶縁材料からなる水冷ジャケット61及び62により、中間構造体60を挟む。水冷ジャケット61内には冷却水を流通させる水路61aが形成されている。また、水冷ジャケット61の周囲には、複数の締結部61bが設けられており、各締結部61bにはネジ孔61cが形成されている。同様に、水冷ジャケット62内には冷却水を流通させる水路62aが形成されている。また、水冷ジャケット62の周囲には、複数の締結部62bが設けられており、各締結部62bには貫通孔62cが形成されている。ネジ孔61c及び貫通孔62cは、プレート51の貫通孔51c及びプレート55の貫通孔55cに整合する位置に配置される。
次に、それぞれ1つの貫通孔62c、貫通孔55c、貫通孔51cを貫通し、ネジ孔61cに噛み合うように、ネジ(図示せず)を取り付ける。これにより、水冷ジャケット62が水冷ジャケット61に対してネジ止めされ、中間構造体60が水冷ジャケット61と水冷ジャケット62との間に挟まれて固定される。このようにして、本実施形態に係る半導体モジュール10が製造される。
半導体モジュール10においては、プレート51の延出部51aがエミッタ側の外部電極となり、プレート55の延出部55aがコレクタ側の外部電極となり、ゲート電極シート53における中間構造体60の外部まで延出した部分がゲート端子となる。例えば、複数個の半導体モジュール10を直列に接続することにより、電力変換器等の電流制御装置が構成される。
次に、本実施形態の効果について説明する。
本実施形態においては、半導体モジュール10に実装された半導体パッケージ1aにおいて、金属板13に垂直部13cが設けられ、金属板22に垂直部22bが設けられているため、半導体パッケージ1a内に異常が発生しても、半導体パッケージ1aが分離されにくく、材料が噴出しにくい。このため、本実施形態に係る半導体モジュール10は、信頼性が高い。
また、本実施形態に係る半導体モジュール10は、プレート51にフィン51fが設けられ、プレート55にフィン55fが設けられており、水冷ジャケット61及び62が水冷される。これにより、半導体パッケージ1aを効率的に冷却することができる。
本実施形態における上記以外の半導体パッケージの構成、動作及び効果は、前述の第1の実施形態と同様である。
なお、半導体パッケージ1a外に設けられた接合材シート52及び54の融点は、半導体パッケージ1a内に設けられた接合材シート12、14、16、18、20及び23(以下、総称して「接合材シート12等」という)の融点よりも低くすることが好ましい。これにより、図6(e)に示す工程において、接合材シート52及び54を溶融させたときに、半導体パッケージ1a内の接合材シート12等が再溶融することを防止でき、再溶融した接合材シート12等が周囲の封止部材30等を損傷することを回避できる。
具体的には、例えば、接合材シート12等を、錫(Sn)、銀(Ag)及び銅(Cu)を含むSn−Ag−Cu系半田(融点220℃程度)により形成し、接合材シート52及び54を、錫及びビスマス(Bi)を含むSn−Bi系半田(融点200℃以下)により形成する。又は、接合材シート12等を、鉛(Pb)及び錫を含み鉛の含有率が高いPb−Sn系半田(融点300℃程度)により形成し、接合材シート52及び54を、錫及び銅若しくは銀を含み、必要に応じて鉛も含むSn−Ag系、Sn−Cu系、Sn−Ag−Pb系、若しくはSn−Cu−Pb系半田(融点180〜220℃程度)により形成する。
また、本実施形態においては、プレート51及び55を銅によって形成する例を示したが、これには限定されず、プレート51及び55は、電気伝導度及び熱伝導度が高い材料であればよく、例えば、アルミニウム(Al)により形成してもよい。プレート51及び55をアルミニウムによって形成する場合は、半導体パッケージ1aとの間で半田付けが可能となるように、表面に銅又はニッケル(Ni)がコーティングされていることが好ましい。
以上説明した実施形態によれば、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体パッケージを実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
1、1a:半導体パッケージ、10:半導体モジュール、11:コレクタ電極、12:接合材シート、13:金属板、13a:ベース部、13b:延出部、13c:垂直部、13d:先端、14:接合材シート、15:半導体チップ、15a:下面、15b:上面、15e:エミッタ電極、15g:ゲート電極、16:接合材シート、17:エミッタスペーサ、18:接合材シート、19:フレーム、19b:延出部、19c:凹部、20:接合材シート、21:金属板、21a:ベース部、21b:延出部、21c:凹部、22:金属板、22a:水平部、22b:垂直部、22c:先端、22d:開口部、23:接合材シート、23a:凹部、24:エミッタ電極、24a:凹部、25:積層体、26:リード、26a:端部、26b:水平部、26c:斜行部、26d:水平部、26e:垂直部、26f:端部、27:ワイヤ、29:リードフレームシート、30:封止部材、30a:下面、30b:上面、30c:側面、34:欠陥部、35:クラック、51:エミッタ側フィンプレート、51a:延出部、51b:締結部、51c:貫通孔、51f:フィン、52:接合材シート、53:ゲート電極シート、53a:絶縁シート、53b:配線、53c:ホール、54:接合材シート、55:コレクタ側フィンプレート、55a:延出部、55b:締結部、55c:貫通孔、55f:フィン、60:中間構造体、61:水冷ジャケット、61a:水路、61b:締結部、61c:ネジ孔、62:水冷ジャケット、62a:水路、62b:締結部、62c:貫通孔、D1、D2:距離

Claims (7)

  1. 第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、
    前記半導体チップの前記第1面上に積層され、前記半導体チップの側方において、端部の第1部分が前記第1面から前記第2面に向かう第1方向に向けて延出し、前記第1部分の先端が前記第2面よりも前記第1方向側に配置された第1金属板と、
    前記半導体チップの前記第2面上に積層され、前記半導体チップ及び前記第1部分の側方において、端部の第2部分が前記第2面から前記第1面に向かう第2方向に向けて延出し、前記第2部分の先端が前記第1部分の先端よりも前記第2方向側に配置され、前記第1金属板から離隔した第2金属板と、
    少なくとも、前記第1金属板と前記第2金属板との間に設けられ、前記半導体チップ、前記第1部分及び前記第2部分を覆い、絶縁材料からなる封止部材と、
    を備えた半導体パッケージ。
  2. 前記第1方向から見て、前記半導体チップの形状は矩形であり、前記第1部分及び前記第2部分の双方が、前記半導体チップの3つの辺に対向する位置に配置された請求項1記載の半導体パッケージ。
  3. 前記半導体チップから見て、前記3つの辺を除く辺に対向する位置に設けられ、第1端が前記封止部材の内部に配置され、第2端が前記封止部材の外部に配置されたリードと、
    前記封止部材の内部に配置された接続部材と、
    をさらに備え、
    前記半導体チップの前記第2面には第3電極が設けられており、
    前記接続部材は、前記リードの前記第1端と前記第3電極との間に接続された請求項2記載の半導体パッケージ。
  4. 前記半導体チップの前記第2面上に積層され、前記第2電極に接続された第3金属板をさらに備え、
    前記第2金属板は前記第3金属板の側方に配置されており、
    前記第2金属板の材料は、前記第3金属板の材料よりも強度が高い請求項1〜3のいずれか1つに記載の半導体パッケージ。
  5. 前記第1金属板及び前記第3金属板は銅を含み、前記第2金属板は鉄系材料からなる請求項4記載の半導体パッケージ。
  6. 前記第2部分の先端は、前記半導体チップの前記第1面よりも前記第2方向側に配置された請求項1〜5のいずれか1つに記載の半導体パッケージ。
  7. 前記第1部分と前記第2金属板との間に配置された前記絶縁材料の耐圧は、前記半導体チップに印加される最大電圧よりも高い請求項1〜6のいずれか1つに記載の半導体パッケージ。
JP2017136512A 2017-07-12 2017-07-12 半導体パッケージ Pending JP2019021684A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017136512A JP2019021684A (ja) 2017-07-12 2017-07-12 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017136512A JP2019021684A (ja) 2017-07-12 2017-07-12 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2019021684A true JP2019021684A (ja) 2019-02-07

Family

ID=65354488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017136512A Pending JP2019021684A (ja) 2017-07-12 2017-07-12 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP2019021684A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009856A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置
WO2021009857A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置
WO2021019613A1 (ja) * 2019-07-26 2021-02-04 株式会社 東芝 半導体ユニット及び半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104753U (ja) * 1990-02-15 1991-10-30
JP2000031378A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2009231742A (ja) * 2008-03-25 2009-10-08 Shindengen Electric Mfg Co Ltd 半導体装置
US20150001696A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Semiconductor die carrier structure and method of manufacturing the same
JP3198019U (ja) * 2015-04-01 2015-06-11 富士電機株式会社 半導体装置
JP2017059781A (ja) * 2015-09-18 2017-03-23 日本精工株式会社 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104753U (ja) * 1990-02-15 1991-10-30
JP2000031378A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2002110893A (ja) * 2000-10-04 2002-04-12 Denso Corp 半導体装置
JP2009231742A (ja) * 2008-03-25 2009-10-08 Shindengen Electric Mfg Co Ltd 半導体装置
US20150001696A1 (en) * 2013-06-28 2015-01-01 Infineon Technologies Ag Semiconductor die carrier structure and method of manufacturing the same
JP3198019U (ja) * 2015-04-01 2015-06-11 富士電機株式会社 半導体装置
JP2017059781A (ja) * 2015-09-18 2017-03-23 日本精工株式会社 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021009856A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置
WO2021009857A1 (ja) * 2019-07-16 2021-01-21 株式会社 東芝 半導体装置
WO2021019613A1 (ja) * 2019-07-26 2021-02-04 株式会社 東芝 半導体ユニット及び半導体装置

Similar Documents

Publication Publication Date Title
JP5382049B2 (ja) 半導体装置
US10867980B2 (en) Semiconductor equipment
JP5414644B2 (ja) 半導体装置
CN106952897B (zh) 半导体装置及其制造方法
JP2011009410A (ja) 半導体モジュール
JP2009130044A (ja) 半導体装置の製造方法
JP2019021684A (ja) 半導体パッケージ
JP2017139406A (ja) 半導体装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
US11315850B2 (en) Semiconductor device
JP2018081980A (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
JP6590952B2 (ja) 半導体装置
JP2012142466A (ja) 半導体装置
US20180158762A1 (en) Semiconductor device
JP2010147053A (ja) 半導体装置
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP6276721B2 (ja) パワーモジュール
JP2019029410A (ja) 半導体モジュール
JP7176397B2 (ja) 半導体装置とその製造方法
JP2006190728A (ja) 電力用半導体装置
JP2015002273A (ja) 半導体モジュール
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP2019083292A (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210624