JP2019021684A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2019021684A JP2019021684A JP2017136512A JP2017136512A JP2019021684A JP 2019021684 A JP2019021684 A JP 2019021684A JP 2017136512 A JP2017136512 A JP 2017136512A JP 2017136512 A JP2017136512 A JP 2017136512A JP 2019021684 A JP2019021684 A JP 2019021684A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- semiconductor chip
- semiconductor package
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
先ず、第1の実施形態について説明する。
本実施形態は、電流制御用の半導体チップを実装した半導体パッケージの実施形態である。
図1及び図2は、本実施形態に係る半導体パッケージを示す断面図であり、相互に直交する断面を示す。
図3は、本実施形態に係る半導体パッケージを示す分解図である。
図4(a)及び(b)は、本実施形態に係る半導体パッケージを示す斜視図である。
図5は、本実施形態に係る半導体パッケージの動作を示す断面図である。
本実施形態に係る半導体パッケージ1は、例えば、大電流用の電力変換器に組み込まれて使用される。
上述の如く、本実施形態によれば、金属板13に垂直部13cを設け、金属板22に垂直部22bを設けることにより、クラック35の拡大を抑制すると共に、クラック35が封止部材30の外表面に達して材料が噴出することを防止することができる。これにより、半導体パッケージ1の材料を一定の体積内に封じ込め、異常が発生した半導体パッケージ1を短絡状態で安定させることができる。この結果、半導体パッケージ1を含む電力変換器全体に及ぼす影響を抑制することができる。また、材料の噴出を防止することにより、半導体パッケージ1の周囲を汚染することを回避できる。この結果、二次被害を防止することができる。
次に、第2の実施形態について説明する。
本実施形態は、複数の半導体パッケージが実装された半導体モジュールの実施形態である。
図6(a)〜(f)は、本実施形態に係る半導体モジュールの製造方法を示す斜視図である。
図7(a)及び(b)は、本実施形態に係る半導体モジュールの製造方法を示す一部拡大斜視図である。
図8は、本実施形態に係る半導体モジュールの製造方法を示す断面図である。
先ず、図6(a)に示すように、エミッタ側フィンプレート51を用意する。エミッタ側フィンプレート51(以下、単に「プレート51」ともいう)は、例えば銅からなり、その形状は略長方形の板状である。プレート51の下面には、多数の放熱用のフィン51f(図8参照)が形成されている。プレート51の周囲には、1ヶ所の板状の延出部51aが設けられている。また、プレート51の周囲には、複数の締結部51bが設けられている。各締結部51bには、1つの貫通孔51cが形成されている。貫通孔51cはプレート51の厚さ方向に延び、締結部51bを貫通している。
本実施形態においては、半導体モジュール10に実装された半導体パッケージ1aにおいて、金属板13に垂直部13cが設けられ、金属板22に垂直部22bが設けられているため、半導体パッケージ1a内に異常が発生しても、半導体パッケージ1aが分離されにくく、材料が噴出しにくい。このため、本実施形態に係る半導体モジュール10は、信頼性が高い。
本実施形態における上記以外の半導体パッケージの構成、動作及び効果は、前述の第1の実施形態と同様である。
Claims (7)
- 第1面に第1電極が設けられ、第2面に第2電極が設けられた半導体チップと、
前記半導体チップの前記第1面上に積層され、前記半導体チップの側方において、端部の第1部分が前記第1面から前記第2面に向かう第1方向に向けて延出し、前記第1部分の先端が前記第2面よりも前記第1方向側に配置された第1金属板と、
前記半導体チップの前記第2面上に積層され、前記半導体チップ及び前記第1部分の側方において、端部の第2部分が前記第2面から前記第1面に向かう第2方向に向けて延出し、前記第2部分の先端が前記第1部分の先端よりも前記第2方向側に配置され、前記第1金属板から離隔した第2金属板と、
少なくとも、前記第1金属板と前記第2金属板との間に設けられ、前記半導体チップ、前記第1部分及び前記第2部分を覆い、絶縁材料からなる封止部材と、
を備えた半導体パッケージ。 - 前記第1方向から見て、前記半導体チップの形状は矩形であり、前記第1部分及び前記第2部分の双方が、前記半導体チップの3つの辺に対向する位置に配置された請求項1記載の半導体パッケージ。
- 前記半導体チップから見て、前記3つの辺を除く辺に対向する位置に設けられ、第1端が前記封止部材の内部に配置され、第2端が前記封止部材の外部に配置されたリードと、
前記封止部材の内部に配置された接続部材と、
をさらに備え、
前記半導体チップの前記第2面には第3電極が設けられており、
前記接続部材は、前記リードの前記第1端と前記第3電極との間に接続された請求項2記載の半導体パッケージ。 - 前記半導体チップの前記第2面上に積層され、前記第2電極に接続された第3金属板をさらに備え、
前記第2金属板は前記第3金属板の側方に配置されており、
前記第2金属板の材料は、前記第3金属板の材料よりも強度が高い請求項1〜3のいずれか1つに記載の半導体パッケージ。 - 前記第1金属板及び前記第3金属板は銅を含み、前記第2金属板は鉄系材料からなる請求項4記載の半導体パッケージ。
- 前記第2部分の先端は、前記半導体チップの前記第1面よりも前記第2方向側に配置された請求項1〜5のいずれか1つに記載の半導体パッケージ。
- 前記第1部分と前記第2金属板との間に配置された前記絶縁材料の耐圧は、前記半導体チップに印加される最大電圧よりも高い請求項1〜6のいずれか1つに記載の半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136512A JP2019021684A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017136512A JP2019021684A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019021684A true JP2019021684A (ja) | 2019-02-07 |
Family
ID=65354488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017136512A Pending JP2019021684A (ja) | 2017-07-12 | 2017-07-12 | 半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019021684A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021009856A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社 東芝 | 半導体装置 |
WO2021009857A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社 東芝 | 半導体装置 |
WO2021019613A1 (ja) * | 2019-07-26 | 2021-02-04 | 株式会社 東芝 | 半導体ユニット及び半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104753U (ja) * | 1990-02-15 | 1991-10-30 | ||
JP2000031378A (ja) * | 1998-07-08 | 2000-01-28 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2002110893A (ja) * | 2000-10-04 | 2002-04-12 | Denso Corp | 半導体装置 |
JP2009231742A (ja) * | 2008-03-25 | 2009-10-08 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
US20150001696A1 (en) * | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Semiconductor die carrier structure and method of manufacturing the same |
JP3198019U (ja) * | 2015-04-01 | 2015-06-11 | 富士電機株式会社 | 半導体装置 |
JP2017059781A (ja) * | 2015-09-18 | 2017-03-23 | 日本精工株式会社 | 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両 |
-
2017
- 2017-07-12 JP JP2017136512A patent/JP2019021684A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104753U (ja) * | 1990-02-15 | 1991-10-30 | ||
JP2000031378A (ja) * | 1998-07-08 | 2000-01-28 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
JP2002110893A (ja) * | 2000-10-04 | 2002-04-12 | Denso Corp | 半導体装置 |
JP2009231742A (ja) * | 2008-03-25 | 2009-10-08 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
US20150001696A1 (en) * | 2013-06-28 | 2015-01-01 | Infineon Technologies Ag | Semiconductor die carrier structure and method of manufacturing the same |
JP3198019U (ja) * | 2015-04-01 | 2015-06-11 | 富士電機株式会社 | 半導体装置 |
JP2017059781A (ja) * | 2015-09-18 | 2017-03-23 | 日本精工株式会社 | 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021009856A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社 東芝 | 半導体装置 |
WO2021009857A1 (ja) * | 2019-07-16 | 2021-01-21 | 株式会社 東芝 | 半導体装置 |
WO2021019613A1 (ja) * | 2019-07-26 | 2021-02-04 | 株式会社 東芝 | 半導体ユニット及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5382049B2 (ja) | 半導体装置 | |
US10867980B2 (en) | Semiconductor equipment | |
JP5414644B2 (ja) | 半導体装置 | |
CN106952897B (zh) | 半导体装置及其制造方法 | |
JP2011009410A (ja) | 半導体モジュール | |
JP2009130044A (ja) | 半導体装置の製造方法 | |
JP2019021684A (ja) | 半導体パッケージ | |
JP2017139406A (ja) | 半導体装置 | |
US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
US11315850B2 (en) | Semiconductor device | |
JP2018081980A (ja) | 半導体装置 | |
JP6480856B2 (ja) | 半導体モジュール | |
JP6590952B2 (ja) | 半導体装置 | |
JP2012142466A (ja) | 半導体装置 | |
US20180158762A1 (en) | Semiconductor device | |
JP2010147053A (ja) | 半導体装置 | |
KR20170024254A (ko) | 파워 반도체 모듈 및 이의 제조 방법 | |
JP6276721B2 (ja) | パワーモジュール | |
JP2019029410A (ja) | 半導体モジュール | |
JP7176397B2 (ja) | 半導体装置とその製造方法 | |
JP2006190728A (ja) | 電力用半導体装置 | |
JP2015002273A (ja) | 半導体モジュール | |
JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP2019083292A (ja) | 半導体装置 | |
JP2015026667A (ja) | 半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210624 |