WO2021019613A1 - 半導体ユニット及び半導体装置 - Google Patents

半導体ユニット及び半導体装置 Download PDF

Info

Publication number
WO2021019613A1
WO2021019613A1 PCT/JP2019/029478 JP2019029478W WO2021019613A1 WO 2021019613 A1 WO2021019613 A1 WO 2021019613A1 JP 2019029478 W JP2019029478 W JP 2019029478W WO 2021019613 A1 WO2021019613 A1 WO 2021019613A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
case
semiconductor chip
electrode
semiconductor unit
Prior art date
Application number
PCT/JP2019/029478
Other languages
English (en)
French (fr)
Inventor
渡邉　尚威
伊東　弘晃
優太 市倉
田多　伸光
匠太 田代
関谷　洋紀
久里　裕二
麻美 水谷
尚隆 飯尾
Original Assignee
株式会社 東芝
東芝エネルギーシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝, 東芝エネルギーシステムズ株式会社 filed Critical 株式会社 東芝
Priority to PCT/JP2019/029478 priority Critical patent/WO2021019613A1/ja
Publication of WO2021019613A1 publication Critical patent/WO2021019613A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

半導体ユニットは、金属製のケースと、前記ケース内に設けられ、第１面に第１電極が設けられ、第２面に第２電極が設けられた半導体チップと、前記ケース内に設けられ、前記半導体チップの前記第１面上に積層され、前記第１電極に接続された第１金属板と、前記ケース内に設けられ、前記半導体チップの前記第２面上に積層され、前記第２電極に接続された第２金属板と、を備える。前記第２金属板は、前記第２面上に配置された第１部分と、前記第１部分から前記半導体チップの側方に引き出され、前記第２面から前記第１面に向かう第１方向に向けて延出し、先端が前記第２面よりも前記第１方向側に配置された第２部分と、を有する。前記ケースは前記第２金属板に接続されている。

Description

半導体ユニット及び半導体装置
　実施形態は、半導体ユニット及び半導体装置に関する。
　大電流用の電力変換器は、複数の電流制御用の半導体ユニットが並列及び直列に接続されて構成されている。各半導体ユニットには、１個以上の半導体チップが実装されている。このような電力変換器においては、１つの半導体チップに不具合が生じた場合でも、被害の拡大を抑制し、電力変換器全体としては継続して動作可能であることが望ましい。
特許第３２５８２００号公報 特許第４３８５３２４号公報
　実施形態の目的は、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体ユニット及び半導体装置を提供することである。
　実施形態に係る半導体ユニットは、金属製のケースと、前記ケース内に設けられ、第１面に第１電極が設けられ、第２面に第２電極が設けられた半導体チップと、前記ケース内に設けられ、前記半導体チップの前記第１面上に積層され、前記第１電極に接続された第１金属板と、前記ケース内に設けられ、前記半導体チップの前記第２面上に積層され、前記第２電極に接続された第２金属板と、を備える。前記第２金属板は、前記第２面上に配置された第１部分と、前記第１部分から前記半導体チップの側方に引き出され、前記第２面から前記第１面に向かう第１方向に向けて延出し、先端が前記第２面よりも前記第１方向側に配置された第２部分と、を有する。前記ケースは前記第２金属板に接続されている。
　実施形態に係る半導体ユニットは、金属製のケースと、前記ケース内に設けられ、第１面に第１電極が設けられ、第２面に第２電極が設けられた半導体チップと、前記ケース内に設けられ、前記半導体チップの前記第１面上に積層され、前記第１電極に接続された第１金属板と、前記ケース内に設けられ、前記半導体チップの前記第２面上に積層され、前記第２電極に接続された第２金属板と、を備える。前記第１金属板は、前記第１面上に配置された第１部分と、前記第１部分から前記半導体チップの側方に引き出され、前記第１面から前記第２面に向かう第１方向に向けて延出し、先端が前記第１面よりも前記第１方向側に配置された第２部分と、を有する。前記ケースは前記第２金属板に接続されている。
　実施形態に係る半導体装置は、板状の本体部と、前記本体部から突出した複数の凸部と、を有したヒートシンクと、複数個の前記半導体ユニットと、を備える。各前記半導体ユニットは、各前記凸部に接合されている。
第１の実施形態に係る半導体ユニットを示す斜視図である。 第１の実施形態に係る半導体ユニットを示す断面図である。 第１の実施形態に係る半導体ユニットの積層体を示す斜視図である。 第１の実施形態に係る半導体ユニットの積層体を示す斜視図である。 第１の実施形態に係る半導体ユニットの積層体を示す斜視図である。 第１の実施形態に係る半導体ユニットのケースと積層体の接続部分を示す斜視図である。 第１の実施形態に係る半導体ユニットの積層体を示す分解斜視図である。 第１の実施形態に係る半導体ユニットの動作を示す断面図である。 第２の実施形態に係る半導体ユニットを示す断面図である。 （ａ）は第２の実施形態の第１の変形例に係る半導体ユニットを示す斜視図であり、（ｂ）はその断面図である。 第２の実施形態の第２の変形例に係る半導体ユニットを示す断面図である。 （ａ）は、第３の実施形態に係る半導体装置を示す斜視図であり、（ｂ）～（ｅ）はその分解斜視図である。 第３の実施形態に係る半導体装置を示す断面図である。
　（第１の実施形態）
　まず、第１の実施形態について説明する。
　本実施形態は、電流制御用の半導体チップを実装した半導体ユニットの実施形態である。
　図１は、本実施形態に係る半導体ユニットを示す斜視図である。
　図２は、本実施形態に係る半導体ユニットを示す断面図である。
　図３～図５は、本実施形態に係る半導体ユニットの積層体を示す斜視図である。
　図６は、本実施形態に係る半導体ユニットのケースと積層体の接続部分を示す斜視図である。
　図７は、本実施形態に係る半導体ユニットの積層体を示す分解斜視図である。
　なお、各図は模式的なものであり、各構成要素は適宜省略及び簡略化されている。
　図１及び図２に示すように、本実施形態に係る半導体ユニット１においては、金属、例えば、ステンレス鋼からなるケース９０が設けられている。ケース９０の形状は略直方体であり、内部は中空である。ケース９０においては、一つの面９０ａの全体が開口しており、この開口した面９０ａに隣接する他の一つの面９０ｂの中央部分も開口している。すなわち、面９０ｂの中央部には、開口部９０ｃが形成されている。開口部９０ｃの形状は、例えば、角部が丸められた矩形である。
　以下、本実施形態においては、説明の便宜上、ケース９０の６つの面が向く方向に対応したＸＹＺ直交座標系を採用する。ケース９０の面９０ａが向いている方向を「－Ｙ方向」とし、その反対方向を「＋Ｙ方向」とする。また、面９０ｂが向いている方向を「－Ｚ方向」とし、その反対方向を「＋Ｚ方向」とする。更に、この直交座標系を右手系の座標系とすることにより、「－Ｘ方向」及び「＋Ｘ方向」を定義する。「－Ｘ方向」及び「＋Ｘ方向」を総称して「Ｘ方向」ともいう。Ｙ方向及びＺ方向についても同様である。また、＋Ｚ方向を「上」ともいい、－Ｚ方向を「下」ともいうが、この表現も便宜的なものであり、重力の方向とは無関係である。
　ケース９０における面９０ａに面した端部には、凸部９０ｄが設けられている。凸部９０ｄは、ケース９０の－Ｘ方向側に位置する側面における－Ｙ方向に向いた端縁のＺ方向中央部付近から、－Ｙ方向に向けて延出している。凸部９０ｄの形状はＸＺ平面に平行な板状である。凸部９０ｄには、凸部９０ｄを厚さ方向に貫通するネジ孔９０ｅ（図６参照）が形成されている。
　ケース９０内には、導電性の積層体１０が設けられている。また、積層体１０とケース９０との間には、樹脂部材９１が充填されている。絶縁耐圧を確保するために、積層体１０とケース９０との距離は、０．５～３ｍｍ（ミリメートル）程度とする。ケース９０の表面上には、樹脂部材９２が設けられている。樹脂部材９２の厚さは、０．５～３ｍｍである。樹脂部材９２はケース９０を略覆っている。但し、後述するように、樹脂部材９２における面９０ａに相当する面からは、いくつかの部材が突出している。また、開口部９０ｃ内には、ケース９０における開口部９０ｃの端面を覆う薄い皮膜部分を除き、樹脂部材９２は設けられていない。
　図１～図７に示すように、積層体１０においては、開口部９０ｃ側から＋Ｚ方向に向かって、１枚のクラッド材１１、１枚の半田シート１２、１個のコレクタブロック１３、２枚の半田シート１４、２枚の半導体チップ１５、２枚の半田シート１６、２枚のスペーサ１７、１枚の半田シート１８、１つのゲート端子フレーム１９、１枚の曲げエミッタ板２０、１枚の半田シート２１、１個のエミッタブロック２２、１枚の半田シート２３、及び、１枚のエミッタ端子２４が、この順に積層されている。また、積層体１０においては、２本のボンディングワイヤ２７、及び、２本の信号ピン２８も設けられている。上述の部材のうち、１つのみ設けられている部材の長手方向はＸ方向である。また、２つ設けられている部材は、Ｘ方向に沿って相互に離隔して配置されている。
　クラッド材１１は導電性及び伝熱性が高い金属材料からなり、その形状は長方形の板状である。クラッド材１１は、例えば、アルミニウム板を銅板でサンドイッチした三層構造の板材である。クラッド材１１は、ケース９０の開口部９０ｃを介して、半導体ユニット１の外部に接続される。半田シート１２は半田からなり、その形状は長方形の板状である。コレクタブロック１３は金属材料、例えば銅からなり、その形状は直方体のブロック状である。コレクタブロック１３は半田シート１２によってクラッド材１１に接合されている。なお、本明細書において、「接合されている」とは、２つの部材が機械的に連結されると共に電気的に接続された状態をいう。半田シート１４は半田からなり、その形状は長方形の板状である。
　半導体チップ１５は電流制御用のシリコン素子であり、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）等の制御電極を備えたスイッチング素子である。半導体チップ１５に印加される電圧は例えば数ｋＶであり、駆動電力は数ＭＷである。
　半導体チップ１５の－Ｚ方向側の面（以下、「下面１５ａ」という）の略全面には、コレクタ電極（図示せず）が設けられており、＋Ｚ方向側に面（以下、「上面１５ｂ」という）には、エミッタ電極１５ｅ及びゲート電極１５ｇが設けられている。＋Ｚ方向から見て、エミッタ電極１５ｅの形状はＬ字形であり、ゲート電極１５ｇの形状は２辺がエミッタ電極１５ｅに対向した長方形である。コレクタ電極は半田シート１４によってコレクタブロック１３に接合されている。
　半田シート１６は半田からなり、スペーサ１７は銅等の金属材料からなり、半田シート１８は半田からなる。Ｚ方向から見て、半田シート１６及びスペーサ１７の形状は、エミッタ電極１５ｅに対応したＬ字状である。スペーサ１７においては、本体部１７ａ及び凸部１７ｂが一体的に設けられている。凸部１７ｂは本体部１７ａの＋Ｚ方向側の面から、＋Ｚ方向に突出している。＋Ｚ方向から見て、凸部１７ｂの形状は、本体部１７ａを一回り小さくしたＬ字状である。半田シート１８の形状は、２つのスペーサ１７の凸部１７ｂを連結した領域を含むＣ字状である。スペーサ１７の本体部１７ａは、半田シート１６によってエミッタ電極１５ｅに接合されている。スペーサ１７は、半導体チップ１５のゲート電極１５ｇからは離隔している。
　ゲート端子フレーム１９は、銅等の金属材料からなる。ゲート端子フレーム１９には、Ｌ字状の開口部１９ａが２か所に形成されている。Ｚ方向から見て、開口部１９ａの形状及び寸法は、スペーサ１７の凸部１７ｂに対応したＬ字状であり、ゲート端子フレーム１９の厚さは、凸部１７ｂの高さと略同じである。これにより、凸部１７ｂは開口部１９ａに嵌合している。
　ゲート端子フレーム１９には、引出部１９ｂ及び接続部１９ｃが設けられている。引出部１９ｂの形状は屈曲した線状であり、ゲート端子フレーム１９における開口部１９ａの周囲に位置する部分から、－Ｘ方向に引き出された後、－Ｙ方向に引き出されている。接続部１９ｃの形状はＹＺ平面に平行な矩形の板状であり、引出部１９ｂの先端と一体化している。接続部１９ｃの中央部には、孔１９ｄが形成されている。孔１９ｄは、ケース９０の凸部９０ｄのネジ孔９０ｅと重なっている。ネジ９５が孔１９ｄを貫通してネジ孔９０ｅにネジ止めされることにより、ゲート端子フレーム１９はケース９０に対して機械的に連結されると共に、電気的に接続されている。
　曲げエミッタ板２０は、銅等の金属材料からなる。＋Ｚ方向から見て、曲げエミッタ板２０の形状はＣ字状である。すなわち、Ｘ方向に延びるベース部２０ａ、ベース部２０ａのＸ方向両端部から－Ｙ方向側に延出した一対の延出部２０ｂ、一対の延出部２０ｂの先端から－Ｚ方向に向けて湾曲した一対の曲げ部２０ｃが一体的に形成されている。曲げエミッタ板２０のベース部２０ａは、ゲート端子フレーム１９の２つの開口部１９ａの周辺に位置する部分、及び、ゲート端子フレーム１９の２つの開口部１９ａ内にそれぞれ配置されたスペーサ１７の凸部１７ｂに、半田シート１８によって一括して接合されている。
　曲げエミッタ板２０の曲げ部２０ｃの－Ｚ方向側の先端２０ｄは、少なくとも、半導体チップ１５の上面１５ｂよりも－Ｚ方向側に位置し、好ましくは、下面１５ａよりも－Ｚ方向側に位置している。換言すれば、ケース９０の面９０ｂと先端２０ｄとの距離Ｌ１は、面９０ｂと上面１５ｂとの距離Ｌ２よりも短く、好ましくは、面９０ｂと下面１５ａとの距離Ｌ３よりも短い。すなわち、Ｌ１＜Ｌ２であり、好ましくは、Ｌ１＜Ｌ３である。一方、Ｚ方向における下面１５ａと先端２０ｄとの距離は、例えば、２ｍｍ以下である。
　半田シート２１は半田からなり、エミッタブロック２２は銅等の金属材料からなり、半田シート２３は半田からなる。＋Ｚ方向から見て、半田シート２１、エミッタブロック２２、半田シート２３の形状は、曲げエミッタ板２０における曲げ部２０ｃを除く部分に対応したＣ字状である。エミッタブロック２２は半田シート２１によって曲げエミッタ板２０に接合されている。
　エミッタ端子２４は銅等の金属材料からなる。エミッタ端子２４においては、Ｘ方向に延びるベース部２４ａ、ベース部２４ａの＋Ｘ方向側の端部から－Ｙ方向に延出した延出部２４ｂ、ベース部２４ａの－Ｘ方向側の端部から－Ｙ方向に延出した延出部２４ｃ、延出部２４ｃの先端から＋Ｚ方向に延出した鉛直部２４ｄが一体的に形成されている。Ｙ方向における延出部２４ｃの長さは、延出部２４ｂの長さよりも長い。エミッタ端子２４は、エミッタブロック２２の直上域を含む領域に配置されている。
　このように、積層体１０における半導体チップ１５よりもコレクタ側、すなわち、－Ｚ方向側に配置された部材の形状は、Ｚ方向から見て、半導体チップ１５全体と重なる略矩形である。一方、積層体１０における半導体チップ１５よりもエミッタ側、すなわち、＋Ｚ方向側に配置された部材の形状は、Ｚ方向から見て、ゲート電極１５ｇの直上域を含まない略Ｃ字状又は一対の略Ｌ字状である。すなわち、半導体チップ１５のゲート電極１５ｇの＋Ｚ方向側には、半田シート１６、スペーサ１７、半田シート１８、ゲート端子フレーム１９、曲げエミッタ板２０、半田シート２１、エミッタブロック２２、半田シート２３、及び、エミッタ端子２４は配置されていない。このため、これらの部材は、ゲート電極１５ｇに接続されていない。
　このように、ゲート電極１５ｇの直上域にはエミッタ側の部材は配置されておらず、空きスペースとなっている。そして、この空きスペースを用いて、ゲート電極１５ｇが引き出されている。
　すなわち、ゲート電極１５ｇにはボンディングワイヤ２７の一端が接合されており、ボンディングワイヤ２７の他端は信号ピン２８の一端に接続されている。ボンディングワイヤ２７は金属材料、例えば、アルミニウム（Ａｌ）からなる。信号ピン２８はゲート端子フレーム１９と同じ材料、例えば、銅等の金属材料からなる。信号ピン２８においては、ボンディングワイヤ２７が接合される接合部２８ａが設けられており、接合部２８ａから導線部２８ｂが一旦＋Ｚ方向に引き出された後、－Ｙ方向に引き出され、屈曲して－Ｚ方向に延び、終端している。信号ピン２８は、ゲート端子フレーム１９と一体的に形成され、ゲート端子フレーム１９の開口部１９ａがスペーサ１７の凸部１７ｂに嵌合することによって位置決めされ、ボンディングワイヤ２７が接合された後、ゲート端子フレーム１９から分離されたものである。
　次に、本実施形態に係る半導体ユニット１の動作について説明する。
　図８は、本実施形態に係る半導体ユニット１の動作を示す断面図である。
　本実施形態に係る半導体ユニット１は、例えば、大電流用の電力変換器に組み込まれて使用される。
　図８に示すように、半導体ユニット１においては、エミッタ端子２４の鉛直部２４ｄとクラッド材１１の下面との間にエミッタ－コレクタ電圧を印加する。これにより、半導体チップ１５のエミッタ電極１５ｅ（図７参照）とコレクタ電極（図示せず）との間に、エミッタ－コレクタ電圧が印加される。このとき、ゲート端子フレーム１９の引出部１９ｂ及び接続部１９ｃ、ケース９０の凸部９０ｄを介して、ケース９０にはエミッタ電位が印加される。また、信号ピン２８の導線部２８ｂにゲート電位を印加する。これにより、半導体チップ１５のゲート電極１５ｇ（図７参照）にゲート電位が印加され、半導体チップ１５内において、エミッタ電極１５ｅとコレクタ電極との間に流れる電流が制御される。例えば、半導体チップ１５には、オフ状態においては数ｋＶのエミッタ－コレクタ電圧が印加され、オン状態においては数ＭＷの電流が流れる。
　このような動作において、半導体チップ１５に欠陥１２０が発生し、局所的に抵抗が低下すると、欠陥１２０を含む部分に数ＭＷの大電流が集中して流れる。そうすると、ジュール熱によって電流経路周辺の材料、例えば、シリコン、銅及び半田等が気化し、体積が膨張して圧力が急上昇する。これにより、欠陥１２０を起点として、クラック１２１が発生する。クラック１２１は、樹脂部材９１内を主として半導体チップ１５の下面１５ａ又は上面１５ｂの延長面に沿って伝播する。
　仮に、このクラック１２１が半導体ユニットの外表面に到達すると、気化した材料がクラック１２１を介して外部に噴出する。この場合、噴出物が半導体ユニットの周辺を汚染し、更なる不具合を誘発する。また、半導体ユニットの材料の一部が失われるため、クラック１２１が塞がらず、半導体ユニットが上下に分離してしまう。この場合、エミッタ－コレクタ間は、クラック１２１を介してアークが発生する度に突発的に大電流が流れ、アークが発生していないときはオープン状態となる不安定な状態になる可能性が高い。この結果、この半導体ユニットを組み込んだ電力変換器の動作も著しく不安定になる。また、半導体ユニットに接続された周辺の回路にも悪影響を及ぼしてしまう。
　これに対して、本実施形態に係る半導体ユニット１においては、積層体１０を覆う金属製、例えば、ステンレス鋼製のケース９０が設けられており、積層体１０とケース９０との間には樹脂部材９１が充填されている。これにより、ケース９０が上昇した内圧を抑え込み、積層体１０が上下に分離したり、材料が噴出することを抑制できる。
　また、ケース９０の面９０ａは、エミッタ端子２４及び信号ピン２８を引き出すために開口しているが、積層体１０から見て面９０ａ側には、曲げエミッタ板２０の曲げ部２０ｃが設けられている。曲げ部２０ｃの－Ｚ方向側の先端２０ｄは、半導体チップ１５の上面１５ｂよりも下方まで延出している。このため、半導体チップ１５を起点として発生したクラック１２１が、面９０ａに向かって進展したとしても、曲げ部２０ｃによって阻止される可能性が高い。曲げ部２０ｃの先端２０ｄが半導体チップ１５の下面１５ａよりも下方まで延出していると、クラック１２１の進展をより確実に阻止することができる。すなわち、クラック１２１は、半導体チップ１５から＋Ｘ方向、－Ｘ方向、又は、＋Ｙ方向の３方向に進展した場合は、ケース９０によって阻止され、半導体チップ１５から－Ｙ方向に進展した場合は、曲げ部２０ｃによって阻止される。
　このように、本実施形態によれば、半導体チップ１５に欠陥１２０が発生しても、クラック１２１が半導体ユニット１の外表面に到達しにくい。この結果、半導体ユニット１の材料がクラック１２１を介して半導体ユニット１の外部に噴出し、失われることを抑制できる。これにより、欠陥１２０が発生した半導体ユニット１内においては、一旦気化したシリコン等の材料が凝固し、短絡経路を形成する。この結果、半導体ユニット１は安定した短絡状態となる。この半導体ユニット１は、スイッチング素子としては機能しなくなるが、安定した短絡状態となることにより、電力変換器の動作は安定する。また、噴出した材料によって周囲を汚染することを抑制できる。
　（第２の実施形態）
　次に、第２の実施形態について説明する。
　図９は、本実施形態に係る半導体ユニットを示す断面図である。
　図９に示すように、本実施形態に係る半導体ユニット２は、前述の第１の実施形態に係る半導体ユニット１（図１～図７参照）と比較して、曲げエミッタ板２０が設けられておらず、その代わりに、曲げコレクタ板３０が設けられている。曲げコレクタ板３０は、銅等の金属材料により形成されている。
　＋Ｚ方向から見て、曲げコレクタ板３０の形状はＣ字状である。すなわち、Ｘ方向に延びるベース部３０ａ、及び、ベース部３０ａのＸ方向両端部から－Ｙ方向に引き出され、＋Ｚ方向に向けて湾曲した一対の曲げ部３０ｃが一体的に形成されている。曲げコレクタ板３０のベース部３０ａは、コレクタブロック１３と半導体チップ１５との間に配置されており、半田シート（図示せず）によってコレクタブロック１３に接合されると共に、半田シート１４によって半導体チップ１５のコレクタ電極（図示せず）に接合されている。曲げコレクタ板３０は、ケース９０の開口部９０ｃを介して、外部に接続される。
　曲げコレクタ板３０の曲げ部３０ｃの＋Ｚ方向側の先端３０ｄは、少なくとも、半導体チップ１５の下面１５ａよりも＋Ｚ方向側に位置し、好ましくは、上面１５ｂよりも＋Ｚ方向側に位置している。換言すれば、ケース９０の面９０ｂと先端３０ｄとの距離Ｌ４は、面９０ｂと下面１５ａとの距離Ｌ３よりも長く、好ましくは、面９０ｂと上面１５ｂとの距離Ｌ２よりも長い。すなわち、Ｌ３＜Ｌ４であり、好ましくは、Ｌ２＜Ｌ４である。
　本実施形態に係る半導体ユニット２においても、積層体１０を覆うケース９０が設けられており、積層体１０とケース９０との間には樹脂部材９１が充填されている。これにより、半導体チップ１５が短絡して材料の一部が気化した場合でも、ケース９０が内圧を抑え込み、積層体１０が上下に分離したり、材料が噴出することを抑制できる。
　また、ケース９０の面９０ａは開口しているが、半導体チップ１５から見て面９０ａ側には、曲げコレクタ板３０の曲げ部３０ｃが設けられている。曲げ部３０ｃの＋Ｚ方向側の先端３０ｄは、半導体チップ１５の下面１５ａよりも上方まで延出している。このため、半導体チップ１５を起点として発生したクラック１２１（図８参照）が、面９０ａに向かって進展したとしても、曲げ部３０ｃによって阻止される可能性が高い。曲げ部３０ｃの先端３０ｄが半導体チップ１５の上面１５ｂよりも上方まで延出していると、クラック１２１の進展をより確実に阻止することができる。
　このように、本実施形態によっても、前述の第１の実施形態と同様に、半導体チップ１５に欠陥１２０（図８参照）が発生しても、クラック１２１が半導体ユニット１の外表面に到達することを抑制し、半導体ユニット２を安定した短絡状態とすることができる。
　本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
　（第２の実施形態の第１の変形例）
　次に、第２の実施形態の第１の変形例について説明する。
　図１０（ａ）は、本変形例に係る半導体ユニットのコレクタ側の部材を示す斜視図であり、（ｂ）はその断面図である。
　図１０（ａ）及び（ｂ）に示すように、本変形例に係る半導体ユニット２ａは、前述の第２の実施形態に係る半導体ユニット２（図９参照）と比較して、曲げコレクタ板３０の替わりに鉛直板３１が設けられている点が異なっている。
　鉛直板３１は、強度が高い材料からなり、例えば、ステンレス鋼からなる。鉛直板３１の形状は板状であり、その主面はＸＺ平面に対して平行である。鉛直板３１は、ネジ３２によってコレクタブロック１３の－Ｙ方向に向いた側面に接合されている。鉛直板３１の上部はコレクタブロック１３よりも上方、すなわち、＋Ｚ方向に延出しており、その上端３１ｄは、半導体チップ１５の下面１５ａ（図９参照）よりも上方に位置し、好ましくは、上面１５ｂ（図９参照）よりも上方に位置している。また、鉛直板３１の上縁には、凹部３１ｅが形成されている。ボンディングワイヤ２７及び信号ピン２８（図９参照）は、凹部３１ｅ内を通過する。
　本変形例に係る半導体ユニット２ａにおいては、鉛直板３１をエミッタ－コレクタ間の電流経路に介在させないため、必ずしも導電性が高い材料により形成する必要がなく、強度、剛性及びコスト等が優れた材料を選択することができる。また、第２の実施形態と比較して、曲げコレクタ板３０を形成するための曲げ加工が不要になるため、製造が容易になる。
　本変形例における上記以外の構成、動作及び効果は、前述の第２の実施形態と同様である。
　（第２の実施形態の第２の変形例）
　次に、第２の実施形態の第２の変形例について説明する。
　図１１は、本変形例に係る半導体ユニットのコレクタ側の部材を示す断面図である。
　図１１に示すように、本変形例に係る半導体ユニット２ｂにおいては、前述の第２の実施形態の第１の変形例に係る半導体ユニット２ａ（図１０（ａ）及び（ｂ）参照）と比較して、鉛直板３１が、ネジ３２（図１０（ａ）及び（ｂ）参照）ではなく、圧入加工によりコレクタブロック１３に接合されている点が異なっている。
　本変形例によれば、圧入加工により、鉛直板３１をコレクタブロック１３により簡便に接合することができる。
　本変形例における上記以外の構成、動作及び効果は、前述の第２の実施形態の第１の変形例と同様である。
　（第３の実施形態）
　次に、第３の実施形態について説明する。
　本実施形態は、第１の実施形態に係る半導体ユニットが複数個実装された半導体装置の実施形態である。
　図１２（ａ）は、本実施形態に係る半導体装置を示す斜視図であり、（ｂ）～（ｅ）はその分解斜視図である。
　図１３は、本実施形態に係る半導体装置を示す断面図である。
　図１２（ａ）～（ｅ）及び図１３に示すように、本実施形態に係る半導体装置１００においては、水冷ジャケット１０１が設けられており、その上にヒートシンク１０２が設けられている。ヒートシンク１０２においては、１枚の本体部１０２ａと、複数の凸部１０２ｂが一体的に設けられている。本体部１０２ａの形状は、ＸＹ平面に沿って拡がる略板状である。凸部１０２ｂの形状は、略直方体状である。凸部１０２ｂは本体部１０２ａから上方（＋Ｚ方向）に突出しており、本体部１０２ａの上面にＸ方向及びＹ方向に沿ってマトリクス状に配列されている。各凸部１０２ｂの上面上には、半田シート１０３が設けられている。
　各凸部１０２ｂ上には、１つの半導体ユニット１が設けられている。半導体ユニット１の構成は、第１の実施形態において説明したとおりである。ヒートシンク１０２の凸部１０２ｂは、半田シート１０３により、半導体ユニット１のケース９０の開口部９０ｃを介して、クラッド材１１に接合されている。これにより、１枚のヒートシンク１０２上に、複数個の半導体ユニット１が実装されている。Ｙ方向において隣り合う半導体ユニット１は、ケース９０の面９０ａを対向させるように配置されている。なお、図１２（ａ）～（ｅ）においては、２４個の半導体ユニット１が、Ｘ方向に４個、Ｙ方向に６個配列された例を示しているが、半導体ユニット１の数及び配列は、これには限定されない。
　ヒートシンク１０２の本体部１０２ａ上には、絶縁部材１０４が設けられており、その上には、エミッタバス１０５が設けられている。エミッタバス１０５は、ヒートシンク１０２から電気的に分離されている。エミッタバス１０５には、Ｘ方向に延びる水平部１０５ａと、水平部１０５ａから＋Ｚ方向に起立した柱部１０５ｂが設けられている。水平部１０５ａは、Ｘ方向に沿って２列に配列された複数個の半導体ユニット１のグループ毎に設けられており、各半導体ユニット１のケース９０の面９０ａ側に配置されている。柱部１０５ｂは、半導体ユニット１毎に設けられている。柱部１０５ｂは、半導体ユニット１のエミッタ端子２４の鉛直部２４ｄに接続されている。
　エミッタバス１０５の水平部１０５ａ上には、ドライブ基板１０６が設けられている。ドライブ基板１０６の形状は、Ｙ方向に延びる１本の幹部１０６ａ及びＸ方向に延びる複数本の枝部１０６ｂが一体的に設けられた樹形状である。枝部１０６ｂは、各半導体ユニット１のケース９０の面９０ａ側に配置されている。ドライブ基板１０６においては、樹脂材料等の絶縁材料からなる絶縁シートの内部及び上面上に、例えば銅からなる配線（図示せず）がプリントされている。ドライブ基板１０６の配線は、半導体ユニット１の信号ピン２８の導線部２８ｂに接続されると共に、半導体装置１００の外部に引き出されている。また、ドライブ基板１０６の配線は、ヒートシンク１０２及びエミッタバス１０５からは絶縁されている。
　半導体装置１００のＸ方向両端部には、銅等の高伝導性の金属からなる側壁１０７が設けられている。側壁１０７はエミッタバス１０５の水平部１０５ａに接続されている。また、半導体装置１００のＸ方向に向いた側面、Ｙ方向に向いた側面、及び＋Ｚ方向に向いた上面を覆うように、絶縁性の蓋１０８が設けられている。
　上述のごとく、半導体ユニット１のコレクタブロック１３は、クラッド材１１を介して、ヒートシンク１０２に接続されている。また、半導体ユニット１のエミッタ端子２４は、エミッタバス１０５を介して側壁１０７に接続されている。更に、半導体ユニット１のゲート端子フレーム１９は、ボンディングワイヤ２７及び信号ピン２８を介して、ドライブ基板１０６の配線に接続されている。従って、半導体装置１００に実装された複数個の半導体ユニット１は、ヒートシンク１０２と側壁１０７との間に相互に並列に接続されている。また、各半導体ユニット１のゲート端子フレーム１９は、ドライブ基板１０６の配線に共通接続されている。
　次に、本実施形態に係る半導体装置１００の動作について説明する。
　半導体装置１００は、例えば、電力変換器に搭載される。電力変換器においては、複数の半導体装置１００が直列に接続されている。
　各半導体装置１００においては、ヒートシンク１０２にコレクタ電位を印加し、側壁１０７にエミッタ電位を印加することにより、各半導体ユニット１にエミッタ－コレクタ電圧が印加される。この状態で、ドライブ基板１０６の配線にゲート電位を印加することにより、各半導体ユニット１に設けられた半導体チップ１５の導通状態を制御し、半導体装置１００に流れる電流を制御することができる。
　そして、半導体装置１００に設けられた複数の半導体ユニット１のうち、１つの半導体ユニット１に含まれる１枚の半導体チップ１５に不具合が発生しても、前述の第１の実施形態において説明したように、ケース９０及び曲げエミッタ板２０の曲げ部２０ｃが内圧を抑え込むと共にクラックの伝播を抑制し、この半導体ユニット１を安定した短絡状態とすることができる。これにより、他の半導体ユニット１が損傷することを回避できる。また、不具合が発生した半導体ユニット１を含む半導体装置１００が、安定した短絡状態となる。これにより、電力変換器全体としては、運転を継続することができる。
　なお、本実施形態においては、水冷ジャケット１０１の替わりに、ヒートシンク１０２の本体部１０２ａの下面にフィンを設けてもよい。
　以上説明した実施形態によれば、半導体チップに不具合が生じても、被害の拡大を抑制できる半導体ユニット及び半導体装置を実現することができる。
　なお、前述の実施形態及び変形例は、相互に組み合わせて実施することもできる。例えば、第３の実施形態に係る半導体装置１００に、第２の実施形態に係る半導体ユニット２、第２の実施形態の第１の変形例に係る半導体ユニット２ａ、又は、第２の実施形態の第２の変形例に係る半導体ユニット２ｂを実装してもよい。また、第１の実施形態において、曲げエミッタ板２０の替わりに、図１０（ａ）及び（ｂ）に示すような鉛直板３１を設け、これをエミッタブロック２２にネジ又は圧入加工により接合してもよい。
　以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明及びその等価物の範囲に含まれる。

Claims (8)

  1. 　金属製のケースと、
    　前記ケース内に設けられ、第１面に第１電極が設けられ、第２面に第２電極が設けられた半導体チップと、
    　前記ケース内に設けられ、前記半導体チップの前記第１面上に積層され、前記第１電極に接続された第１金属板と、
    　前記ケース内に設けられ、前記半導体チップの前記第２面上に積層され、前記第２電極に接続された第２金属板と、
    　を備え、
    　前記第２金属板は、
    　　前記第２面上に配置された第１部分と、
    　　前記第１部分から前記半導体チップの側方に引き出され、前記第２面から前記第１面に向かう第１方向に向けて延出し、先端が前記第２面よりも前記第１方向側に配置された第２部分と、
    　を有し、
    　前記ケースは前記第２金属板に接続された半導体ユニット。
  2. 　前記第２部分の先端は、前記第１面よりも前記第１方向側に配置された請求項１記載の半導体ユニット。
  3. 　金属製のケースと、
    　前記ケース内に設けられ、第１面に第１電極が設けられ、第２面に第２電極が設けられた半導体チップと、
    　前記ケース内に設けられ、前記半導体チップの前記第１面上に積層され、前記第１電極に接続された第１金属板と、
    　前記ケース内に設けられ、前記半導体チップの前記第２面上に積層され、前記第２電極に接続された第２金属板と、
    　を備え、
    　前記第１金属板は、
    　　前記第１面上に配置された第１部分と、
    　　前記第１部分から前記半導体チップの側方に引き出され、前記第１面から前記第２面に向かう第１方向に向けて延出し、先端が前記第１面よりも前記第１方向側に配置された第２部分と、
    　を有し、
    　前記ケースは前記第２金属板に接続された半導体ユニット。
  4. 　前記第２部分の先端は、前記第２面よりも前記第１方向側に配置された請求項３記載の半導体ユニット。
  5. 　前記第１部分の材料の電気抵抗率は前記第２部分の材料の電気抵抗率よりも低く、
    　前記第２部分の材料の引張強度は前記第１部分の材料の引張強度よりも高い請求項３または４に記載の半導体ユニット。
  6. 　前記ケースには開口部が形成されており、
    　前記第２部分は、前記半導体チップと前記開口部の間に配置された請求項１～５のいずれか１つに記載の半導体ユニット。
  7. 　前記第２部分は、前記半導体チップ内を流れる電流の経路に介在しない請求項１～６のいずれか１つに記載の半導体ユニット。
  8. 　板状の本体部と、前記本体部から突出した複数の凸部と、を有したヒートシンクと、
    　請求項１～７のいずれか１つに記載の複数個の半導体ユニットと、
    　を備え、
    　各前記半導体ユニットは、各前記凸部に接合された半導体装置。
PCT/JP2019/029478 2019-07-26 2019-07-26 半導体ユニット及び半導体装置 WO2021019613A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/029478 WO2021019613A1 (ja) 2019-07-26 2019-07-26 半導体ユニット及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/029478 WO2021019613A1 (ja) 2019-07-26 2019-07-26 半導体ユニット及び半導体装置

Publications (1)

Publication Number Publication Date
WO2021019613A1 true WO2021019613A1 (ja) 2021-02-04

Family

ID=74230239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/029478 WO2021019613A1 (ja) 2019-07-26 2019-07-26 半導体ユニット及び半導体装置

Country Status (1)

Country Link
WO (1) WO2021019613A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061392A1 (ja) * 2011-10-24 2013-05-02 トヨタ自動車株式会社 半導体モジュール
JP2014067897A (ja) * 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール
WO2014064806A1 (ja) * 2012-10-25 2014-05-01 三菱電機株式会社 半導体装置
JP2019021684A (ja) * 2017-07-12 2019-02-07 株式会社東芝 半導体パッケージ
WO2019155653A1 (ja) * 2018-02-07 2019-08-15 株式会社 東芝 半導体ユニット及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061392A1 (ja) * 2011-10-24 2013-05-02 トヨタ自動車株式会社 半導体モジュール
JP2014067897A (ja) * 2012-09-26 2014-04-17 Hitachi Automotive Systems Ltd パワー半導体モジュール
WO2014064806A1 (ja) * 2012-10-25 2014-05-01 三菱電機株式会社 半導体装置
JP2019021684A (ja) * 2017-07-12 2019-02-07 株式会社東芝 半導体パッケージ
WO2019155653A1 (ja) * 2018-02-07 2019-08-15 株式会社 東芝 半導体ユニット及び半導体装置

Similar Documents

Publication Publication Date Title
US10720378B2 (en) Component structure, power module and power module assembly structure
JP5098951B2 (ja) 半導体装置
JP7457812B2 (ja) 半導体モジュール
JP4640213B2 (ja) 電力半導体装置及びそれを使用したインバータブリッジモジュール
US11664298B2 (en) Semiconductor module
JP4349364B2 (ja) 半導体装置
US11776758B2 (en) Capacitor
JP2020077679A (ja) 半導体モジュールおよび車両
WO2016199352A1 (ja) 半導体装置
EP2169718A1 (en) Power module
WO2019155653A1 (ja) 半導体ユニット及び半導体装置
WO2021019613A1 (ja) 半導体ユニット及び半導体装置
US11929307B2 (en) Plurality of lead frames for cooling a power device
US11495527B2 (en) Semiconductor module
US10903149B2 (en) Semiconductor module, electric vehicle, and power control unit
JP6344197B2 (ja) 半導体装置
US20220301966A1 (en) Semiconductor device
JP2014135527A (ja) 半導体パワーモジュールおよびその製造方法
WO2020044668A1 (ja) 半導体装置
US20230395470A1 (en) Power module
JP7207611B2 (ja) 半導体モジュール
IT201800004782A1 (it) Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
US20230132511A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
US20220375845A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19940035

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19940035

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP