JP2015002273A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2015002273A
JP2015002273A JP2013126221A JP2013126221A JP2015002273A JP 2015002273 A JP2015002273 A JP 2015002273A JP 2013126221 A JP2013126221 A JP 2013126221A JP 2013126221 A JP2013126221 A JP 2013126221A JP 2015002273 A JP2015002273 A JP 2015002273A
Authority
JP
Japan
Prior art keywords
semiconductor module
electrode terminal
semiconductor
coolers
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013126221A
Other languages
English (en)
Inventor
山田 真一
Shinichi Yamada
真一 山田
西口 哲也
Tetsuya Nishiguchi
哲也 西口
剛示 野寄
Tsuyoshi Noyori
剛示 野寄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP2013126221A priority Critical patent/JP2015002273A/ja
Publication of JP2015002273A publication Critical patent/JP2015002273A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】圧接により半導体素子と電極端子を接続する半導体モジュールの小型化に貢献する。【解決手段】半導体素子2,3、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備え、冷却器8,9間をボルト14とナット15で締結することで各電極端子4〜6を半導体素子2,3方向に圧接する半導体モジュール1である。半導体モジュール1内に、揺変性を有する絶縁性の接着剤10を充填する。接着剤10は、少なくとも冷却器8,9と該冷却器8,9と絶縁板12を介して設けられる電極端子4,5との間に充填する。【選択図】図1

Description

本発明は、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールに関する。
近年、産業用・車両用システム、変電設備やインバータ等の電力変換装置の分野に用いられる絶縁形パワー半導体モジュールに対して、高耐圧、大容量のIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)の適用が行われている。このIGBTモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。
一般的に、IGBTやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層を介してDBC(Direct Bond Copper)基板の銅回路箔上にはんだ付けされ、半導体モジュールを構成する(例えば、非特許文献1)。DBC基板は、放熱性を向上させるために、はんだを介して銅ベース4上に設けられる。なお、DBC基板は、セラミックス等の絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に設けられる電極層には、超音波ボンディング等の方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、DBC基板上の銅回路箔に結線される。そして、DBC基板の銅回路箔から外部へ接続するための銅端子(リードフレームやブスバー)は、銅回路箔とはんだ付けや超音波ボンディングにより接続される。この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。
はんだを用いた絶縁形パワー半導体モジュールの課題としては、RoHS(Restriction of Hazardous Substances)に対応するためのはんだの鉛フリー化に対応するという課題と、温度サイクルやパワーサイクル等の信頼性を向上するという課題の2つの課題がある。
はんだの鉛フリー化の課題に対しては、従来のはんだ材料に置換する材料である、金属系高温はんだ(Bi,Zn,Au)、化合物系高温はんだ(Sn−Cu)若しくは低温焼結金属(Agナノペースト)等が提案されている。
一方、温度サイクルやパワーサイクル等の信頼性の向上の課題に対しては、半導体モジュールを構成する各部材(半導体、金属、セラミックス等)の熱膨張の違いにより生じる課題を解決する必要がある。例えば、DBC基板−銅ベース間、DBC基板−銅端子間において、銅とセラミックスの熱膨張係数の差から、部材間に設けられるはんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、熱抵抗が増大したり、端子が剥離したりするおそれが生じることとなる。さらに、半導体素子−DBC基板間のはんだにも同様の理由により亀裂が生じるおそれがある。条件によっては、半導体素子上のアルミワイヤの接続部でも、アルミニウムと半導体素子との熱膨張係数の差から生じるせん断応力により、アルミワイヤが疲労破断することも考えられる。
この課題を解決する一つの方法として、はんだを用いない平型圧接構造パッケージが提案されている。平型圧接構造パッケージは、圧接により半導体素子と電極端子等を接続するので、はんだを用いることなく半導体素子が電気的、熱的に外部と接続される。
図4(a),(b)に示すように、平型圧接構造パッケージの一つである両面冷却方式の半導体モジュール18は、半導体モジュール18の外周部をボルト14とナット15(あるいはスプリング等)で締結して、半導体素子2,3とエミッタ/ソース電極端子4(若しくは、ドレイン/コレクタ電極端子5やゲート電極端子6)との接合部に均一な圧縮応力を作用させる。主電極4,5は、半導体素子2,3表面と対向する表面に直接あるいはモリブデン(Mo)板のような電極ポスト11を介して設けられる。ゲート電極端子6は、半導体素子2表面に形成されたゲート電極層2bに設けられる。なお、主電極4,5とは、エミッタ/ソース電極端子4及びドレイン/コレクタ電極端子5の両方若しくはいずれかを意味するものとする。
平型圧接構造パッケージは、半導体素子2,3を両面から冷却することができる。このため、一般的に半導体素子2,3の両端に設けられる主電極4,5を冷却器19,20で圧接し、平型圧接構造パッケージの両面を冷却する。
冷却器19,20と平型圧接構造パッケージの圧接は、主にユーザが実施する。平型圧接構造パッケージでは、平型圧接構造パッケージ上下の冷却器19,20を電気的に絶縁したり、板バネで平型圧接構造パッケージを圧接するときに、この設計の圧接力が平型圧接構造パッケージの電極ポスト11に均等にかかるようにしたりする必要がある。これらにはノウハウがあり、圧接が不良であった場合は半導体素子2,3の破壊の原因となるおそれがある。また、平型圧接構造の半導体モジュール18は、回路を構成するのに、この冷却器19,20や圧接のための板バネが小型化の妨げとなる等、使いこなすのには熟練が要求される。このような理由により、平型圧接構造パッケージは限られた装置への適用となり、代わりに使い勝手の良い従来型の絶縁形パワー半導体モジュールが広く使われている。
近年、電力密度の増加や半導体素子内部の接合温度の上昇により、はんだのせん断応力やアルミワイヤにかかる応力が年々大きくなってきている。そこで、熱膨張の影響が半導体モジュールの設計寿命に至るまでの期間に顕在化しないようにする必要がある。SiC半導体や、GaN半導体のような高温で使用することができるワイドギャップ半導体素子の出現により、さらに熱膨張の低減が要求されている。
そこで、半導体モジュールの高信頼性、環境性、利便性を同時に実現するために、はんだ接合、あるいはワイヤーボンドを用いず、かつ両面冷却が容易に実現可能であり、放熱性の面で有利な圧接型絶縁形パワーモジュールの実現が求められている。また、SiC半導体、GaN半導体等の高温で使用可能な半導体素子の性能を活かす半導体モジュールとしても、温度サイクル、パワーサイクル等の信頼性の向上が求められている。
圧接型絶縁形パワーモジュールは、半導体モジュールの寿命を決定する要因となり得るはんだやワイヤーボンドを用いずに半導体モジュールを構成することができるので、長寿命な半導体モジュールとなることが期待される。
特開2002−198471号公報 特開2000−236047号公報
電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336
しかしながら、両面冷却構造では、片面冷却構造の場合と比較して、上下の冷却器に対して絶縁性を確保するために、各冷却器と主電極との間で絶縁性を確保するための沿面距離を確保する必要がある。つまり、片面冷却構造と比較して2倍の沿面距離が必要となる。その結果、沿面距離を確保することにより、半導体モジュールの小型化、特に薄型化が妨げられるおそれがある。
電気機器を対象とする安全規格(例えば、IEC 60664−1、IEC/EN 60950、61010、60601等)では、対象となる機器に対する空間距離や沿面距離が規定されており、半導体モジュールの絶縁性を確実なものとするため、主電極と冷却器との間の空間距離及び沿面距離、及び主電極間の空間距離や沿面距離を規定の値以上に設計する必要がある。
例えば、図4(b)に示すように、両面冷却の半導体モジュール18で水冷を行う場合、主電極4,5と冷却器19,20との間に絶縁板12を設け、冷却器19,20と主電極4,5とを絶縁する。このように絶縁板12を設けることで、冷却水を通して電流が外部に流れることを防止している。この場合、パッケージ内部において、冷却器19,20と主電極4,5との間の沿面距離(図4(b)中に、D15,D16で示す)を増やすために、冷却器19,20を小型にする必要も生じる場合がある。つまり、冷却器19,20の絶縁板12と接する部分の幅は、絶縁板12の幅よりも狭く形成されることとなり、半導体モジュール18の冷却効率の低下を招くおそれがある。
また、絶縁形パワー半導体モジュールでは、パッケージ内部の空間距離を最小とする方法として、モジュール内部をシリコーンゲル等で封止することが行われる。しかしながら、この技術を圧接型半導体モジュールに適用すると、主電極等の積層体を構成する部材間にシリコーンゲルが浸透し、部材間の電気抵抗や熱抵抗が増大し、設計の定格を保障することができなくなるおそれがある。
上記事情に鑑み、本発明は、圧接型半導体モジュールの小型化に貢献する技術を提供することを目的とする。
上記目的を達成する本発明の半導体モジュールの一態様は、半導体素子と、前記半導体素子に形成された電極層と電気的に接続される電極端子と、前記電極端子に絶縁板を介して設けられ、前記半導体素子を冷却する冷却器と、を有し、前記半導体素子と前記電極端子が圧接により接続される半導体モジュールであって、前記半導体モジュール内部に、揺変性を有する絶縁性の接着剤を充填したことを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、上記半導体モジュールにおいて、前記接着剤を、少なくとも前記冷却器と前記電極端子との間に充填したことを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの他の態様は、対向する一対の面に電極層が形成された半導体素子と、前記半導体素子の各電極層に電気的に接続される電極端子と、前記各電極端子に絶縁板を介して設けられ、該電極端子を前記半導体素子方向に圧接する冷却器と、該冷却器間に設けられる筺体とを有し、前記電極端子は前記筺体を挿通して外部の回路と接続される半導体モジュールであって、前記筺体の前記電極端子が挿通する挿通部を、前記筺体壁面よりも前記電極端子の挿通方向に突出して設け、前記半導体モジュールの内部であって、少なくとも、前記冷却器と前記電極端子との間に、揺変性を有する絶縁性の接着剤を充填したことを特徴としている。
以上の発明によれば、圧接により半導体素子の電極層と電極端子とを電気的に接続する半導体モジュールの小型化に貢献することができる。
(a)本発明の実施形態1に係る半導体モジュールの上面図、(b)同半導体モジュールのA−A断面図である。 (a)本発明の実施形態2に係る半導体モジュールの上面図、(b)同半導体モジュールのB−B断面図である。 本発明の実施形態3に係る半導体モジュールの要部断面図である。 (a)従来技術に係る半導体モジュールの上面図、(b)同半導体モジュールのC−C断面図である。
本発明の半導体モジュールについて、図を参照して詳細に説明する。なお、半導体モジュールを説明する図(上面図、断面図)は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
[実施形態1]
図1(a),(b)に示すように、実施形態1に係る半導体モジュール1は、半導体素子2,3、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備える。そして、半導体モジュール1内には、接着剤10が充填される。
半導体素子2は、例えば、IGBTやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子である。半導体素子2の上面には、ソース/エミッタ電極端子4と電気的に接続されるソース/エミッタ電極層2a及びゲート電極端子6と電気的に接続されるゲート電極層2bが設けられる。また、半導体素子2の下面には、ドレイン/コレクタ電極端子5と電気的に接続されるドレイン/コレクタ電極層2cが設けられる。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。
半導体素子3は、例えば、FWD(Free Wheeling Diode)であり、半導体素子2と逆並列に接続され、負荷電流を転流する。半導体素子3の上面にはアノード電極層3aが設けられ、半導体素子3の下面にはカソード電極層3bが設けられる。
ソース/エミッタ電極端子4は、導電性の板状部材であり、半導体素子2のソース/エミッタ電極層2aと電極ポスト11(例えば、モリブデン製の熱応力緩和板)を介して電気的に接続され、半導体素子3のアノード電極層3aと電極ポスト11を介して電気的に接続される。ソース/エミッタ電極端子4の上面には絶縁板12を介して冷却器8が設けられ、冷却器8によりソース/エミッタ電極端子4が半導体素子2,3方向に押圧される。
ドレイン/コレクタ電極端子5は、導電性の板状部材であり、半導体素子2のドレイン/コレクタ電極層2cと電気的に接続され、半導体素子3のカソード電極層3bと電気的に接続される。ドレイン/コレクタ電極端子5の下面には絶縁板12を介して冷却器9が設けられ、冷却器9によりドレイン/コレクタ電極端子5が半導体素子2,3方向に押圧される。
ゲート電極端子6は、導電性の板状部材であり、半導体素子2のゲート電極層2bに電気的に接続される。ゲート電極端子6のゲート電極層2bと接続される接続部6aは、例えば、板ばね状のような弾性を有する形状に形成される。接続部6aの形状を弾性を有するように形成することで、ゲート電極端子6が、絶縁板12、ソース/エミッタ電極端子4及び絶縁板13を介して冷却器8により圧接された場合、ゲート電極端子6の接続部6aが所定の圧接力でゲート電極層2bを押圧することとなる。
筺体7は、半導体モジュール1の側部であって、冷却器8,9間に設けられる。筺体7は、例えば、アルミナ等のセラミックスあるいはPPS(ポリフェニレンサルファイド)樹脂等の絶縁体で形成され、冷却器8,9(及びソース/エミッタ電極端子4とドレイン/コレクタ電極端子5)の絶縁信頼性を確保し、半導体モジュール1内部に設けられる半導体素子2,3等の内部部品をほこり等から保護する。ソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5及びゲート電極端子6は、筺体7を貫通して外部回路と接続される。筺体7のソース/エミッタ電極端子4、ドレイン/コレクタ電極端子5及びゲート電極端子6が貫通する部位はろう材等の封止材7aにより封止される。
筺体7の冷却器8(または、冷却器9)と接触する接触部には、封止部材7b(フッ素ゴム(商品名バイトン)製のOリングやメタルOリング等の金属シール)が嵌合する溝(図示せず)が形成され、この溝に封止部材7bが嵌合される。このように、筺体7に封止部材7bを介して冷却器8(または、冷却器9)を設けることで、筺体7と冷却器8(または、冷却器9)の気密性が確保される。なお、筺体7と冷却器8(または、冷却器9)とを電子ビームやレーザーを用いて溶接することで、両部材間の気密封止を行ってもよい。
冷却器8,9は、ボルト14により固定される。ボルト14は、半導体モジュール1の側部であって冷却器8,9を貫通して設けられる。つまり、ボルト14にナット15を締結することで、冷却器8がソース/エミッタ電極端子4を半導体素子2,3方向に押圧し、冷却器9がドレイン/コレクタ電極端子5を半導体素子2,3方向に押圧した状態で固定される。
冷却器8,9の絶縁板12と接する部分の幅は、絶縁板12の幅と略等しい。また、冷却器8,9の側端部には切り欠きが形成されており、この切り欠き部分に筺体7が設けられる。冷却器8,9に切り欠きを形成することで、冷却器8,9と冷却器8,9と対向配置される主電極(ソース/エミッタ電極端子4またはドレイン/コレクタ電極端子5)との内部沿面距離(図1(b)中に、D1,D2で示す)や外部沿面距離(図1(b)中に、D3,D4で示す)を確保することができる。なお、冷却器8,9には、冷媒が流通する冷媒経路8a,9aがそれぞれ形成されており、冷媒経路8a,9aに冷媒を流通させることで、半導体素子2,3が冷却される。
接着剤10は、例えば、ポリアミド系、アクリル系、シアノクリレート系、エポキシ樹脂系、シリコーン系、ウレタン系の接着剤であり、絶縁性及び揺変性(thixotropy)を有する(例えば、特許文献2)。揺変性は、チクソ性ともいわれ、力がかかっているときは粘度が下がり、力がかからなくなると粘度が上がる性質を意味する。接着剤10は、半導体モジュール1の内部空間に充填される。すなわち、接着剤10は、筺体7と冷却器8,9との間や主電極4,5間に充填される。
以上のように、本発明の実施形態1に係る半導体モジュール1によれば、半導体モジュール1内に絶縁性及び揺変性を有する接着剤10を充填することにより、半導体モジュール1内の沿面距離が短い導体間の絶縁性を確保することができる。つまり、冷却器8,9と主電極4,5との間であって、絶縁板12の側面側の沿面距離(図1(b)中に、D5,D6で示す)を短くしても、冷却器8,9と主電極4,5との絶縁性が確保される。また、主電極4,5間の空間距離(最短距離)を短くしても、主電極4,5間の絶縁性が確保される。その結果、半導体モジュール1を小型化、薄型化することができる。
また、半導体モジュール1に接着剤10を充填することで、充填された接着剤10が主電極4,5等の積層体や筺体7の内面と接着し、各部材間の絶縁性や沿面距離の短い部分の絶縁性を確保する効果を得ることができる。
さらに、接着剤10が揺変性を有することにより、半導体モジュール1に接着剤10を充填するときは、接着剤10の粘度が低く充填作業が容易であり、充填後は接着剤10の粘度が高くなり積層された部材間に毛細管現象により接着剤10が染み込むことを抑制する。例えば、絶縁板12と冷却器8,9との間に熱伝導率の低い接着剤10が染み込むことが抑制されることで、半導体モジュール1の熱抵抗の増大を抑制することができる。また、ソース/エミッタ電極端子4と電極ポスト11との間や半導体素子2,3とドレイン/コレクタ電極端子5との間に熱伝導率が低く絶縁性を有する接着剤が染み込むことが抑制されることで、半導体モジュール1の熱抵抗の増大を抑制できるだけでなく電気抵抗の増大を抑制することができる。
また、主電極4,5間の空間距離または沿面距離(図1(b)中に、D7,D8で示す)を短くしても主電極4,5間の絶縁性が確保されるので、主電極4,5間距離をより短くすることができ、半導体モジュール1の小型化だけでなく、寄生インダクタンス(内部インダクタンス)を低減することができる。寄生インダクタンスを低減することで、スイッチング時のサージ電圧が小さくなり、半導体モジュール1の損失の低減や逆バイアス安全動作領域を広くすることができる。
また、絶縁板12と接する冷却器8,9の角部とこの冷却器8,9に絶縁板12を介して設けられる主電極4,5との沿面距離を短くしても、主電極4,5と冷却器8,9との絶縁性が確保されるため、冷却器8,9の絶縁板12と接する部分の幅を絶縁板12の幅と等しくすることもできる。つまり、冷却器8,9の幅を広くすることができるので、半導体モジュール1の放熱性が向上する。
[実施形態2]
実施形態2に係る半導体モジュール16は、接着剤10が充填される部分を除き実施形態1に係る半導体モジュール1と同じである。よって、異なる部分である接着剤10の充填箇所について詳細に説明する。ここでは、同一の構成は実施形態1と同じ符号を付して詳細に説明する。
図2(a),(b)に示すように、実施形態2に係る半導体モジュール16は、半導体素子2,3、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7及び冷却器8,9を備える。そして、半導体モジュール16内であって、冷却器8とエミッタ/ソース電極端子4との間及び冷却器9とドレイン/コレクタ電極端子5との間に、接着剤10が充填される。
なお、半導体モジュール16空間部であって接着剤10が充填されない箇所には、ドライ窒素等の気体が封止される。つまり、半導体モジュール16内を気密封止して、半導体モジュール16内部をドライ窒素等で置換することで、内部部品が高温により酸化することが抑制され、モジュールの信頼性が向上する。例えば、半導体モジュールを200℃以上の高温で動作させる場合においても信頼性を確保することができる。
実施形態2に係る半導体モジュール16によれば、冷却器8と主電極4との間(冷却器9と主電極5との間)に接着剤10を充填することで、冷却器8,9と主電極4,5との沿面距離が短くても、半導体モジュール16の絶縁性を確保することができる。つまり、冷却器8,9と主電極4,5との間の沿面距離を考慮することなく、半導体モジュール16を構成することができる。なお、接着剤10は、少なくとも冷却器8,9から、冷却器8,9と主電極4,5との間に設けられる絶縁板12までの空間に充填すれば、冷却器8,9と主電極4,5との間の沿面距離を考慮することなく半導体モジュール16を構成することができる。
実施形態2に係る半導体モジュール16は、主電極4,5間の絶縁性向上の効果を除いて、実施形態1に係る半導体モジュール1と同様の効果を得ることができる。つまり、半導体モジュール16を小型化、薄型化することができる。
さらに、実施形態2に係る半導体モジュール16によれば、すべての空間に接着剤10を充填する工程と比較して作業性が高く、使用する接着剤の量も低減することができる。つまり、作業コスト及び接着剤のコストを低減して、半導体モジュール16の絶縁性を向上させることができる。
[実施形態3]
実施形態3に係る半導体モジュール17は、筺体7’の形状が異なることを除き実施形態2に係る半導体モジュール16と同じである。よって、異なる部分である筺体7’の形状について詳細に説明する。ここでは、同一の構成は実施形態2と同じ符号を付して詳細に説明する。
図3に示すように、実施形態3に係る半導体モジュール17は、半導体素子2,3、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6、筺体7’及び冷却器8,9を備える。そして、半導体モジュール17内であって、冷却器8とエミッタ/ソース電極端子4との間及び冷却器9とドレイン/コレクタ電極端子5との間に、接着剤10が充填される。
筺体7’の側部であって、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5、ゲート電極端子6が貫通する部分には、それぞれ突出部7c〜7eが形成されている。突出部7c〜7eは、エミッタ/ソース電極端子4、ドレイン/コレクタ電極端子5またはゲート電極端子6が筺体7’を貫通する方向に突設されている。
突出部7c〜7eはその上面が下方に傾斜する一方で下面が上方に傾斜するテーパ状に形成され、その先端部に電極4〜6のいずれかが貫通した状態となっている。突出部7c〜7eの内部(筺体7’の内壁面側)には電極4〜6と突出部7c〜7eの内面との間で絶縁性を確保させる中空部が形成されている。例えば、筺体7’の内壁面と電極4〜6との空間距離D0は絶縁性が確保される0.5mm以上となるように規定される。
実施形態3に係る半導体モジュール17によれば、冷却器8,9と電極4〜6の沿面距離(図3中に、D9〜D12で示す)を長くすることができる。また、主電極4,5間の沿面距離(図3中に、D13,D14で示す)を長くすることができる。その結果、冷却器8,9と電極4〜6の空間距離や主電極4,5間の空間距離を短くすることができ、実施形態2に係る半導体モジュール16の有する効果に加えて、半導体モジュール17を小型化、薄型化することができる。
なお、実施形態3に係る半導体モジュール17は、実施形態2に係る半導体モジュール16と同様に、半導体モジュール17内が気密封止され、接着剤10が充填されていない空間部にはドライ窒素等が充填される。半導体モジュール17を気密封止する場合、電極4〜6が貫通する筺体7’部分にろう付け等の封止材7aが設けられる。実施形態3に係る半導体モジュール17では、突出部7c〜7eを形成することにより、封止材7aが設けられる箇所から冷却器8,9までの沿面距離及び封止材7aが設けられる箇所間の沿面距離を長くすることができる。その結果、封止材7aが設けられる箇所と冷却器8,9間の絶縁性及び封止材7aが設けられる箇所間の絶縁性を確保することができるので、主電極4,5と冷却器8,9と間の空間距離及び主電極4,5間の空間距離を短くして半導体モジュール17をより小型化することができる。
以上、本発明の半導体モジュールについて、具体例を示して詳細に説明したが、本発明の半導体モジュールは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能である。
例えば、本発明は、半導体モジュールに絶縁性及び揺変性を有する接着剤を充填することを特徴とする発明であるので、半導体素子(スイッチング素子)の種類や数は、実施形態に限定されるものではない。よって、適宜周知の半導体素子を用い、所定の回路を構成するために必要な数の半導素子を用いて半導体モジュールを構成しても、同様の効果を得ることができる。
また、各実施形態の特徴となる構成を部分的に有するまたは組み合わせた半導体モジュールを構成することで、各実施形態の効果を部分的または組み合わせて奏する半導体モジュールを得ることができる。例えば、実施形態3に係る半導体モジュール17において、実施形態1のようにモジュール内部に揺変性を有する接着剤10を充填することで、主電極4,5間の絶縁性が向上し、主電極4,5間をより短くすることができる。
また、半導体モジュールの圧接方法は、締結部材(締結部材と弾性部材)による圧接に限定されるものではなく、適宜周知の圧接方法で固定した場合においても、本発明の効果を得ることができる。
1,16,17…半導体モジュール
2…半導体素子(スイッチング素子)
3…半導体素子(FWD)
4…エミッタ/ソース電極端子
5…ドレイン/コレクタ電極端子
6…ゲート電極端子
7,7’…筺体
7a…封止材
7b…封止部材
7c〜e…突出部(挿通部)
8,9…冷却器
10…接着剤
12,13…絶縁板

Claims (3)

  1. 半導体素子と、前記半導体素子に形成された電極層と電気的に接続される電極端子と、前記電極端子に絶縁板を介して設けられ、前記半導体素子を冷却する冷却器と、を有し、前記半導体素子と前記電極端子が圧接により接続される半導体モジュールであって、
    前記半導体モジュール内部に、揺変性を有する絶縁性の接着剤を充填した
    ことを特徴とする半導体モジュール。
  2. 前記接着剤を、少なくとも前記冷却器と前記電極端子との間に充填した
    ことを特徴とする請求項1に記載の半導体モジュール。
  3. 対向する一対の面に電極層が形成された半導体素子と、前記半導体素子の各電極層に電気的に接続される電極端子と、前記各電極端子に絶縁板を介して設けられ、該電極端子を前記半導体素子方向に圧接する冷却器と、該冷却器間に設けられる筺体とを有し、前記電極端子は前記筺体を挿通して外部の回路と接続される半導体モジュールであって、
    前記筺体の前記電極端子が挿通する挿通部を、前記筺体壁面よりも前記電極端子の挿通方向に突出して設け、
    前記半導体モジュールの内部であって、少なくとも、前記冷却器と前記電極端子との間に、揺変性を有する絶縁性の接着剤を充填した
    ことを特徴とする半導体モジュール。
JP2013126221A 2013-06-17 2013-06-17 半導体モジュール Pending JP2015002273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013126221A JP2015002273A (ja) 2013-06-17 2013-06-17 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126221A JP2015002273A (ja) 2013-06-17 2013-06-17 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2015002273A true JP2015002273A (ja) 2015-01-05

Family

ID=52296614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126221A Pending JP2015002273A (ja) 2013-06-17 2013-06-17 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2015002273A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
KR101766082B1 (ko) 2015-12-09 2017-08-07 현대자동차주식회사 파워모듈
CN112951790A (zh) * 2021-01-27 2021-06-11 南瑞联研半导体有限责任公司 一种半导体模块
EP3944305A1 (en) * 2020-07-22 2022-01-26 Infineon Technologies Americas Corp. Power semiconductor device package and method of assembling thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101734712B1 (ko) * 2015-12-09 2017-05-11 현대자동차주식회사 파워모듈
CN106856196A (zh) * 2015-12-09 2017-06-16 现代自动车株式会社 功率模块
KR101766082B1 (ko) 2015-12-09 2017-08-07 현대자동차주식회사 파워모듈
US10062631B2 (en) 2015-12-09 2018-08-28 Hyundai Motor Company Power module
US10622276B2 (en) 2015-12-09 2020-04-14 Hyundai Motor Company Power module
EP3944305A1 (en) * 2020-07-22 2022-01-26 Infineon Technologies Americas Corp. Power semiconductor device package and method of assembling thereof
CN112951790A (zh) * 2021-01-27 2021-06-11 南瑞联研半导体有限责任公司 一种半导体模块
CN112951790B (zh) * 2021-01-27 2024-03-29 南瑞联研半导体有限责任公司 一种半导体模块

Similar Documents

Publication Publication Date Title
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US10971431B2 (en) Semiconductor device, cooling module, power converting device, and electric vehicle
US8610263B2 (en) Semiconductor device module
CN108735692B (zh) 半导体装置
JP2012033872A (ja) 半導体装置
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
JP2007234690A (ja) パワー半導体モジュール
JP2009177038A (ja) パワー半導体モジュール
US9299637B2 (en) Semiconductor module
JP2014183078A (ja) 半導体装置
JP2013012642A (ja) パワー半導体モジュール
JP5899952B2 (ja) 半導体モジュール
JP2015002273A (ja) 半導体モジュール
JP5807432B2 (ja) 半導体モジュール及びスペーサ
US9209099B1 (en) Power semiconductor module
WO2018151010A1 (ja) 半導体装置
JP2014053441A (ja) 半導体装置
JP2013236035A (ja) 半導体モジュール及び半導体モジュールの製造方法
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP2013102065A (ja) 半導体モジュール及び電極部材
JP2015026667A (ja) 半導体モジュール
JP2019067976A (ja) 半導体装置
JP2015002187A (ja) 半導体モジュール
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法