JP4655300B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP4655300B2
JP4655300B2 JP2003378523A JP2003378523A JP4655300B2 JP 4655300 B2 JP4655300 B2 JP 4655300B2 JP 2003378523 A JP2003378523 A JP 2003378523A JP 2003378523 A JP2003378523 A JP 2003378523A JP 4655300 B2 JP4655300 B2 JP 4655300B2
Authority
JP
Japan
Prior art keywords
lead frame
circuit pattern
laminated
pattern
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003378523A
Other languages
English (en)
Other versions
JP2005142428A (ja
Inventor
英雄 中村
康夫 長澤
周一 杉元
Original Assignee
Tdkラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdkラムダ株式会社 filed Critical Tdkラムダ株式会社
Priority to JP2003378523A priority Critical patent/JP4655300B2/ja
Publication of JP2005142428A publication Critical patent/JP2005142428A/ja
Application granted granted Critical
Publication of JP4655300B2 publication Critical patent/JP4655300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、平面状に回路パターンを展開したリードフレーム基体単独、若しくはリードフレーム基体を複数積層一体化してなるリードフレームに関する。
従来のハイブリッド回路は、例えばガラスエポキシ樹脂などの絶縁基材の片面または両面に、導電パターンとなる銅箔を印刷形成した基板体を複数個積層一体化させ、この一体化した多層プリント基板の表面に回路素子やコネクタなどの部品を搭載する構成を採用している。しかし、絶縁基材上に印刷形成できる導電パターンは、銅箔の厚さや幅を広げるにも上限があり、基板体の積層枚数も無制限に多くできない。しかも、基板体間の電気的な接続がスルーホールで行なわれるので、大きな電力を電送するには自ずと限界があった。
こうした問題に対処するために、例えば特許文献1には、回路パターンに対応したリードフレームに実装部品としてのチップ素子を接続固定し、この部品付きのリードフレームを絶縁樹脂製の外装パッケージで一体成形した単層の組立体を、リードフレームに一体形成した電気接続手段で相互に接続しながら、複数個積層一体化することで、複雑な回路構成を可能にすると共に、リードフレームによる大電流の対応を可能にした多層ハイブリッド回路が提案されている。
特許第2568952号明細書
上記特許文献1で利用するリードフレームは、従来のプリント基板よりも回路パターンとなる部分に大電流を流せるという利点がある。しかし、より大きな電流を取り扱うために、リードフレームの板厚を厚くする(例えば、10A程度の電流を流す場合、リードフレームの板厚は約1mmとなる)と、回路パターン間を分離する分離溝や、回路パターンそのものの幅も広がり、高密度のパターン配線が困難になって、リードフレーム上に搭載する部品の実装密度が上げにくくなる。また、板厚が厚くなれば、当然エッチング処理などにも手間がかかって、製造性の低下も懸念される。
こうした問題に対し、本願出願人は、各々のリードフレームを外装パッケージに封止した組立体を積層するのではなく、複数枚のリードフレームそのものを重ね合わせ、回路パターン間の空間(分離溝)に絶縁樹脂を埋設した回路基板を先に提案している(特願2003−284906号参照)。
ところが、リードフレームを多層重ね合わせる構造では、各リードフレームの層間を電気的に接続する手段が必要となり、従来の積層したリードフレームを垂直方向にプレスで押圧するだけの方法では、積層したリードフレーム間を流れる電流密度に部分的なバラツキを生じて、電気的な接続が確実に達成できないという問題があった。また、リードフレーム単独の構成であっても、回路基板の外部にある部品との接続を確実に行なうことが求められていた。
本願発明は上記問題点に鑑み、回路パターンと導通を図るための外部部品などと、電気的な接続を確実に行なうことができるリードフレームを提供することをその目的とする。
本発明の請求項の発明は、平面状に回路パターンを展開したリードフレーム基体を複数積層一体化してなるリードフレームにおいて、前記リードフレーム基体の母材となる金属板の外周を切り離す際の切断面として、積層した前記リードフレーム基体の側端面での端子ピンとの半田による接続を可能にする接続部を形成し、各々の前記回路パターンを分離する分離溝に絶縁樹脂が隙間なく埋設されたものである。
個々のリードフレーム基体は、プリント基板に形成した導電路パターンよりも、その板厚が遥かに厚い。したがって、リードフレーム基体の母材となる金属板の外周を切り離す際の切断面として、積層状態にあるリードフレーム基体の側端面を、端子ピンを固着するための寸法を有する接続部として利用すれば、ここに半田を付着して、各リードフレーム基体どうしあるいはリードフレームの回路パターンとリードフレームの外部にある部品の端子ピンとの電気的な接続を確実に行なうことができる。
本発明の請求項の発明は、前記請求項2の発明において、積層した前記リードフレーム基体にメッキ層を被覆したものである。
こうすると、積層状態にあるリードフレーム基体全体を覆うようにメッキ層が被着されるので、このメッキ層を介してリードフレーム基体間の電気的な接続を確実に行なうことができる。
本発明の請求項の発明によれば、積層したリードフレーム基体の側端面に形成した接続部を利用して、他のリードフレーム基体や、回路パターンと導通を図るための外部部品と、電気的な接続を確実に行なうことができる。
本発明の請求項の発明によれば、積層したリードフレーム基体全体を覆うようにメッキ層を被着することにより、積層した各リードフレーム基体どうしで、電気的な接続を確実に行なうことができる。
以下、本発明におけるリードフレームおよびその製造方法の好ましい実施例について、添付図面を参照しながら詳細に説明する。なお、それぞれの実施例について、共通する部分には共通する符号を極力用いることとする。
図1〜図8は、本発明の第1実施例を示すものである。単独のリードフレーム基体1を示す図1において、リードフレーム基体1の母材となる良導電性の金属板2は、微細な回路パターン3を高密度で配線できるように、約0.25mm〜1.0mmの厚みを有する一様な圧延板からなる。また金属板2は、熱伝導性を考慮して、例えば銅,鉄,アルミニウム,ニッケルから選ばれた少なくとも1種を主成分とする金属から構成するのが好ましい。この金属板2には、その両面に施された周知のエッチング処理により、電流が流れる回路パターン3と空間状の分離溝4がそれぞれ形成される。各分離溝4は、いずれも金属板の上面から下面を貫通して開口形成されており、この分離溝4によって各々の回路パターン3が金属板2の平面方向に分離される。こうして、最初のリードフレーム形成工程では、分離溝4によって分離された複数の回路パターン3が、切断加工前のリードフレーム基体1の周縁部9に連結するようにして所望のパターン形状に形成される。なお、ここではエッチングにより所望の形状のリードフレーム基体1を形成する例を示したが、レーザ加工やプレス打抜きなどの方法でリードフレーム基体1を形成してもよい。
本実施例における回路パターン3は、大電流伝送用のパワーパターン3Aと、このパワーパターン3Aよりも幅狭な小信号伝送用のファインパターン3Bとにより構成され、後述する基板実装部品21の実装領域であるリードフレーム基体1の部品搭載部5に迷路状に形成される。回路パターン3としては、パワーパターン3A若しくはファインパターン3Bだけで構成してもよい。
前記部品搭載部5に開口形成された分離溝4には、図2に示すように、絶縁樹脂12が隙間なく埋設される。この絶縁樹脂12は、その後のリードフレーム組立体11の外枠切断工程において、独立した島状の回路パターン3が、部品搭載部5から離脱するのを防止すると共に、回路パターン3(特に、ファインパターン3B)がぐらつくのを防止するためにある。この実施例では、絶縁樹脂12の上面および下面が、リードフレーム組立体11の上面および下面と面一になるように形成される。
この絶縁樹脂12の埋め込み工程では、図示しない樹脂注入機の上型と下型間に、リードフレーム組立体11の上面と下面が接する状態にして、部品搭載部5に位置する分離溝4に未硬化状態の絶縁樹脂12を注入する。特に部品搭載部5内の分離溝4は、全ての回路パターン3の一側だけがリードフレーム基体1の周縁につながれている関係で、島状に点在するのではなく、一つの連続した穴で形成されるので、分離溝4の適所に絶縁樹脂12を注入すると、分離溝4全体に絶縁樹脂12を隙間なく埋め込むことができる。絶縁樹脂12はその後熱などにより硬化され、部品搭載部5に形成される回路パターン3を保持する。
図3および図4は、部品搭載部5を残して、リードフレーム組立体11の外枠(周縁部9)を切り離した状態を示している。各回路パターン3は、リードフレーム組立体11の外枠切断工程において島状に独立するが、その前の樹脂注入工程で硬化された絶縁樹脂12が各回路パターン3を保持しているので、部品搭載部5から脱落する虞れはない。このリードフレーム組立体11の外枠切断工程が終了した段階で、後述する基板実装部品21の半田付け接続が可能な回路基板15が完成する。
図5および図6は、前記回路基板15に基板実装部品21を半田付け接続した状態を示している。これらの各図において、基板実装部品21は回路基板15の上面だけでなく、反対側の下面にも実装される。回路パターン3の表面適所には、各種基板実装部品との半田付け接続を可能にする接続部17が設けられる。基板実装部品21は回路基板15の表面に載せた状態で半田付け接続されてもよいし、回路パターン3に予め形成したスルーホールに基板実装部品21のリードを挿入した状態で半田付け接続されてもよい。
本実施例の回路基板15と基板実装部品21は、トランスの介在しない非絶縁のスイッチング電源装置を提供するものであり、回路基板15の上面には、例えばコモンモードチョークコイル22や、抵抗23や、トランジスタ24や、フォトカプラ25や、ツェナーダイオード26などが基板実装部品21として実装され、回路基板15の下面には、例えばコンデンサ28や、トランジスタ29や、主スイッチング素子であるパワーMOSFET30や、抵抗31などが同じく基板実装部品21として実装される。もちろん、本実施例における回路基板15は、種々の電気機器に適用することができるので、その用途は電源装置に限定されない。また、どのような基板実装部品21を搭載するのかについても特に限定しない。
また、上述の例ではリードフレーム組立体11の外枠切断工程が終了した後に、基板実装部品21の半田付け接続を行なっているが、基板実装部品21の半田付け接続を先に行なってから、リードフレーム組立体11の不要部分を切断してもよい。
矩形状に切り取られた回路基板15の平坦な切断面は、回路パターン3や絶縁樹脂12の側端面が露出する。とりわけ回路パターン3の側端面は、図7に示すように、他の部品である端子ピン18が半田19により接続可能な接続部20が形成される。接続部20も、パワーパターン3Aにつながる幅広の電力用接続部20Aと、ファインパターン3Bにつながる信号用端子片20Bとにより構成される。もちろん、回路パターン3がパワーパターン3Aだけで構成される場合は、接続部20も電力用接続部20Aだけで構成してよい。接続部20の高さ寸法は、リードフレーム基体1の板厚に等しく、半田19により端子ピン18を接続部20に固着するに十分な寸法を有している。図7では、端子ピン18を垂直方向に立てて取付けているが、端子ピン18を水平方向に取付ければ、回路基板15ひいてはリードフレーム基体1の上面や下面から端子ピン18が突出せず、被接続部品を含めた薄型化が達成される。
なお、接続部20に固着する他の部品としては、端子ピン18以外の導電性部材でも構わない。また、図8に示すように、端子ピン18の外形に沿った形状(湾曲状)に回路パターン3の側端面を形成し、この湾曲状の壁面を接続部20としてもよい。こうすると、端子ピン18の外周面と接続部20の壁面との間に、略均一の厚みで半田19が付着し、端子ピン18をより強固に接続部20に固着できる。また、ここでは絶縁樹脂12により各回路パターン3を保持する例を示したが、例えば回路パターン3間に基板実装部品21を接続し、この基板実装部品21により各々の回路パターン3を保持する構成としてもよい。
接続部20は、リードフレーム基体1の外周にある不要な部分(周縁部9)を切り離す際に、リードフレーム基体1の切断面として形成されるので、回路パターン3の端部を部分的に残して他の部品との接続部を形成するのとは異なり、極めて簡単に形成できる。また、端子ピン18は、回路パターン3の表面に形成した接続部17に基板実装部品21を取付けるのと同じ行程で半田付け接続されてもよいし、別行程で半田付け接続されてもよい。いずれにせよ、回路パターン3の露出した側端面に形成される接続部20に、端子ピン18が半田19で強固に固着される。
以上のように本実施例によれば、平面状に回路パターン3を展開してなる一枚のリードフレーム基体1(リードフレーム)において、回路パターン3の露出した側端面に他の部品である端子ピン18との半田19による接続を可能にし、する接続部20を形成している。
この場合、金属板2からなるリードフレーム基体1は、プリント基板に形成した導電路パターンよりも、その板厚が遥かに厚い。したがって、リードフレーム基体1の母材となる金属板2の外周を切り離す際の切断面として、リードフレーム基体1に形成した回路パターン3の側端面を、端子ピン18を固着するための寸法を有する接続部20として利用すれば、ここに半田19を付着して、リードフレーム基体1の回路パターン3とリードフレーム基体1の外部にある端子ピン18との電気的な接続を確実に行なうことができる。
図9〜図16は、本発明の第2実施例を示すものである。この実施例は、複数枚のリードフレーム基体1を積層したリードフレームに適用される。
図9は、分離溝4によって回路パターン3を形成した各リードフレーム基体1の重ね合せ前の状態を示しており、また図10は重ねあわせた後の状態を示している。所望の形状を有するリードフレーム基体1を製造する方法は、第1実施例で説明したとおりである。本実施例では、図9に示す同一形状のリードフレーム基体1を4枚密着状態に重ね合わせることで、全体の厚さがリードフレーム基体1単体の板厚の4倍のリードフレーム組立体11を形成している。リードフレーム基体1の重ね合せ枚数については特に限定されないが、パワーパターン3Aを流れる電流量を考慮して適宜選定すればよい。回路パターン3の厚みひいては断面積は、リードフレーム基体1の重ね合せ枚数に比例して増加し、これらの回路パターン3に対して、より多くの電流を流すことができるようになる。
積層したリードフレーム基体1には、各リードフレーム基体1の側端面に跨って、他の部品との半田19による接続を可能にする接続部20が形成される(図11参照)。ここでの接続部20は、後工程で回路基板15を形成する際に切り落とされる周縁部9以外の、回路パターン3の側端面に形成するのが好ましい。ここでの接続部20は、リードフレーム基体1が複数枚積層されている関係で、半田19により端子ピン18を接続部20に固着するにより十分な高さ寸法を有している。
上記リードフレーム組立体11の製造工程においては、図11に示すように、回路パターン3の各位置が高さ方向に揃うように、複数枚のリードフレーム基体1を並べた状態で、このリードフレーム基体1の回路パターン3の側端面に形成された接続部20に、溶融した半田19を付着させる。半田19は各回路パターン3の側端面に跨って付着するので、半田19が冷却固化した状態では、各リードフレーム基体1の回路パターン3どうしが半田19により強固に接続される。しかも、隣り合うリードフレーム基体1の接合面が完全に密着しなくても、各リードフレーム基体1の回路パターン3は半田19を介して電気的に確実に接続される。なお、リードフレーム基体1間の接合力を高めるために、複数枚のリードフレーム基体1を積層した状態で、このリードフレーム基体1の最外面から押圧力を加えてもよい。また、それと同時に例えば導電性を有する接着剤を、リードフレーム基体1,1の接合面に介在させて接着してもよい。さらに図11に示すように、半田19による接続をより強固にするために、各リードフレーム基体1の側端面に跨るようにして接続部20に接続板32を設け、この接続板32を介して均等な半田フィレット19Aを形成してもよい。
リードフレーム組立体11の厚さを変えることは、製造時においてリードフレーム基体1の重ね合わせ枚数を変えるだけのことなので、任意の厚みの回路パターン3を有するリードフレーム組立体11を極めて簡単に得ることができる。また、パワーパターン3Aやファインパターン3Bの幅、および回路パターン3間にある分離溝4の幅は、リードフレーム基体1を何枚重ね合わせても広がることはないので、回路パターン3の配線密度を変えることなく、回路パターン3の厚さだけを増やすことができる。とりわけ本実施例では、リードフレーム基体1にパワーパターン3Aとファインパターン3Bを混在させた回路パターン3を形成しているので、このリードフレーム基体1を複数枚重ね合わせることで、大電流のみならず小信号の伝送にも適した高配線密度の回路基板を得ることができる。
前記部品搭載部5に開口形成された分離溝4には、絶縁樹脂12が隙間なく埋設される。この絶縁樹脂12は、その後のリードフレーム組立体11の外枠切断工程において、独立した島状の回路パターン3が、部品搭載部5から離脱するのを防止すると共に、回路パターン3(特に、ファインパターン3B)がぐらつくのを防止するためにある。絶縁樹脂12を埋設した状態のリードフレーム組立体11の平面図は、図2に示すようになる。
絶縁樹脂12は、各リードフレーム基体1の接合力を高めるのにも有効に作用する。図12は、絶縁樹脂12を埋め込んだ状態のリードフレーム基体1の断面図を示しているが、エッチングにより分離溝4を形成した場合は、リードフレーム基体1の両面が円弧状に削り取られて行くので、分離溝4の縦壁面が平坦ではなく中央部に突起を有する形状となり、リードフレーム基体1を重ね合わせたときに、リードフレーム基体1,1の中央部付近に凸状の楔部14が形成される。したがって、このような形状の分離溝4に絶縁樹脂12を埋め込むと、前記楔部14がリードフレーム基体1の抜け止めとして作用して、リードフレーム基体1,1間の接合力が高まる。
その後、部品搭載部5を残して、リードフレーム組立体11の外枠(周縁部9)を切り離して回路基板15を完成させ、回路基板15に基板実装部品21を半田付け接続する手順は、第1実施例で説明したとおりである。回路基板15は、種々の電気機器に適用することができる。
本実施例では、リードフレーム組立体11の外枠を切断する前の状態で、各リードフレーム基体1に形成した回路パターン3の露出する側端面を接続部20としてもよいし、リードフレーム組立体11の外枠を切断した後に、完成した回路基板15の切断面となる回路パターン3の側端面を接続部20としてもよい。いずれの場合も、接続部20に半田19だけを付着させて、各リードフレーム基体1どうしの電気的な接続を図るだけでなく、例えば図13に示すように、他の部品である端子ピン18を半田19により接続部20に接続してもよい。また、第1実施例でも説明したように、接続部20は平坦面とする必要はなく、例えば端子ピン18の外形形状に沿って湾曲状の壁面を形成してもよい。
別な変形例として、例えば図14に示すように、積層したリードフレーム基体1の回路パターン3に、各リードフレーム基体1を貫通する孔33を設け、この孔33の内壁面であって回路パターン3の露出する側端面を、上述した接続部20としてもよい。この場合、孔33を塞ぐように接続部20に半田19を付着させるだけで、各リードフレーム基体1どうしの電気的な接続が確実に図られる。半田19を付着させる方法としては、半田槽や半田こてを利用することが考えられるが、図15に示すように、孔33の一方から他方に半田19を吸い上げやすいように、半田付け時に補助部材としての導電性の線材34を孔33に挿入してもよい。こうすると、半田19は孔33の内壁面と線材34の外面との間を毛細管現象によって吸い上げられ、半田33が孔34の略全体を速やかに塞いで、各リードフレーム基体1どうしの電気的な接続をより一層確実に行なうことができる。
図16はさらに別の変形例を示すもので、ここでは各リードフレーム基体1で孔径が異なる孔33を、積層したリードフレーム基体1に貫通して設けており、孔33の内壁面に形成される接続部20に段差部35が設けられる。段差部35は、例えば各リードフレーム基体1の側端面を意図的に揃えないで積層しても簡単に実現できる。このような段差部35を接続部20に設けると、一方のリードフレーム基体1の側端面と他方のリードフレーム基体1の上面に跨って、段差部35上に半田19が付着(半田フィレット)する。これにより、各リードフレーム基体1どうしをより強固に接続できる。
以上のように本実施例では、平面状に回路パターン3を展開したリードフレーム基体1を複数積層一体化してなるリードフレームにおいて、リードフレーム基体1の母材となる金属板2の外周を切り離す際の切断面として、積層したリードフレーム基体1の側端面に他の部品との半田による接続を可能にし、他の部品を固着するための寸法を有する接続部20を形成している。
この場合も、個々のリードフレーム基体1は、プリント基板に形成した導電路パターンよりも、その板厚が遥かに厚い。したがって、リードフレーム基体1の母材となる金属板2の外周を切り離す際の切断面として、積層状態にあるリードフレーム基体1の側端面を、他の部品を固着するための寸法を有する接続部20として利用すれば、ここに半田19を付着して、各リードフレーム基体1どうし、あるいはリードフレームの回路パターン3とリードフレームの外部にある部品との電気的な接続を確実に行なうことができる。
図17は、本発明の第3実施例を示すものである。同図において、37は積層されたリードフレーム基体1の表面全体に、例えば銀などの導電性に優れた材料からなるメッキ層37が被覆される。このメッキ層37は、リードフレーム基体1の表面を保護するのと同時に、積層する各リードフレーム基体1の表面に跨って被覆されることで、リードフレーム基体1間の電気的な接続を確実にする。
次に、本実施例における好ましい製造方法を説明する。ここでは先ず、図10に示すような複数枚のリードフレーム基体1を重ね合わせたリードフレーム組立体11を形成し、各リードフレーム基体1の周縁部9を例えば図示しない樹脂や半田などで仮固定する。次いで、周縁部9以外に形成された回路パターン3の全体を覆うように、上記メッキ層37を被着する。各リードフレーム基体1の回路パターン3は、メッキ層37により積層状態で固定されると共に、メッキ層37を介して各リードフレーム基体1どうしの電気的な接続が図られる。その後、回路パターン3間の分離溝4に前述の絶縁樹脂12を充填した後、リードフレーム基体1の外周にある不要な部分(周縁部9)を切り離して、所望の回路基板15を組立てる。こうすることで、積層したリードフレーム基体1をプレス加工することなく、各リードフレーム基体1どうしで電気的な接続を確実にした状態で、各リードフレーム基体1を接合することが可能になる。
以上のように本実施例では、平面状に回路パターン3を展開したリードフレーム基体1を複数積層一体化してなるリードフレームにおいて、積層した前記リードフレーム基体に導電性に優れた材料からなるメッキ層37を被覆している。こうすると、積層状態にあるリードフレーム基体1全体を覆うようにメッキ層37が被着されるので、このメッキ層37を介してリードフレーム基体1間の電気的な接続を確実に行なうことができる。
なお、こうしたメッキ層37を表面に形成した回路パターン3の側端面を、上述したような接続部20として利用しても勿論よい。
図18は、本発明の第4実施例を示すものである。同図において、本実施例では積層されるリードフレーム基体1の接合面を粗面化するために、リードフレーム基体1どうしを加圧接合する前処理の段階で、リードフレーム基体1の接合面に平坦ではない凹凸部41を形成している。リードフレーム基体1の接合面を粗面化するには、他に微細状の突起やエンボスを設けてもよい。リードフレーム基体1の接合面を粗面化した状態で、積層したリードフレーム基体1のプレス加工を行なうと、加圧接合時にリードフレーム基体1の接合面の密着性が安定化し、接合面を通しての電流密度にバラツキを生じにくくなる。
以上のように本実施例では、平面状に回路パターン3を展開したリードフレーム基体1を複数積層一体化してなるリードフレームにおいて、隣り合うリードフレーム基体1の接合面を粗面化して、リードフレーム基体1,1どうしを加圧接合している。
このように、リードフレーム基体1の接合面を予め粗面化する前処理を行なうと、積層したリードフレーム基体1どうしをプレスなどで加圧接合する際に、リードフレーム基体1の接合面間の密着性が高まり、電流密度のバラツキが生じなくなる。そのため、積層した各リードフレーム基体1どうしで、電気的な接続を確実に行なうことができる。
なお、本実施例におけるリードフレーム基体1の接合方法を、上記第2実施例や第3実施例に併用させてもよい。
図19は、本発明の第5実施例を示すものである。ここでは、積層したリードフレーム基体1の接合すべき部分、すなわち接合部51に超音波振動を付与して、双方のリードフレーム基体1,1の接合を達成している。なお、接合部51に対する超音波溶接中にリードフレーム基体1,1間の密着性を高めるために、リードフレーム基体1が変形しない程度の押圧力を、積層したリードフレーム基体1に加えてもよい。こうした超音波溶接は、接合すべきリードフレーム基体1,1が同種または異種のものでも適合し、とりわけ軟質な金属(銅,銀,金,アルミニウムなど)であるほど接合しやすい。そのため、従来のような積層したリードフレーム基体1をプレス加工するものよりも、隣り合うリードフレーム基体1どうしの電気的な接続を確実に達成することができる。
以上のように本実施例では、平面状に回路パターン3を展開したリードフレーム基体1を複数積層一体化してなるリードフレームにおいて、隣り合うリードフレーム基体1,1を超音波溶接により接合している。こうすると、積層したリードフレーム基体1に対し、接合すべき部分(接合部51)に超音波振動を与えることにより、加圧によるリードフレーム基体1の変形を回避しつつ、機械的に強固な結合が達成され、ひいては積層した各リードフレーム基体1どうしで、電気的な接続を確実に行なうことができる。
なお、ここでのリードフレーム基体1の接合方法は、上記第2〜第4実施例にあるものと適宜組み合わせてもよい。
本発明は上記各実施例に限定されるものではなく、種々の変形実施が可能である。例えば、積層するリードフレーム基体1の形状などについては、実施例中のものに特に限定されない。また、接続部17,20や孔33を除く回路パターン3の表面に半田レジスト層を設けて、不要な部分に半田19が付着しないようにしてもよい。
本発明の好ましい実施例におけるリードフレーム基体の単独の状態を示す斜視図である。 同上、リードフレーム基体に樹脂を埋め込んだ状態の平面図である。 同上、リードフレーム組立体の周辺を切り離した状態の平面図である。 同上、リードフレーム組立体の周辺を切り離した状態の背面図である。 同上、回路基板に基板実装部品を半田付け接続した状態の平面図である。 同上、回路基板に基板実装部品を半田付け接続した状態の背面図である。 同上、端子ピンを取付けた状態の要部斜視図である。 同上、接続部の別な変形例を示す要部斜視図である。 本発明の第2実施例を示す各リードフレーム基体を重ね合わせる前の状態をあらわした斜視図である。 同上、各リードフレーム基体を重ね合わせた後の状態を示す斜視図である。 同上、接続部に半田を付着させた状態の要部斜視図である。 同上、分離溝に絶縁樹脂を埋め込んだ状態の断面図である。 同上、回路基板の接続部に端子ピンを接続した状態の要部斜視図である。 同上、接続部の別な変形例を示す要部斜視図である。 同上、半田を吸い上げやすくするための好適な例を示す要部斜視図である。 同上、接続部のさらに別な変形例を示す要部斜視図である。 本発明の第3実施例を示すリードフレーム組立体の要部断面図である。 本発明の第4実施例を示すリードフレーム組立体の接合する前の要部断面図である。 本発明の第5実施例を示すリードフレーム組立体の要部断面図である。
1 リードフレーム基
2 金属板
3 回路パターン
4 分離溝
18 端子ピ
19 半田
20 接続部
37 メッキ層

Claims (2)

  1. 平面状に回路パターンを展開したリードフレーム基体を複数積層一体化してなるリードフレームにおいて、前記リードフレーム基体の母材となる金属板の外周を切り離す際の切断面として、積層した前記リードフレーム基体の側端面での端子ピンとの半田による接続を可能にする接続部を形成し、各々の前記回路パターンを分離する分離溝に絶縁樹脂が隙間なく埋設されたことを特徴とするリードフレーム。
  2. 積層した前記リードフレーム基体にメッキ層を被覆したことを特徴とする請求項記載のリードフレーム。
JP2003378523A 2003-11-07 2003-11-07 リードフレーム Expired - Fee Related JP4655300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003378523A JP4655300B2 (ja) 2003-11-07 2003-11-07 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003378523A JP4655300B2 (ja) 2003-11-07 2003-11-07 リードフレーム

Publications (2)

Publication Number Publication Date
JP2005142428A JP2005142428A (ja) 2005-06-02
JP4655300B2 true JP4655300B2 (ja) 2011-03-23

Family

ID=34688882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003378523A Expired - Fee Related JP4655300B2 (ja) 2003-11-07 2003-11-07 リードフレーム

Country Status (1)

Country Link
JP (1) JP4655300B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351983A (ja) * 2005-06-20 2006-12-28 Mitsubishi Electric Corp 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323071A (en) * 1976-08-17 1978-03-03 Sharp Kk Device for wiring electronic parts
JPS6127662A (ja) * 1984-05-23 1986-02-07 アメリカン・マイクロシステムズ・インコ−ポレ−テツド パツケ−ジ
JPH0220368U (ja) * 1988-07-27 1990-02-09
JPH04321261A (ja) * 1991-04-20 1992-11-11 Toppan Printing Co Ltd リードフレームの製造方法
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH10207467A (ja) * 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
JPH10303354A (ja) * 1997-04-28 1998-11-13 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
JPH1166968A (ja) * 1997-08-26 1999-03-09 Daido Steel Co Ltd 複合リード材およびその製造方法
JPH1197607A (ja) * 1997-09-24 1999-04-09 Mitsui High Tec Inc ヒートシンク付きリードフレームの製造方法
JPH11150225A (ja) * 1997-09-08 1999-06-02 Hewlett Packard Co <Hp> リードフレームベースの垂直相互接続パッケージ
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2001077276A (ja) * 1999-09-01 2001-03-23 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、回路基板ならびに電子機器
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
JP2003282808A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5323071A (en) * 1976-08-17 1978-03-03 Sharp Kk Device for wiring electronic parts
JPS6127662A (ja) * 1984-05-23 1986-02-07 アメリカン・マイクロシステムズ・インコ−ポレ−テツド パツケ−ジ
JPH0220368U (ja) * 1988-07-27 1990-02-09
JPH04321261A (ja) * 1991-04-20 1992-11-11 Toppan Printing Co Ltd リードフレームの製造方法
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH10207467A (ja) * 1997-01-27 1998-08-07 Citizen Electron Co Ltd 表面実装型電磁発音体及びその製造方法
JPH10303354A (ja) * 1997-04-28 1998-11-13 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
JPH1166968A (ja) * 1997-08-26 1999-03-09 Daido Steel Co Ltd 複合リード材およびその製造方法
JPH11150225A (ja) * 1997-09-08 1999-06-02 Hewlett Packard Co <Hp> リードフレームベースの垂直相互接続パッケージ
JPH1197607A (ja) * 1997-09-24 1999-04-09 Mitsui High Tec Inc ヒートシンク付きリードフレームの製造方法
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2001077276A (ja) * 1999-09-01 2001-03-23 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、回路基板ならびに電子機器
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
JP2003282808A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Also Published As

Publication number Publication date
JP2005142428A (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
US5438478A (en) Electronic component carriers and method of producing the same as well as electronic devices
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4756710B2 (ja) 屈曲式リジットプリント配線板およびその製造方法
KR20120032514A (ko) 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판
JPWO2004105454A1 (ja) 配線基板の製造方法
JP3907845B2 (ja) 半導体装置
JP2004319996A (ja) 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2000012773A (ja) 半導体装置及びその製造方法
JP4655300B2 (ja) リードフレーム
JP4638657B2 (ja) 電子部品内蔵型多層基板
JP5641072B2 (ja) 回路基板
JP4380334B2 (ja) 電子装置の製造方法
JPH1167963A (ja) 半導体装置
JP4419187B2 (ja) 回路基板
JP4370613B2 (ja) 多層ハイブリッド回路
JP4850084B2 (ja) 電線複合プリント配線基板、電線複合プリント配線基板製造方法、電線部品、電線部品製造方法、および電子機器
JP4388168B2 (ja) 樹脂成形基板
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2002016330A (ja) 部品実装用基板およびその製造方法
JP4097187B2 (ja) コネクターおよびその実装構造
JP2594365B2 (ja) 配線基板及び配線基板の接続方法
JP2005183613A (ja) 基板接合方法、複合基板
JP2002094216A (ja) 埋め込み基板とその製造方法
JP2004071858A (ja) 配線板及び電子装置、ならびに配線板の製造方法及び電子装置の製造方法
JP2003243562A (ja) 樹脂封止基板とその製造方法および該基板中間製品とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees