JPS6127662A - パツケ−ジ - Google Patents
パツケ−ジInfo
- Publication number
- JPS6127662A JPS6127662A JP10946085A JP10946085A JPS6127662A JP S6127662 A JPS6127662 A JP S6127662A JP 10946085 A JP10946085 A JP 10946085A JP 10946085 A JP10946085 A JP 10946085A JP S6127662 A JPS6127662 A JP S6127662A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- package
- fingers
- terminals
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体デバイスのパッケージングに関し、特に
種々の集積回路チップと共に使用することのできるパッ
ケージに関する。
種々の集積回路チップと共に使用することのできるパッ
ケージに関する。
（従来の技術）
半導体集積回路のためのパッケージは、パッケージ上に
厖大な数の端子を設けて該パッケージ内の集積回路を、
それと協働する外部回路機構と相互に接続する必要性の
ために、近年益々複雑化してきている。また、各パッケ
ージは接地ビンと電源ビン（通常、殆んどの正の電源に
対してはＶｏｏと、殆んどの負の電源に対してはＶｓｓ
と表示する）とを必要とする。集積回路における一つの
問題点は、回路への電源におけるノイズが集積回路へ伝
送されて、電気回路の作動に誤りを生ぜしめることであ
る。典型的には、入出力ビンで信号をオン、オフ切換え
することによりＶｏｏ電源のノイズを発生ゼしめ、それ
がチップへ供給される電力の変動をもたらし、回路の機
能を妨害するであろう。このことは不所望なことである
。従って、できることならば、そのようなノイズに対す
るフィルタをパッケージ内に設けるのが好ましいことで
ある。しかし通常、チップコンデンサがパッケージの外
部に付加されて、かかるノイズを浦波している。
厖大な数の端子を設けて該パッケージ内の集積回路を、
それと協働する外部回路機構と相互に接続する必要性の
ために、近年益々複雑化してきている。また、各パッケ
ージは接地ビンと電源ビン（通常、殆んどの正の電源に
対してはＶｏｏと、殆んどの負の電源に対してはＶｓｓ
と表示する）とを必要とする。集積回路における一つの
問題点は、回路への電源におけるノイズが集積回路へ伝
送されて、電気回路の作動に誤りを生ぜしめることであ
る。典型的には、入出力ビンで信号をオン、オフ切換え
することによりＶｏｏ電源のノイズを発生ゼしめ、それ
がチップへ供給される電力の変動をもたらし、回路の機
能を妨害するであろう。このことは不所望なことである
。従って、できることならば、そのようなノイズに対す
るフィルタをパッケージ内に設けるのが好ましいことで
ある。しかし通常、チップコンデンサがパッケージの外
部に付加されて、かかるノイズを浦波している。
パッケージの必要な端子の数が増大したために、正方形
あるいは長方形のアレイに配列された数百にも及ぶ入出
力電源および接地端子を含む、いわゆる「ビン・グリッ
ド・アレイ」パッケージが開発されている。かかるパッ
ケージは屡々、外観が対称的であり、従って４通りの方
法の内何れの方法ででもソケットに差込むことができる
。しかしながら、典型的には、パッケージを装着する正
しい方法は１つだけである。電気的テストの際の対称的
パッケージの誤装着による超小型電子部昂の破壊を防ぐ
ために採用されてきた一つの技法は、ＶＤＤ端子やＶＳ
Ｓ端子をそれぞれ複数個パッケージに対称位置に設ける
ことであった。これらの端子はデバイスへの電力の誤っ
た供給を防ぎそれによってデバイスが破損することを防
止するであろう。この技法はまた、パッケージ内の種々
の場所においてチップの周りに電源および接地を提供す
る。これは、チップ・オ°ン電力および接地バスに必要
とされる半導体表面積の大きさを最小化する上に有利で
ある。この技法は、テストおよび最終用途に供する際に
電源電圧を間違って印加することによってデバイスに与
える電気的損害を防ぐも、数多くのパッケージ端子を電
源および接地に供しなければならない。このために、入
出力信号用途に向は得る端子数は減少する。かくして、
必要な追加の端子を収容するのに、より大型のパッケー
ジが必要となる。
あるいは長方形のアレイに配列された数百にも及ぶ入出
力電源および接地端子を含む、いわゆる「ビン・グリッ
ド・アレイ」パッケージが開発されている。かかるパッ
ケージは屡々、外観が対称的であり、従って４通りの方
法の内何れの方法ででもソケットに差込むことができる
。しかしながら、典型的には、パッケージを装着する正
しい方法は１つだけである。電気的テストの際の対称的
パッケージの誤装着による超小型電子部昂の破壊を防ぐ
ために採用されてきた一つの技法は、ＶＤＤ端子やＶＳ
Ｓ端子をそれぞれ複数個パッケージに対称位置に設ける
ことであった。これらの端子はデバイスへの電力の誤っ
た供給を防ぎそれによってデバイスが破損することを防
止するであろう。この技法はまた、パッケージ内の種々
の場所においてチップの周りに電源および接地を提供す
る。これは、チップ・オ°ン電力および接地バスに必要
とされる半導体表面積の大きさを最小化する上に有利で
ある。この技法は、テストおよび最終用途に供する際に
電源電圧を間違って印加することによってデバイスに与
える電気的損害を防ぐも、数多くのパッケージ端子を電
源および接地に供しなければならない。このために、入
出力信号用途に向は得る端子数は減少する。かくして、
必要な追加の端子を収容するのに、より大型のパッケー
ジが必要となる。
従来の技術においては、半導体のダイは接地面に取付け
られており、この接地面の一部分が半導体のダイを越え
て延びている。第７図にこの構造を示す。多数のリード
ボンド７４ａ 、 ７４ｂは、ダイア２上の接地パッド
７７ａ 、 ７７ｂからダイ周縁の囲りの接地面７３の
延長部へと接続される。このような接地面延長部がある
ために、ダイ上のポンディングパッドから接地面へ、ど
こでも都合の良いところで容易に接続することができる
。この場合複数の指状部またはポンディングパッド（７
５−１乃至７５−４０として示される）は、同一レベル
上または他のレベル上でパッケージに設けられ、各指状
部７５−１内７５−４０と、ダイ１２上の対応するパッ
ド７８−１乃至７８−４０とを接続するボンディングワ
イヤ７６−１乃至７６−４０によって、外部回路機構か
らの入出力端子はダイア２と相互に接続されることが可
能となる。
られており、この接地面の一部分が半導体のダイを越え
て延びている。第７図にこの構造を示す。多数のリード
ボンド７４ａ 、 ７４ｂは、ダイア２上の接地パッド
７７ａ 、 ７７ｂからダイ周縁の囲りの接地面７３の
延長部へと接続される。このような接地面延長部がある
ために、ダイ上のポンディングパッドから接地面へ、ど
こでも都合の良いところで容易に接続することができる
。この場合複数の指状部またはポンディングパッド（７
５−１乃至７５−４０として示される）は、同一レベル
上または他のレベル上でパッケージに設けられ、各指状
部７５−１内７５−４０と、ダイ１２上の対応するパッ
ド７８−１乃至７８−４０とを接続するボンディングワ
イヤ７６−１乃至７６−４０によって、外部回路機構か
らの入出力端子はダイア２と相互に接続されることが可
能となる。
回路基板あるいはソケットへのパッケージの誤装着を防
止する技法は、パッケージからの１本またはそれ以上の
非対称リードを使用して、パッケージが正しい方法以外
の如何なる方法ででも装着されることを防ぐことを含む
。しかしながら、これは費用の増大を招き、またパッケ
ージされた部分をそのソケットに間違って装着しようと
してリードの成るものを！ｉ！損または破壊し、それに
よってパッケージをも破壊してしまうことがあり得ると
いう点で時には好ましくない。さらにまた、もしもパッ
ケージの全表面に亘って入出力ピンが設けられていたな
らば、非対称的に取り付けられるビンに対する余地は全
くないであろう。
止する技法は、パッケージからの１本またはそれ以上の
非対称リードを使用して、パッケージが正しい方法以外
の如何なる方法ででも装着されることを防ぐことを含む
。しかしながら、これは費用の増大を招き、またパッケ
ージされた部分をそのソケットに間違って装着しようと
してリードの成るものを！ｉ！損または破壊し、それに
よってパッケージをも破壊してしまうことがあり得ると
いう点で時には好ましくない。さらにまた、もしもパッ
ケージの全表面に亘って入出力ピンが設けられていたな
らば、非対称的に取り付けられるビンに対する余地は全
くないであろう。
先行技術におけるパッケージは上述の問題点を克服する
に必ずしも効果的ではなかった。
に必ずしも効果的ではなかった。
（発明が解決しようとする問題点）
本発明は従来技術における集積回路のパッケージについ
て上述せる多（の欠点を克服し、パッケージの端子（屡
々Ｕピンｊと称されるンに機能を割当てる上において柔
軟性を具えることのできるパッケージを提供する。かが
る端子はパッケージの外部で利用することができ、かつ
パッケージ内部の集積回路を外部回路機構と接続するの
に使用される。本発明のパッケージは、パッケージがら
の成る入出力端子の機能において柔軟性を持たせるのみ
ならず、またもともと入出力端子として設゛計された端
子を接地あるいは電源端子として機能せしめることがで
きる。本発明パッケージはまた、パッケージ固有の部品
としてのコンデンサを電源と接地面との間に設け、パッ
ケージに対する多数の内外の電源のいずれかから発生す
るノイズを濾波してしまうことを可能とする。
て上述せる多（の欠点を克服し、パッケージの端子（屡
々Ｕピンｊと称されるンに機能を割当てる上において柔
軟性を具えることのできるパッケージを提供する。かが
る端子はパッケージの外部で利用することができ、かつ
パッケージ内部の集積回路を外部回路機構と接続するの
に使用される。本発明のパッケージは、パッケージがら
の成る入出力端子の機能において柔軟性を持たせるのみ
ならず、またもともと入出力端子として設゛計された端
子を接地あるいは電源端子として機能せしめることがで
きる。本発明パッケージはまた、パッケージ固有の部品
としてのコンデンサを電源と接地面との間に設け、パッ
ケージに対する多数の内外の電源のいずれかから発生す
るノイズを濾波してしまうことを可能とする。
（問題点を解決するための手段）
本発明によれば、複数の導電性指状部（その選択された
数のものが相互に電気的に絶縁されている）はパッケー
ジの一つまたはそれ以上の面上でパッケージ内に形成さ
れている。指状部の必ずしもザベてではないがその多（
には、パッケージ内部に置かれた集積回路と電気的接触
をするのに使用する多数の端子（ときにはビンと称され
、かつビンとして図示される）が接続される。本発明の
一実施例においては、端子の数は指状部の数よりも少な
い。リードワイヤは、成る指状部から、電源面、接地面
または入出力端子に直接あるいは間接に接続する他の指
状部へと結合（ボンディング）され、上記の成る指状部
を電源端子、接地端子または入出力端子へ接続させるよ
うにすることができる。これによってパッケージ構造に
対する柔軟性がさらに付加され、成る１つの与えられた
パッケージ構造により多くの異なった出力ビン割当てを
得ることができ、このパッケージ構造を多くの異なった
集積回路に使用することができる。この意味において、
パッケージは「プログラム可能」であると云われる。
数のものが相互に電気的に絶縁されている）はパッケー
ジの一つまたはそれ以上の面上でパッケージ内に形成さ
れている。指状部の必ずしもザベてではないがその多（
には、パッケージ内部に置かれた集積回路と電気的接触
をするのに使用する多数の端子（ときにはビンと称され
、かつビンとして図示される）が接続される。本発明の
一実施例においては、端子の数は指状部の数よりも少な
い。リードワイヤは、成る指状部から、電源面、接地面
または入出力端子に直接あるいは間接に接続する他の指
状部へと結合（ボンディング）され、上記の成る指状部
を電源端子、接地端子または入出力端子へ接続させるよ
うにすることができる。これによってパッケージ構造に
対する柔軟性がさらに付加され、成る１つの与えられた
パッケージ構造により多くの異なった出力ビン割当てを
得ることができ、このパッケージ構造を多くの異なった
集積回路に使用することができる。この意味において、
パッケージは「プログラム可能」であると云われる。
本発明の他の実施例においては、互いに電気的に絶縁さ
れている、選択された数の導電性指状部の各々はパッケ
ージからの端子に接続される。残りの指状部は、パッケ
ージ中の電源面またはパッケージ中の接地面のどららか
に接続される。パッケージからの選択された端子は、こ
れらの端子に接続する指状部をリードワイヤ、導電性貫
通路または他の導電手段によってパッケージ中の接地面
あるいは電源面と接続することにより接地または電源を
持つようにプログラムすることができる。
れている、選択された数の導電性指状部の各々はパッケ
ージからの端子に接続される。残りの指状部は、パッケ
ージ中の電源面またはパッケージ中の接地面のどららか
に接続される。パッケージからの選択された端子は、こ
れらの端子に接続する指状部をリードワイヤ、導電性貫
通路または他の導電手段によってパッケージ中の接地面
あるいは電源面と接続することにより接地または電源を
持つようにプログラムすることができる。
接地面と電源面とは、パッケージ内の同一レベル上また
は異なったレベル上に位置することができ、かつプログ
ラミングの便宜のために、指状部の間に延びる導電性突
出部を含むことができる。パッケージは、接地面および
電源面よりの突出部の選択されたものから、選択された
指状部へとワイヤボンドまたは他の接続手段を形成する
ことによってプログラムされる。
は異なったレベル上に位置することができ、かつプログ
ラミングの便宜のために、指状部の間に延びる導電性突
出部を含むことができる。パッケージは、接地面および
電源面よりの突出部の選択されたものから、選択された
指状部へとワイヤボンドまたは他の接続手段を形成する
ことによってプログラムされる。
本発明のパッケージは、セラミックまたはプラスチック
を含む種々の材料から製作することができる。成る具体
例においては、パッケージにはプリント回路板の技術を
利用して、接地面をプリント回路板の片側に設け、電源
面を伯の側に設ける。
を含む種々の材料から製作することができる。成る具体
例においては、パッケージにはプリント回路板の技術を
利用して、接地面をプリント回路板の片側に設け、電源
面を伯の側に設ける。
かくして、電源面はプリント回路板の誘電体を通して接
地面と、容量結合され、チップのオンおよびオフ作動で
発生ずることのあるノイズを濾波する。集積回路のダイ
は、一般的には接地面に接着され、また電源面はプリン
ト回路板の誘電体を通る貫通路によってダイにアクセス
し得る。各貫通路は指状部またはボンドパッドで終端し
、この指状部またはボンドパッドはワイヤボンディング
。
地面と、容量結合され、チップのオンおよびオフ作動で
発生ずることのあるノイズを濾波する。集積回路のダイ
は、一般的には接地面に接着され、また電源面はプリン
ト回路板の誘電体を通る貫通路によってダイにアクセス
し得る。各貫通路は指状部またはボンドパッドで終端し
、この指状部またはボンドパッドはワイヤボンディング
。
テープ自動ボンディングまたは他の相互接続技術により
ダイと接続することができる。
ダイと接続することができる。
本発明の他の特徴と利点とは、添付図面と共になされる
以下の詳細な説明から当業者に明らかとなろう。
以下の詳細な説明から当業者に明らかとなろう。
（実施例）
本発明の実施例を数例しめすが、本発明のその他の態様
は本書中の記載によって明らかとなろう。
は本書中の記載によって明らかとなろう。
よって、以下の記載は単に説明のためのものであって本
発明の限定を意味するものではない。
発明の限定を意味するものではない。
第１図は、本発明パッケージの一つの具体例の一部を示
すものである。第１図において、パッケージ１０は誘電
体材料Ｍ１１を含んでなり、この誘電体材料層は典型的
にはガラス繊維強化エポキシ樹脂（例えばプリント回路
板に用いられるタイプのエポキシ樹脂）から、あるいは
その他の適宜な誘電体材料から形成される。誘電体材料
層１１の底面上には導電面１２が形成される。典型的な
導電面１２はプリント回路板の技術において周知の方法
により銅で作られる。プリント回路板１１の底面からは
、ビン１８−１ 、１８−２ 、 ・、 １８−ｍ−、
１８’−Ｍとして表わしである複数の端子すなわちビン
１８が突出している。ここでＭは、パッケージに用いら
れる入出力ビンと、電源ビンと、接地ビンとの最大個数
を表わす整数であり、ｍは１≦ｍ≦Ｍで与えられる整数
である。典型的には、対称的に配設された４個の接地ビ
ンと４個の電源ビンとがこの型式のパッケージに使用さ
れる。４個の接地ビンと４個の電源ビンとを使用するこ
とによってこれらのビンをパッケージ上に対称に配置す
ることができ、そのためパッケージが４つの可能な方向
のどんな向きでソケットに挿し込まれても、正しいビン
がソケットの接地点および電源に接触するであろう。
すものである。第１図において、パッケージ１０は誘電
体材料Ｍ１１を含んでなり、この誘電体材料層は典型的
にはガラス繊維強化エポキシ樹脂（例えばプリント回路
板に用いられるタイプのエポキシ樹脂）から、あるいは
その他の適宜な誘電体材料から形成される。誘電体材料
層１１の底面上には導電面１２が形成される。典型的な
導電面１２はプリント回路板の技術において周知の方法
により銅で作られる。プリント回路板１１の底面からは
、ビン１８−１ 、１８−２ 、 ・、 １８−ｍ−、
１８’−Ｍとして表わしである複数の端子すなわちビン
１８が突出している。ここでＭは、パッケージに用いら
れる入出力ビンと、電源ビンと、接地ビンとの最大個数
を表わす整数であり、ｍは１≦ｍ≦Ｍで与えられる整数
である。典型的には、対称的に配設された４個の接地ビ
ンと４個の電源ビンとがこの型式のパッケージに使用さ
れる。４個の接地ビンと４個の電源ビンとを使用するこ
とによってこれらのビンをパッケージ上に対称に配置す
ることができ、そのためパッケージが４つの可能な方向
のどんな向きでソケットに挿し込まれても、正しいビン
がソケットの接地点および電源に接触するであろう。
パッケージに設けられた残りの端子１８は入出力端子と
して機能する。実行的パッケージ構造を得るために、端
子１８−１乃至１８−Ｍの各端子（端子１８−Ｍのよう
に電源面１２に接続する１個またはそれ以上の端子１８
を除く）を囲繞する導体面１２の部分が取り除かれる。
して機能する。実行的パッケージ構造を得るために、端
子１８−１乃至１８−Ｍの各端子（端子１８−Ｍのよう
に電源面１２に接続する１個またはそれ以上の端子１８
を除く）を囲繞する導体面１２の部分が取り除かれる。
それによって、取り除かれた材料に隣接する端子は電源
面１２から電気的に分離される。
面１２から電気的に分離される。
ビン・アレイ・パッケージの典型的先行技術においては
、ビンは、実質的に均一なあるいは対称的な配列でパッ
ケージの片面から突出する。かかる構造は第５８および
５ｂ図に示されている。第５ａおよび５ｂ図のパッケー
ジは、パッケージの底面から突出した複数個のビンを有
するものとして示す。これらのビン１８−１〜１８−Ｍ
は第５ａ図に示すようにパッケージ５０の底面より突出
しており、また第５ｂ図に示すようにパッケージの実質
的に全底面に亘って突出している。この構造によって、
現今のＶＬＳＩ（超大規模集積回路）に必要な厖大な数
の入出力ビン、電源ビンおよび接地ビンを取扱うことが
できる機能的パッケージを得るのに要求される高密度端
子が実現する。さて第１図に戻って説明するに、この第
１図にはビン１８−１乃至１８−Ｍが、導体貫通路（例
えば貫通路１３−１乃至１３−Ｍ）により、誘電体材料
層１１を通って指状部１４−１ 、１４−２ 、・・・
１４−に、・・・、１４−にへと接続された状態が示さ
れている。ここでＫは誘電体材料層１１の表面に形成さ
れた指状部の最大個数を表わす選択された整数であり、
ｋは１≦に≦にで与えられる整数である。端子１８−１
乃至１８−Ｍはすべて対応する指状部１４の１個または
それ以上と電気的に接続される。しかしながら、各指状
部１４は必ずしも対応する端子１８と電気的に直接接続
されない。換言すれば、本発明によると、端子１８より
も多くの指状部１４が存在し得る。例えば、第１図にお
いて、指状部１４−２は貫通路１３ａを経て電源面１２
と接続されており、端子１８と直接に接続されてはいな
い。しかしながら、指状部１４−には電源面１２ともま
た直接に端子１８−Ｍとも、共に接続さている。このこ
とによって本発明のパッケージは、多くの異なった集積
回路または多くの異なったビン形状で使用されるように
プログラミングし得る柔軟性を具える。このプログラミ
ングには、どの端子１８が、これらと関連する導電性指
状部１４と電源面１２まｌ〔は接地面１９との適宜なワ
イヤボンディングによって、電源と接続し、あるいは接
地させられるべきかを選択することが含まれる。
、ビンは、実質的に均一なあるいは対称的な配列でパッ
ケージの片面から突出する。かかる構造は第５８および
５ｂ図に示されている。第５ａおよび５ｂ図のパッケー
ジは、パッケージの底面から突出した複数個のビンを有
するものとして示す。これらのビン１８−１〜１８−Ｍ
は第５ａ図に示すようにパッケージ５０の底面より突出
しており、また第５ｂ図に示すようにパッケージの実質
的に全底面に亘って突出している。この構造によって、
現今のＶＬＳＩ（超大規模集積回路）に必要な厖大な数
の入出力ビン、電源ビンおよび接地ビンを取扱うことが
できる機能的パッケージを得るのに要求される高密度端
子が実現する。さて第１図に戻って説明するに、この第
１図にはビン１８−１乃至１８−Ｍが、導体貫通路（例
えば貫通路１３−１乃至１３−Ｍ）により、誘電体材料
層１１を通って指状部１４−１ 、１４−２ 、・・・
１４−に、・・・、１４−にへと接続された状態が示さ
れている。ここでＫは誘電体材料層１１の表面に形成さ
れた指状部の最大個数を表わす選択された整数であり、
ｋは１≦に≦にで与えられる整数である。端子１８−１
乃至１８−Ｍはすべて対応する指状部１４の１個または
それ以上と電気的に接続される。しかしながら、各指状
部１４は必ずしも対応する端子１８と電気的に直接接続
されない。換言すれば、本発明によると、端子１８より
も多くの指状部１４が存在し得る。例えば、第１図にお
いて、指状部１４−２は貫通路１３ａを経て電源面１２
と接続されており、端子１８と直接に接続されてはいな
い。しかしながら、指状部１４−には電源面１２ともま
た直接に端子１８−Ｍとも、共に接続さている。このこ
とによって本発明のパッケージは、多くの異なった集積
回路または多くの異なったビン形状で使用されるように
プログラミングし得る柔軟性を具える。このプログラミ
ングには、どの端子１８が、これらと関連する導電性指
状部１４と電源面１２まｌ〔は接地面１９との適宜なワ
イヤボンディングによって、電源と接続し、あるいは接
地させられるべきかを選択することが含まれる。
第１図に戻って説明するに貫通路１３ａは、電源面１２
から誘電体材料層１１を通って延在しており、この貫通
路が誘電体材料層１１上に存在する指状部１４−２と電
気的に接触した状態がこの第１図に示されている。しか
しながら、貫通路１３ａの指状部１４−２側とは反対側
の端部にはビンすなわち端子は全く取り付けられておら
ず、また貫通路１３ａのその端部の周囲から導電性電源
面１２の部分が取り除かれてもいない。このように、貫
通路１３ａは電源面１２から電気的に絶縁されていない
。寧ろ、貫通路１３ａは面１２と電気的に接続されてお
り、かくして面１２から指状部１４−２へ電力を伝える
。端子１８−Ｍは電源面１２にも電気的に接続されてい
るものとして示しており、この端子は外部電源から電源
面１２に電力を与える。当然、貫通路１３ａのような多
数の貫通路を本発明のパッケージに使用してダイ１６お
よびその周囲の種々の場所へ電力を供給するようにする
ことができる。指状部１４−２のみがビン１８に接続さ
れていないものとして示した・−が、本発明の原理に従
って構成される実際のパッケージにおいては、指状部１
４−２のような多数の指状部が対応するビン１８と直接
に接続することなく設けられる。望むならば、実際に多
数の指状部１４を貫通路１３ａまたは貫通路１３−１の
ような貫通路とすらも接続せずに設けることまでもが可
能なのである。この場合、かかる指状部（ダイ１６また
は他の指状部１４と接続されるまで電気的に浮遊状態に
ある指状部）をワイヤボンディングによって接続してな
んらかの適宜な機能を与えることができる。
から誘電体材料層１１を通って延在しており、この貫通
路が誘電体材料層１１上に存在する指状部１４−２と電
気的に接触した状態がこの第１図に示されている。しか
しながら、貫通路１３ａの指状部１４−２側とは反対側
の端部にはビンすなわち端子は全く取り付けられておら
ず、また貫通路１３ａのその端部の周囲から導電性電源
面１２の部分が取り除かれてもいない。このように、貫
通路１３ａは電源面１２から電気的に絶縁されていない
。寧ろ、貫通路１３ａは面１２と電気的に接続されてお
り、かくして面１２から指状部１４−２へ電力を伝える
。端子１８−Ｍは電源面１２にも電気的に接続されてい
るものとして示しており、この端子は外部電源から電源
面１２に電力を与える。当然、貫通路１３ａのような多
数の貫通路を本発明のパッケージに使用してダイ１６お
よびその周囲の種々の場所へ電力を供給するようにする
ことができる。指状部１４−２のみがビン１８に接続さ
れていないものとして示した・−が、本発明の原理に従
って構成される実際のパッケージにおいては、指状部１
４−２のような多数の指状部が対応するビン１８と直接
に接続することなく設けられる。望むならば、実際に多
数の指状部１４を貫通路１３ａまたは貫通路１３−１の
ような貫通路とすらも接続せずに設けることまでもが可
能なのである。この場合、かかる指状部（ダイ１６また
は他の指状部１４と接続されるまで電気的に浮遊状態に
ある指状部）をワイヤボンディングによって接続してな
んらかの適宜な機能を与えることができる。
第１図に示すように、ダイ１６は誘電体材料層１１の上
表面１１ａに取付けられた接地面１９に接合される。ダ
イ１６は、ダイ１６上のポンディングパッド（図示しな
い）から指状部１４のうちの対応するものへ取付けられ
たリードワイヤ（これらのうちリードワイヤ１５−１乃
至１５−４が図示されている）を有する。リードワイヤ
１５は周知技術を使用し周知の方法で形成される。接地
面１９はそれから突出した延長部１９−１のような少な
くとも１個の指状延長部を有する。延長部１９−１はワ
・イヤボンドを行なうのに好適な接地指状部として作用
する。ボンディング用の指状延長部１９−１の指状部１
４−にとの接続はリードワイヤ１７−１でなされる。従
って指状部１４−ｋに取付けられた端子１８−ｍはここ
に接地端子と定義される。のぞむならば、接地面１９を
より大ぎくすることができ、また延長部１９−１のよう
な延長部を省くことができる。そのときは、リードワイ
ヤ１１−１は接地面１９の選択された部分に直接に接合
すればよい。リードワイヤ１５−３はダイ１６の上面上
のポンディングパッドと接触する。このポンディングパ
ッドはチップ上の接地パッドとして機能する。
表面１１ａに取付けられた接地面１９に接合される。ダ
イ１６は、ダイ１６上のポンディングパッド（図示しな
い）から指状部１４のうちの対応するものへ取付けられ
たリードワイヤ（これらのうちリードワイヤ１５−１乃
至１５−４が図示されている）を有する。リードワイヤ
１５は周知技術を使用し周知の方法で形成される。接地
面１９はそれから突出した延長部１９−１のような少な
くとも１個の指状延長部を有する。延長部１９−１はワ
・イヤボンドを行なうのに好適な接地指状部として作用
する。ボンディング用の指状延長部１９−１の指状部１
４−にとの接続はリードワイヤ１７−１でなされる。従
って指状部１４−ｋに取付けられた端子１８−ｍはここ
に接地端子と定義される。のぞむならば、接地面１９を
より大ぎくすることができ、また延長部１９−１のよう
な延長部を省くことができる。そのときは、リードワイ
ヤ１１−１は接地面１９の選択された部分に直接に接合
すればよい。リードワイヤ１５−３はダイ１６の上面上
のポンディングパッドと接触する。このポンディングパ
ッドはチップ上の接地パッドとして機能する。
第１図に示した構造は、種々の新規な特徴を有する。第
一の特徴は、指状部１４および延長部１９−１のような
突出部の数が端子１８の数よりも大きいことである。
一の特徴は、指状部１４および延長部１９−１のような
突出部の数が端子１８の数よりも大きいことである。
第二の特徴は、電源指状部１４−２または１４−Ｋ（あ
るいは接地突出部１９−１）を、出力端子１８−１乃至
１８−Ｍのうち適当なものに取付けられた対応する指状
部へ正しく接続゛するだけで、ある選択された数の端子
１８を電源端子（あるいは接地端子）として使用し得る
ことである。例えば、１本またはそれ以上のリードワイ
ヤを指状部１４−１から指状部１４−２へ接続すること
によって、端子１８−Ｍと実質的に同等の電位で端子１
８−１を電源端子ととすることができる。指状部１４−
２は導電性貫通路１３ａによって、電源端子１８−Ｍと
直接に接続−する電源面１２に接続される。半導体チッ
プ１６上で多数の機能が割当てられているポンディング
パッドの位置に応じて各端子１８をこれら多数の機能の
うちのいずれにも割当てることができる。このように、
パッケージはどの端子１８が接地、電源および入出力機
能部に接続されるべきかを決定する上において大きな柔
軟性を有する。換言すれば、パッケージ上の種々のビン
および端子はパッケージの中に取付けられる集積回路の
ダイの要求に対して自由に応じる、すなわちプログラミ
ングすることができる。このことは１個のパッケージを
複数の異なったダイおよび端子の双方またはいずれか一
方の割当のために使用することを可能とする。このパッ
ケージを使用して達成されるパッケージングにおける柔
軟性は、在庫されなければならないパッケージの種類を
可成り減らし、かくして製造コストをも低減させる。従
って、パッケージ端子をパッケージ内に取り付けられる
特注のチップの要求に対して自由に応じられるように、
すなわちプログラミングしうるようにした標準的形状の
パッケージを用いて注文の集積回路（特にゲートアレイ
）、を製造し得る。かくして、第１図のパッケージは外
部の端子１８よりも多くのボンディング用の指状部１４
および突出部１９−１を内部に有している為に、ダイか
らのリードが結合されるべき特別な端子をチップやこれ
を応用したものに要求に対して自由に応じる、すなわち
プログラミングすることを可能とするものである。
るいは接地突出部１９−１）を、出力端子１８−１乃至
１８−Ｍのうち適当なものに取付けられた対応する指状
部へ正しく接続゛するだけで、ある選択された数の端子
１８を電源端子（あるいは接地端子）として使用し得る
ことである。例えば、１本またはそれ以上のリードワイ
ヤを指状部１４−１から指状部１４−２へ接続すること
によって、端子１８−Ｍと実質的に同等の電位で端子１
８−１を電源端子ととすることができる。指状部１４−
２は導電性貫通路１３ａによって、電源端子１８−Ｍと
直接に接続−する電源面１２に接続される。半導体チッ
プ１６上で多数の機能が割当てられているポンディング
パッドの位置に応じて各端子１８をこれら多数の機能の
うちのいずれにも割当てることができる。このように、
パッケージはどの端子１８が接地、電源および入出力機
能部に接続されるべきかを決定する上において大きな柔
軟性を有する。換言すれば、パッケージ上の種々のビン
および端子はパッケージの中に取付けられる集積回路の
ダイの要求に対して自由に応じる、すなわちプログラミ
ングすることができる。このことは１個のパッケージを
複数の異なったダイおよび端子の双方またはいずれか一
方の割当のために使用することを可能とする。このパッ
ケージを使用して達成されるパッケージングにおける柔
軟性は、在庫されなければならないパッケージの種類を
可成り減らし、かくして製造コストをも低減させる。従
って、パッケージ端子をパッケージ内に取り付けられる
特注のチップの要求に対して自由に応じられるように、
すなわちプログラミングしうるようにした標準的形状の
パッケージを用いて注文の集積回路（特にゲートアレイ
）、を製造し得る。かくして、第１図のパッケージは外
部の端子１８よりも多くのボンディング用の指状部１４
および突出部１９−１を内部に有している為に、ダイか
らのリードが結合されるべき特別な端子をチップやこれ
を応用したものに要求に対して自由に応じる、すなわち
プログラミングすることを可能とするものである。
第三の特徴は、接地面と電源面との間に内部コンデンサ
が存在するときは、これが電源における回路ノイズを濾
波するであろうということである。
が存在するときは、これが電源における回路ノイズを濾
波するであろうということである。
第２図は本発明の別の具体例を示Ｊ−もので、この例に
おいては本発明パッケージは入出力指状部と電源バスと
接地バスとを有しそれらはすべてパッケージ内の同一平
面上に形成される。第２図はこの構造の上部平面図であ
る。第２図の構造において、パッケージ２０は誘電体材
料層２１上に形成された導電性材料の層を有する。この
場合この導電性材料を良く知られた標準的なマスキング
およびエツチング技法を用いてパターン化し、誘電体材
料層表面の内域２１を部分的あるいは完全に取り囲む導
電性細条２８を形成する。突出部２８−１ 、２８−２
．２８−３および２８−４は、導電性細条２８の４つの
内側縁２８ａ 、 ２８ｂ 、 ２８ｃおよび２８ｄの
各々から導電性接地面２４（この接地面も電源バスと同
じ導電性材料から作られる）へ向って、内方に突出して
いる。導電性細条２８は電源バスとして役立つ。
おいては本発明パッケージは入出力指状部と電源バスと
接地バスとを有しそれらはすべてパッケージ内の同一平
面上に形成される。第２図はこの構造の上部平面図であ
る。第２図の構造において、パッケージ２０は誘電体材
料層２１上に形成された導電性材料の層を有する。この
場合この導電性材料を良く知られた標準的なマスキング
およびエツチング技法を用いてパターン化し、誘電体材
料層表面の内域２１を部分的あるいは完全に取り囲む導
電性細条２８を形成する。突出部２８−１ 、２８−２
．２８−３および２８−４は、導電性細条２８の４つの
内側縁２８ａ 、 ２８ｂ 、 ２８ｃおよび２８ｄの
各々から導電性接地面２４（この接地面も電源バスと同
じ導電性材料から作られる）へ向って、内方に突出して
いる。導電性細条２８は電源バスとして役立つ。
バス２８からの導電性突出部２８−１乃至２８−４は、
接地パッド２４上に設けられたダイ２６上の１個または
複数の電源パッドにもまた接続するワイヤによって接続
されるべ、き構造を与える。若し導電性細条２８が電源
バスであるならば、導体突出部２８−１乃至２８−４は
、チップ２６の異なった領域で使用するための電源を提
供する。電源バス２８は、パッケージの底部から突出す
る端子（図示されない）と接続されるが、それはこの端
子を例えば、突出部２１−５に接続してなされる。この
具体例においては、突出部２１−５は、パッケージ端子
の１個から電源バス２８への恒久的な電気的接続を表わ
すように意図されている。
接地パッド２４上に設けられたダイ２６上の１個または
複数の電源パッドにもまた接続するワイヤによって接続
されるべ、き構造を与える。若し導電性細条２８が電源
バスであるならば、導体突出部２８−１乃至２８−４は
、チップ２６の異なった領域で使用するための電源を提
供する。電源バス２８は、パッケージの底部から突出す
る端子（図示されない）と接続されるが、それはこの端
子を例えば、突出部２１−５に接続してなされる。この
具体例においては、突出部２１−５は、パッケージ端子
の１個から電源バス２８への恒久的な電気的接続を表わ
すように意図されている。
接地面２４はまた、導電性バス２８と同じ導電性材料で
誘電体材料層２１の上に形成される。接地面２４は、こ
の接地面２４の四辺２４ａ乃至２４ｄｂ１ら突出する突
出部２４−１乃至２４−４を含む。勿論、他の突出部も
また接地面２４から延びることができるであろうし、ま
た接地面２４および導電性バス２８を共に、希望により
、正方形もしくは矩形以外の形に形成することができよ
う。
誘電体材料層２１の上に形成される。接地面２４は、こ
の接地面２４の四辺２４ａ乃至２４ｄｂ１ら突出する突
出部２４−１乃至２４−４を含む。勿論、他の突出部も
また接地面２４から延びることができるであろうし、ま
た接地面２４および導電性バス２８を共に、希望により
、正方形もしくは矩形以外の形に形成することができよ
う。
導電性突出部２４−１乃至２４−４は、ボンディングワ
イヤによって、接地端子からダイ２６が設けられている
接地面へおよびダイ２６上の接地ポンディングパッド（
図示しない）への接続を達成するための接点を構成する
。
イヤによって、接地端子からダイ２６が設けられている
接地面へおよびダイ２６上の接地ポンディングパッド（
図示しない）への接続を達成するための接点を構成する
。
導電性指状部２７−１ 、２７−２ 、・・・、２７ｐ
乃至２７−Ｐ（ここでＰは成る選択された整数であり、
ｐは１≦ｐ≦Ｐで与えられる整数である）は、またバス
２８と接地面２４とを形成するのに使用されたと同じ材
料からマスキングおよびエツチング技法によって形成さ
れる。指状部２７−１乃至２７−Ｐは、各指状部が如何
に機能すべきであるかによって、ダイ２６上のパッド（
図示されていない）とまたは他の指状部２７とあるいは
突出部２８−１乃至２８−４または２４−１乃至２４−
４とリードワイヤによって接続されることができる。指
状部２７はそれぞれ、パッケージの底面から突出してい
る一本のビン（例えば第５ａ図および第５ｂ図に示した
ようなビン１８−１乃至１ｇ−Ｍ）に接続してもよい。
乃至２７−Ｐ（ここでＰは成る選択された整数であり、
ｐは１≦ｐ≦Ｐで与えられる整数である）は、またバス
２８と接地面２４とを形成するのに使用されたと同じ材
料からマスキングおよびエツチング技法によって形成さ
れる。指状部２７−１乃至２７−Ｐは、各指状部が如何
に機能すべきであるかによって、ダイ２６上のパッド（
図示されていない）とまたは他の指状部２７とあるいは
突出部２８−１乃至２８−４または２４−１乃至２４−
４とリードワイヤによって接続されることができる。指
状部２７はそれぞれ、パッケージの底面から突出してい
る一本のビン（例えば第５ａ図および第５ｂ図に示した
ようなビン１８−１乃至１ｇ−Ｍ）に接続してもよい。
ビン（すなわち、端子）に接続されていない指状部は、
ビンに取付けられている他の指状部と、または貫通路に
よって接地バスあるいは電源バスと接続されることもで
きる。このように、このパッケージの設靜には、複数の
指状部２７の使用を通じて、大きい柔軟性が達成される
。
ビンに取付けられている他の指状部と、または貫通路に
よって接地バスあるいは電源バスと接続されることもで
きる。このように、このパッケージの設靜には、複数の
指状部２７の使用を通じて、大きい柔軟性が達成される
。
本発明の更に他の具体例を第３図について説明する。第
３図には、セラミック構造が示されており、この構造に
おいては導電面３１（典型的にはタングステンのような
耐熱性金属から形成される）が、典型的にはＡλ２０３
のようなセラミックの基板３８１上に形成されており、
また他の導電面３２が、電源面として機能する導電面３
１を覆って形成された誘電体材料の他の層３８２の上に
形成されている。誘電体材料のこの二番目の層３８２は
典型的には最初の導電層３１を覆うセラミックで形成さ
れる。導電層３１には開口部３１ａが設けられており、
貫通路３３−２が、最初のセラミック層３８１と二番目
のセラミック層３８２どの両方を通って二番目の導電層
３２と接触するように形成されている。ビン３３３−２
は貫通路３３−２の下端に取付けられており、外部から
ビン３３３−２と貫通路３３−２内の導電性材料とを通
って導電面３２へ至る電気接続をなすことを可能とする
。セラミック材料の三番目の層３８３はセラミック材料
３８２と導電層３２との上に直接に位置する。別の貫通
路３７ｂはセラミック材料３８３の部分３８３ｂを通っ
て、セラミック材料のこの部分３８３ｂの上面上の導電
材料の層３４に形成された導電性領域すなわち指状部３
４ｂまで形成される。
３図には、セラミック構造が示されており、この構造に
おいては導電面３１（典型的にはタングステンのような
耐熱性金属から形成される）が、典型的にはＡλ２０３
のようなセラミックの基板３８１上に形成されており、
また他の導電面３２が、電源面として機能する導電面３
１を覆って形成された誘電体材料の他の層３８２の上に
形成されている。誘電体材料のこの二番目の層３８２は
典型的には最初の導電層３１を覆うセラミックで形成さ
れる。導電層３１には開口部３１ａが設けられており、
貫通路３３−２が、最初のセラミック層３８１と二番目
のセラミック層３８２どの両方を通って二番目の導電層
３２と接触するように形成されている。ビン３３３−２
は貫通路３３−２の下端に取付けられており、外部から
ビン３３３−２と貫通路３３−２内の導電性材料とを通
って導電面３２へ至る電気接続をなすことを可能とする
。セラミック材料の三番目の層３８３はセラミック材料
３８２と導電層３２との上に直接に位置する。別の貫通
路３７ｂはセラミック材料３８３の部分３８３ｂを通っ
て、セラミック材料のこの部分３８３ｂの上面上の導電
材料の層３４に形成された導電性領域すなわち指状部３
４ｂまで形成される。
貫通路３７ｂは、導電面、３１を導電面３４ｂに電気接
触させる。それからセラミック材料３８３中の、導電面
３２を露出した空腔部３６１内に配置された半導体ダイ
３６にはリードワイヤ３５−２が取り付けられる。
触させる。それからセラミック材料３８３中の、導電面
３２を露出した空腔部３６１内に配置された半導体ダイ
３６にはリードワイヤ３５−２が取り付けられる。
かくして、導電面３２は、ダイ３６が結合されでいる接
地面として機能する。導電面３２から三番目のレベルに
ある導電面３４ａへの接触は、セラミック材料３８３ａ
を通って形成された貫通路３７ａによってなされる。リ
ードワイヤ３５−１は接地面３２を指状部３４ａ（この
指状部は導電面３４ｂとは電気的に分離されている）を
通ってダイ３６上の接地パッドと接続する。空腔部３６
１の頂部は壁面３６１ａと３６１ｂ（横断面が示されて
いる）とによって側方の輪郭を定める外端縁を有する。
地面として機能する。導電面３２から三番目のレベルに
ある導電面３４ａへの接触は、セラミック材料３８３ａ
を通って形成された貫通路３７ａによってなされる。リ
ードワイヤ３５−１は接地面３２を指状部３４ａ（この
指状部は導電面３４ｂとは電気的に分離されている）を
通ってダイ３６上の接地パッドと接続する。空腔部３６
１の頂部は壁面３６１ａと３６１ｂ（横断面が示されて
いる）とによって側方の輪郭を定める外端縁を有する。
ダイ３６が結合さているパッケージは多数の異なつた導
電面を持つ。それらは、ダイ３６が結合している接地面
３２．セラミック材料３８２によって接地面から絶縁さ
れている導電面３１．および導電性指状部３４ａ 、
３４ｂを形成し且つリードワイヤ３５−１゜３５−２を
結合させてダイ３６の頂部のポンディングパッドと接触
させた、セラミック材料３８３ｂ、、 ３８３ａの頂
部の面３４である。
電面を持つ。それらは、ダイ３６が結合している接地面
３２．セラミック材料３８２によって接地面から絶縁さ
れている導電面３１．および導電性指状部３４ａ 、
３４ｂを形成し且つリードワイヤ３５−１゜３５−２を
結合させてダイ３６の頂部のポンディングパッドと接触
させた、セラミック材料３８３ｂ、、 ３８３ａの頂
部の面３４である。
セラミックの追加の層３８４ａ、 ３８４ｂはセラミッ
ク３８３ａと３８３ｂとの上に積層されてチップ空腔部
の上部を形成し、その端縁は３６１ａおよび３６１ｂと
表示されている。最後にｉ３９が空腔部３６１の頂部を
封止し空腔部内部に結合されている半導体ダイ３６とリ
ードワイヤ３５とを保護する。第３図に示した構造の場
合も貫通路、例えば貫通路３７ａおよび３７ｂによって
接地面３２または電源面３１と接続する多数の指状部（
例えばリードワイヤ３５−１および３５−２が結合して
いる指状部３４ａおよび３４ｂ）を利用している。かく
して、貫通路３７ｂは電源面３１を導電性指状部３４ｂ
に接続し、一方貫通路３７ａは接地面３２を指状部３４
ａに接続する。
ク３８３ａと３８３ｂとの上に積層されてチップ空腔部
の上部を形成し、その端縁は３６１ａおよび３６１ｂと
表示されている。最後にｉ３９が空腔部３６１の頂部を
封止し空腔部内部に結合されている半導体ダイ３６とリ
ードワイヤ３５とを保護する。第３図に示した構造の場
合も貫通路、例えば貫通路３７ａおよび３７ｂによって
接地面３２または電源面３１と接続する多数の指状部（
例えばリードワイヤ３５−１および３５−２が結合して
いる指状部３４ａおよび３４ｂ）を利用している。かく
して、貫通路３７ｂは電源面３１を導電性指状部３４ｂ
に接続し、一方貫通路３７ａは接地面３２を指状部３４
ａに接続する。
第６図はチップキャリアを構成する本発明のパッケージ
の更に他の具体例の一部を示すものである。チップキャ
リアはパッケージ６０のすべての四辺上の端子６４−１
乃至６４−Ｍへ延びるボンディング用指状部６３−１乃
至６３−Ｍを具えた構造であり、ここでＭはパッケージ
に形成される指状部の最大数と等しく選ばれた整数であ
り、ｍは１≦ｍ≦Ｍで与えられる整数である。端子６４
は屡々パッケージの誘電体層６１の端縁を巻いて、ダイ
６６が結合している面とは反対側の且つその面と平行な
パッケージ表面に達する。これによってパッケージの二
番目のレベル上のボンディング表面が提供され、パッケ
ージはその二番目の表面上で、パッケージがその一部と
なるプリント回路板に、直接結合させられることが可能
となる。勿論、第６図の構造物は上下を逆にしてソケッ
ト上に装着することもでき、この場合ダイ６６とリード
ワイヤ６５とを接触面の下部のソケット空腔で保護する
。第６図の構造においては、誘電体層６１の上に複数の
導電性指状部６３−１ 、６３−２−６３− ｍ乃至６
３−Ｍが形成されている。ダイ６６は、誘電体層６１の
上面に形成された接地面７０上に取り付けられる。接地
面７０からは突出部７０−１６よび７０−２が延びてお
り、それらにリードワイヤ６９および６７−２が結合さ
れる。
の更に他の具体例の一部を示すものである。チップキャ
リアはパッケージ６０のすべての四辺上の端子６４−１
乃至６４−Ｍへ延びるボンディング用指状部６３−１乃
至６３−Ｍを具えた構造であり、ここでＭはパッケージ
に形成される指状部の最大数と等しく選ばれた整数であ
り、ｍは１≦ｍ≦Ｍで与えられる整数である。端子６４
は屡々パッケージの誘電体層６１の端縁を巻いて、ダイ
６６が結合している面とは反対側の且つその面と平行な
パッケージ表面に達する。これによってパッケージの二
番目のレベル上のボンディング表面が提供され、パッケ
ージはその二番目の表面上で、パッケージがその一部と
なるプリント回路板に、直接結合させられることが可能
となる。勿論、第６図の構造物は上下を逆にしてソケッ
ト上に装着することもでき、この場合ダイ６６とリード
ワイヤ６５とを接触面の下部のソケット空腔で保護する
。第６図の構造においては、誘電体層６１の上に複数の
導電性指状部６３−１ 、６３−２−６３− ｍ乃至６
３−Ｍが形成されている。ダイ６６は、誘電体層６１の
上面に形成された接地面７０上に取り付けられる。接地
面７０からは突出部７０−１６よび７０−２が延びてお
り、それらにリードワイヤ６９および６７−２が結合さ
れる。
ワイヤ６９はダイ６６に接地電位を与え、一方ワイヤ６
７−２は接地面と指状部６３−Ｍとを相互に連結する。
７−２は接地面と指状部６３−Ｍとを相互に連結する。
かくして指状部６３−Ｍは接地電位となろう。
加うるに、二番目の型式の指状部６８−１および６８−
２が第６図に示されている。この二番目の型式の指状部
はこの構造では電源指状部からなる。貫通路７１−１お
よび７１−２はこれらの指状部を、プリント回路板の誘
電体層６１を通って、この誘電体層６１の底面上の電源
面６２へ接続する。ボンディングワイヤ６７−１によっ
て電源指状部６８−２からパッケージ端子６４−２へ導
電径路が形成されるため、端子６４−２と指状部６３−
２とは、電力を集積回路６６へ供給する電源端子および
指状部となる。
２が第６図に示されている。この二番目の型式の指状部
はこの構造では電源指状部からなる。貫通路７１−１お
よび７１−２はこれらの指状部を、プリント回路板の誘
電体層６１を通って、この誘電体層６１の底面上の電源
面６２へ接続する。ボンディングワイヤ６７−１によっ
て電源指状部６８−２からパッケージ端子６４−２へ導
電径路が形成されるため、端子６４−２と指状部６３−
２とは、電力を集積回路６６へ供給する電源端子および
指状部となる。
ボンディングワイヤ６５−１乃至６５−Ｎ（ここでＮは
選択された整数であり、ｎは１≦ｎ≦Ｎによって与えら
れる整数である）は図示するようにダイ６６上のパッド
（図示されない）から指状部６３−１、６３−２ 、
＝・６３− ｍ−６３−Ｍへ延在する。例えばリードワ
イヤ６５−Ｎはダイ６６上のポンディングパッドから電
源指状部６８−１へ延在し、一方リードワイヤ６７−１
は電源指状部６８−２から指状部６３−２へと延在し、
かくして指状部６３−２は電源指状部となり、端子６４
−２は電源端子となる。ワイヤ６５−２は指状部６３−
２からダイ６６１のパッドへ延在し、かくして電力は指
状部６３−２からダイ６６および電源指状部６８−２の
両方へ導かれることとなる。貫通路７１−２は、電源指
状部６８−２から、誘電体層６１を通って延在し、誘電
体層６１の第２の側にある導電層６２と導電的な接触を
なす。層６２はかくして電源バスとなり、電力は誘電体
層６１．を通って導電層６２から誘電体層６１の第１の
表面上の他の指状部例えば指状部６８−１へ与えること
ができる。またワイヤ６５−Ｎのようなワイヤを別の指
状部６３からダイ６６上のポンディングパッド（図示し
ない）に結合させることができる。かくして従来のよう
に多数のバスやチップ表面上の大きな領域を用いること
なく、電力を集積回路チップ６６の異なった部分に分配
供給することができる。
選択された整数であり、ｎは１≦ｎ≦Ｎによって与えら
れる整数である）は図示するようにダイ６６上のパッド
（図示されない）から指状部６３−１、６３−２ 、
＝・６３− ｍ−６３−Ｍへ延在する。例えばリードワ
イヤ６５−Ｎはダイ６６上のポンディングパッドから電
源指状部６８−１へ延在し、一方リードワイヤ６７−１
は電源指状部６８−２から指状部６３−２へと延在し、
かくして指状部６３−２は電源指状部となり、端子６４
−２は電源端子となる。ワイヤ６５−２は指状部６３−
２からダイ６６１のパッドへ延在し、かくして電力は指
状部６３−２からダイ６６および電源指状部６８−２の
両方へ導かれることとなる。貫通路７１−２は、電源指
状部６８−２から、誘電体層６１を通って延在し、誘電
体層６１の第２の側にある導電層６２と導電的な接触を
なす。層６２はかくして電源バスとなり、電力は誘電体
層６１．を通って導電層６２から誘電体層６１の第１の
表面上の他の指状部例えば指状部６８−１へ与えること
ができる。またワイヤ６５−Ｎのようなワイヤを別の指
状部６３からダイ６６上のポンディングパッド（図示し
ない）に結合させることができる。かくして従来のよう
に多数のバスやチップ表面上の大きな領域を用いること
なく、電力を集積回路チップ６６の異なった部分に分配
供給することができる。
リードワイヤ６５−１は指状部６３−１からダイ６６上
のパッドへ延在する。リードワイヤ６９は接地面の突出
部７０−１からダイ６６上のパッドへ延在する。
のパッドへ延在する。リードワイヤ６９は接地面の突出
部７０−１からダイ６６上のパッドへ延在する。
誘電体層６１の底面上には導電性の電源層６２が形成さ
れる。この導電性の電源層６２と接地層７０との間の誘
電体層６１のために、層６２と７０とはコンデンサを形
成する。ノイズはこのコンデンサによって電源層６２か
ら接地層７０へと分路される。かくして第６図に示した
ような本発明パッケージは、懸念されるノイズの殆どを
実質的に除去する。電源指状部６８−１および６８−２
は、貫通路７１−１および７２−２によって電源層６２
に接続される。
れる。この導電性の電源層６２と接地層７０との間の誘
電体層６１のために、層６２と７０とはコンデンサを形
成する。ノイズはこのコンデンサによって電源層６２か
ら接地層７０へと分路される。かくして第６図に示した
ような本発明パッケージは、懸念されるノイズの殆どを
実質的に除去する。電源指状部６８−１および６８−２
は、貫通路７１−１および７２−２によって電源層６２
に接続される。
第６図の構造においては、指状部６３−１乃至６３−Ｍ
が誘電体層６１の端縁まで延在し、この端縁で端子６４
−１乃至６４−Ｍを形成している。各指状部６３の終端
部に隣接した誘電体層６１の端縁には開口部もしくは溝
を設け、誘電体層６１がこれらの開口部において導体材
料をもって実際に貫通して鍍金され、端子６４−１乃至
６４−Ｍが形成されうるようにする。指状部６３との接
点は当該技術における周知の方法で誘電体層６１の底面
上に形成される。パッケージの端子６４−１乃至６４−
Ｍへの回路接続は、典型的には、チップキャリヤをプリ
ント回路板上の配線に半田付けするか、またはそれをソ
ケットに、第６図に示す面を上向きにしたままでまたは
上述のように逆さまにして差込むかして行なわれる。
が誘電体層６１の端縁まで延在し、この端縁で端子６４
−１乃至６４−Ｍを形成している。各指状部６３の終端
部に隣接した誘電体層６１の端縁には開口部もしくは溝
を設け、誘電体層６１がこれらの開口部において導体材
料をもって実際に貫通して鍍金され、端子６４−１乃至
６４−Ｍが形成されうるようにする。指状部６３との接
点は当該技術における周知の方法で誘電体層６１の底面
上に形成される。パッケージの端子６４−１乃至６４−
Ｍへの回路接続は、典型的には、チップキャリヤをプリ
ント回路板上の配線に半田付けするか、またはそれをソ
ケットに、第６図に示す面を上向きにしたままでまたは
上述のように逆さまにして差込むかして行なわれる。
第４図のパッケージ４０は本発明の更に他の具体例を示
すものである。第４図のパッケージ４０において、プリ
ント回路板４１の上には、電源細条または接地細条とし
て機能し得る導電性細条４８と、接地細条または電源細
条して機能し得る別の導電性細条４４とが形成されてい
る。ダイ４６は導電性細条４４の中に配置されているが
それとは電気的に絶縁されている導電性材料４４４上に
取付けられる。
すものである。第４図のパッケージ４０において、プリ
ント回路板４１の上には、電源細条または接地細条とし
て機能し得る導電性細条４８と、接地細条または電源細
条して機能し得る別の導電性細条４４とが形成されてい
る。ダイ４６は導電性細条４４の中に配置されているが
それとは電気的に絶縁されている導電性材料４４４上に
取付けられる。
望むならば、材料４４４は非導電性とすることができる
。
。
導電性指状部４７−１乃至４７−５は、誘電体層４１の
一部の上に形成された状態で示されている。勿論、図示
された限られた数の指状部の他にも、数多くの他の指状
部がパッケージに形成される。指状部４７は、２列に形
成されていることに注目すべきである。この説明図中奇
数番号の指状部４７−１゜４７−３ 、４７〜５等は誘
電体層４１の裏側のビン（図示されない）の外側の列に
接触して形成され、一方、偶数番号の指状部４７−２
、４７−４等は誘電体層４１の裏側のビン（図示されな
い）の内側の列に接触して形成される。かくして、ビン
の二重の列は、このパッケージの周囲の４端縁すべてに
設けられる。勿論、望むならば、指状部の多数の列を、
誘電体層４１の底面から延在するビンの多数の列と接触
するために設けることができよう。指状部４７−１乃至
４７−５は、リードワイヤ４５−１乃至４５−５によっ
てダイ４Ｇ上のポンディングパッドにワイヤボンディン
グされている状態が示されている。
一部の上に形成された状態で示されている。勿論、図示
された限られた数の指状部の他にも、数多くの他の指状
部がパッケージに形成される。指状部４７は、２列に形
成されていることに注目すべきである。この説明図中奇
数番号の指状部４７−１゜４７−３ 、４７〜５等は誘
電体層４１の裏側のビン（図示されない）の外側の列に
接触して形成され、一方、偶数番号の指状部４７−２
、４７−４等は誘電体層４１の裏側のビン（図示されな
い）の内側の列に接触して形成される。かくして、ビン
の二重の列は、このパッケージの周囲の４端縁すべてに
設けられる。勿論、望むならば、指状部の多数の列を、
誘電体層４１の底面から延在するビンの多数の列と接触
するために設けることができよう。指状部４７−１乃至
４７−５は、リードワイヤ４５−１乃至４５−５によっ
てダイ４Ｇ上のポンディングパッドにワイヤボンディン
グされている状態が示されている。
リードワイヤ４５−６は、ダイ４６から、導電性リング
４８の一端縁より突出した導電性突出部４８−３へと延
在する。典型的には、もし導電性リング４８が電源面で
あるならば、突出部４８−３は電力を導電性ワイヤ４５
−６を経てダイ４６へ供給するであろう。
４８の一端縁より突出した導電性突出部４８−３へと延
在する。典型的には、もし導電性リング４８が電源面で
あるならば、突出部４８−３は電力を導電性ワイヤ４５
−６を経てダイ４６へ供給するであろう。
もしもリング４８が接地面であれば、そのときは、リー
ド４５−６は、それが接続されているチップ上のパッド
への接地リードワイヤとての役目を果たすであろう。リ
ング４４は、チップ４６の表面上のパッドと、導電性リ
ード４５−７′ｃ′結合される。リング４４は所望によ
り接地面にも電源面にもなるであろう。
ド４５−６は、それが接続されているチップ上のパッド
への接地リードワイヤとての役目を果たすであろう。リ
ング４４は、チップ４６の表面上のパッドと、導電性リ
ード４５−７′ｃ′結合される。リング４４は所望によ
り接地面にも電源面にもなるであろう。
第４図に示したパッケージの形態の重要な利点は、チッ
プ４６の辺縁の囲りの多数の点からチップに電力を供給
することができ、それによってチップ４６上の電源およ
び接地バスのサイズを減少し、またかくしてチップのサ
イズを減少することができることである。これは、数多
くの電源および接地位置を、それぞれ追加する度毎にパ
ッケージ端子を設ける必要なくして、利用することから
もたらされる顕著な利点である。
プ４６の辺縁の囲りの多数の点からチップに電力を供給
することができ、それによってチップ４６上の電源およ
び接地バスのサイズを減少し、またかくしてチップのサ
イズを減少することができることである。これは、数多
くの電源および接地位置を、それぞれ追加する度毎にパ
ッケージ端子を設ける必要なくして、利用することから
もたらされる顕著な利点である。
第１．第２．第４および第６図に示したパッケージは多
くの方法の何れの方法でも封止することができる。例え
ば、プロブシール（ｂｌｏｂ ５ｅａｌ）を用いるこ
ともでき、あるいは、当該技術で周知の型式の各種ドー
ム状パッケージカバーまたは類似の蓋を使用して封止し
チップやリードワイヤを機械的損傷から保護することが
できる。
くの方法の何れの方法でも封止することができる。例え
ば、プロブシール（ｂｌｏｂ ５ｅａｌ）を用いるこ
ともでき、あるいは、当該技術で周知の型式の各種ドー
ム状パッケージカバーまたは類似の蓋を使用して封止し
チップやリードワイヤを機械的損傷から保護することが
できる。
更に本明細書および特許請求の範囲を通して、「誘電体
層」および「導電層」なる語句は、それぞれ誘電体材料
または導電性材料の一つまたはそれ以上の層を意味する
と解釈されるものとする。
層」および「導電層」なる語句は、それぞれ誘電体材料
または導電性材料の一つまたはそれ以上の層を意味する
と解釈されるものとする。
本発明のその他の具体例は、本開示に鑑みれば、パッケ
ージング技術における当業者にとって明らかであろう。
ージング技術における当業者にとって明らかであろう。
本発明のパッケージは、半導体デバイス用のパッケージ
として述べられたが、このパッケージは他の電子デバイ
ス例えば受動抵抗回路網およびハイブリッド回路と共に
使用するのにも適している。
として述べられたが、このパッケージは他の電子デバイ
ス例えば受動抵抗回路網およびハイブリッド回路と共に
使用するのにも適している。
本発明にかかる集積回路用のプログラム可能なパッケー
ジは、要約すると、接地面と、電源面と、電気的に互い
に分離されているが導電性とした複数個の指状部と、パ
ッケージ外面の多数の端子を含む。選択された入出力信
号を取扱う選択された数の指状部はパッケージ外面の多
数の端子と直接に接続される。他の指状部はパッケージ
内部で接地面または電源面にあるいは入出力面に接続さ
れるのに使用される。その結果としてのパッケージにお
いては、外部電源および接地点に接続し入出力信号を取
扱う特別な端子が回路の要求およびダイ上のポンディン
グパッドの配列に従ってプログラミングされることが可
能となるのである。
ジは、要約すると、接地面と、電源面と、電気的に互い
に分離されているが導電性とした複数個の指状部と、パ
ッケージ外面の多数の端子を含む。選択された入出力信
号を取扱う選択された数の指状部はパッケージ外面の多
数の端子と直接に接続される。他の指状部はパッケージ
内部で接地面または電源面にあるいは入出力面に接続さ
れるのに使用される。その結果としてのパッケージにお
いては、外部電源および接地点に接続し入出力信号を取
扱う特別な端子が回路の要求およびダイ上のポンディン
グパッドの配列に従ってプログラミングされることが可
能となるのである。
第１図は、デュアルブレーン構造を採用した本発明パッ
ケージの一部を示す斜視図、 第２図は、シングルブレーン構造を採用した本発明パッ
ケージを示す平面図、 第３図は、本発明の原理を採用したセラミック・パッケ
ージ構造を示す横断面図、 第４図は、ダイパッドが電源および接地バスから電気的
に分離されているパッケージ構造を示す斜視図、 第５ａ図および第５ｂ図は、従来のビン・グリッド・ア
レイ・パッケージ上の出力端子の配列を示す説明図、 第６図は、本発明パッケージの他の具体例の一部分を示
す斜視図、 第７図は、接地面上に取り付けられた半導体と、この半
導体を外部回路に接続するのに使用する対応した複数の
パッケージ端子に取付けられた複数の導電性指状部とを
有する従来のパッケージを示す平面図である。 １０、２０．４０．６０・・・パッケージ１１、２１．
６１・・・誘電体材料層 １２・・・導電面（電源面）
ケージの一部を示す斜視図、 第２図は、シングルブレーン構造を採用した本発明パッ
ケージを示す平面図、 第３図は、本発明の原理を採用したセラミック・パッケ
ージ構造を示す横断面図、 第４図は、ダイパッドが電源および接地バスから電気的
に分離されているパッケージ構造を示す斜視図、 第５ａ図および第５ｂ図は、従来のビン・グリッド・ア
レイ・パッケージ上の出力端子の配列を示す説明図、 第６図は、本発明パッケージの他の具体例の一部分を示
す斜視図、 第７図は、接地面上に取り付けられた半導体と、この半
導体を外部回路に接続するのに使用する対応した複数の
パッケージ端子に取付けられた複数の導電性指状部とを
有する従来のパッケージを示す平面図である。 １０、２０．４０．６０・・・パッケージ１１、２１．
６１・・・誘電体材料層 １２・・・導電面（電源面）
Claims (1)
- 【特許請求の範囲】 １、電子デバイスに用いるパッケージにおいて、該パッ
ケージが、片側の第一面とそれに平行な反対側の第二面
とを有する誘電体材料の層と、前記第一面上に形成され
た導電性材料の第一層と、前記第二面上に形成された導
電性材料の第二層とを具えており、導電性材料の前記第
一および第二層が前記パッケージ内で接地および電源接
続に対する導電路を構成し、導電性材料の前記第二層は
その上に電子デバイスが装着されるようになっており、
前記パッケージが更に、導電性材料の前記の第二層から
形成された複数個の導電性指状部と、前記の導電性指状
部から導電性材料の前記第一層にあけた孔まで前記の誘
電体材料の層を通って形成された多数の貫通路と、前記
の誘電体材料の層の第一面上に形成され、この第一面か
ら離れる方向に延在する多数の端子とを具えており、前
記の端子は前記の多数の貫通路に電気接続されて前記の
導電性指状部のうちの選択されたものに対する電気接続
を達成しており、前記の端子の個数が前記誘電体層の第
二面に形成された指状部の個数よりも少なくなっており
、前記の端子のうち選択された個数の端子を除くすべて
の端子が導電性材料の前記第一層から絶縁されているこ
とを特徴とするパッケージ。 ２、前記の多数の端子のうちの所定個数の端子が前記の
誘電体材料の層を通る対応する個数の貫通路内に形成さ
れた導電性材料と電気接触している特許請求の範囲第１
項に記載のパッケージ。 ３、前記の選択された個数の端子を囲む導電性材料の前
記第一層の一部分が除去され、これにより前記の選択さ
れた個数の端子の各々が前記の第一層から電気的に分離
されている特許請求の範囲第２項に記載のパッケージ。 ４、前記の所定個数の端子が導電性材料の前記第一層と
導電的に接触している特許請求の範囲第３項に記載のパ
ッケージ。 ５、半導体パッケージにおいて、該半導体パッケージが
、 電子デバイスが装着された誘電体材料の基 板であって、前記電子デバイスに隣接する前記誘電体材
料の一部分が露出されている基板と、 前記誘電体材料の前記の露出部分上に形成 された複数個の導電性指状部であつて、その各々が他の
導電性指状部から横方向で離間している当該導電性指状
部と、 前記の基板上に形成され、前記のパッケー ジを外部回路に電気接続するのに適した多数の導電性端
子と、 前記の多数の導電性端子を前記の複数個の 導電性指状部のうちその総数よりも少く選択された個数
の導電性指状部に相互接続する相互接続手段と を具えたことを特徴とする半導体パッケージ。 ６、前記の電子デバイスが装着されている側とは反対側
の前記の基板の表面上に前記の導電性端子が形成されて
おり、前記相互接続手段が、前記誘電体材料を通って形
成され前記の導電性指状部のうちの選択されたものに導
電接触する多数の導電性貫通路を有している特許請求の
範囲第５項に記載の半導体パッケージ。 ７、貫通路を経て端子に接続されていない前記指状部の
うちの１つ以上を前記指状部の他のものに導電接続する
接続手段を具えている特許請求の範囲第６項に記載の半
導体パッケージ。 ８、前記接続手段が、貫通路を経て端子に接続されてい
ない前記の１つ以上の指状部と貫通路を経て接触する導
電面を具えており、該導電面が前記の１つ以上の指状部
を、外部電源または接地点に接続されるようになってい
る端子に接続している特許請求の範囲第７項に記載の半
導体パッケージ。 ９、前記の電子デバイスが集積回路のダイを有している
特許請求の範囲第５項に記載の半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US61365784A | 1984-05-23 | 1984-05-23 | |
| US613657 | 1984-05-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6127662A true JPS6127662A (ja) | 1986-02-07 |
Family
ID=24458180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10946085A Pending JPS6127662A (ja) | 1984-05-23 | 1985-05-23 | パツケ−ジ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0162521A3 (ja) |
| JP (1) | JPS6127662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142428A (ja) * | 2003-11-07 | 2005-06-02 | Densei Lambda Kk | リードフレームおよびリードフレームの製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
| JP3920629B2 (ja) * | 2001-11-15 | 2007-05-30 | 三洋電機株式会社 | 半導体装置 |
| JP2003174111A (ja) * | 2001-12-06 | 2003-06-20 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758783B2 (ja) * | 1973-02-22 | 1982-12-11 | Nippon Electric Co | |
| JPS5694762A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Plug-in type package |
| FR2495837A1 (fr) * | 1980-12-09 | 1982-06-11 | Thomson Csf | Embase de microboitier d'encapsulation et microboitier comportant une telle embase |
| US4446477A (en) * | 1981-08-21 | 1984-05-01 | Sperry Corporation | Multichip thin film module |
| US4551746A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation |
-
1985
- 1985-05-14 EP EP85200770A patent/EP0162521A3/en not_active Withdrawn
- 1985-05-23 JP JP10946085A patent/JPS6127662A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142428A (ja) * | 2003-11-07 | 2005-06-02 | Densei Lambda Kk | リードフレームおよびリードフレームの製造方法 |
| JP4655300B2 (ja) * | 2003-11-07 | 2011-03-23 | Ｔｄｋラムダ株式会社 | リードフレーム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0162521A3 (en) | 1986-10-08 |
| EP0162521A2 (en) | 1985-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4972253A (en) | Programmable ceramic high performance custom package | |
| US5780925A (en) | Lead frame package for electronic devices | |
| US4901136A (en) | Multi-chip interconnection package | |
| US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
| US4342069A (en) | Integrated circuit package | |
| US4038488A (en) | Multilayer ceramic multi-chip, dual in-line packaging assembly | |
| US4783697A (en) | Leadless chip carrier for RF power transistors or the like | |
| US4763188A (en) | Packaging system for multiple semiconductor devices | |
| US5929516A (en) | Polymer stud grid array | |
| US5227995A (en) | High density semiconductor memory module using split finger lead frame | |
| US4907128A (en) | Chip to multilevel circuit board bonding | |
| EP0015583A1 (en) | Vertical semiconductor integrated circuit chip packaging | |
| EP1238430A2 (en) | Dual-die integrated circuit package | |
| US5371321A (en) | Package structure and method for reducing bond wire inductance | |
| JPS63260191A (ja) | 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー | |
| EP0351184A2 (en) | Pin grid array packaging structure | |
| KR100386018B1 (ko) | 스택형반도체디바이스패키지 | |
| US5220196A (en) | Semiconductor device | |
| US5324985A (en) | Packaged semiconductor device | |
| KR900007301B1 (ko) | 반도체패키지 | |
| US5532906A (en) | Wiring substrate | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| US5410182A (en) | High density semiconductor device having inclined chip mounting | |
| JPS6356706B2 (ja) | ||
| JPS6127662A (ja) | パツケ−ジ |