JPS63260191A - 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー - Google Patents

表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー

Info

Publication number
JPS63260191A
JPS63260191A JP63067050A JP6705088A JPS63260191A JP S63260191 A JPS63260191 A JP S63260191A JP 63067050 A JP63067050 A JP 63067050A JP 6705088 A JP6705088 A JP 6705088A JP S63260191 A JPS63260191 A JP S63260191A
Authority
JP
Japan
Prior art keywords
conductive layer
conductive
ceramic substrate
layer
metallization layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63067050A
Other languages
English (en)
Inventor
ジヨージ・エム・ヘルナンデス
ロドニイ・ダヴリユー・ラルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPS63260191A publication Critical patent/JPS63260191A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は集積回路用減結合コンデンサーの分野に関する
。更に詳細に述べれば、本発明は表面装着集積回路用の
ピン・グリッド列（ＰＧＡ　）型集積回路パッケージと
リード付きおよびリード無しのチップ支持体パッケージ
とに関連して使用するに特に好適な新規且つ改良された
減結合コンデンサーに関する。
（従来の技術） マイクロエレクトロニクスの分野では高周波動作、特に
集積回路の切換えにより過渡エネルギーが電源回路と結
合する可能性が生ずることが良く知られている。一般に
、集積回路用電源に不要な高周波雑音あるいは妨害が入
らないようにするにはＩＣの電源と接地リードとの間に
減結合コンデンサーを結合して行っている。一つの接続
機構では集積回路の外側に、コンデンサーを内部電源お
よび接地平面に接続するのにめっきしたスルーホールを
使用して、多層印刷回路板に装着したコンデンサーを利
用し、このコンデンサーを集積回路の電源接続リードに
接触させている。あまり好ましくない方法（インダクタ
ンスが高い点で）は減結合コンデンサーと集積回路の電
源および接地リードとを多層印刷回路板か両面印刷回路
に設けた線路を経由して相互に接続することである。
上記二つの減結合技術には幾つかの欠点がある。これら
の欠点のうち最も重大なものはコンデンサーを含めて、
回路が個別コンデンサーとこれが減結合している集積回
路との間のリードおよび相互接続線路の形状および長さ
のため高い周波数で非常に誘導的になるということにあ
る。事実、リードおよび印刷回路板線路のインダクタン
スは回路内のコンデンサーの高周波効果を無効とするに
充分なほど高くなることがある。第２の重大な欠点はコ
ンデンサーを集積回路に隣接して使用することに付随す
る空間利用の非能率ということである。減結合コンデン
サーと印刷回路板上の相互接続線路との所要空間すなわ
ち実際の地所は板上で達成可能な構成部分の最適詰め込
み密度に悪影響を及ぼす。
印刷回路板に装着した減結合コンデンサーを使用するこ
とに関連する上述の欠点を克服しようとして、従来のシ
ュアルイン回路の下に装着するようにした減結合コンデ
ンサーが提案されている。米国特許第４５０２１０１号
は集積回路用減結合コンデンサーを開示している。上述
の先行技術特許の減結合コンデンサーは対向面が金属化
されたセラミック材料の薄い長方形のチップ−であり、
チップの対向面の金属化被膜の、長方形セラミック・チ
ップの対角線上で向き合う一組の隅角に隣接する２点か
ら出る電気的に活性な２本のリードを備えている。コン
デンサーは２本以上の電気的に不活性な擬似リードを備
えることもできる。２本の活性な（および擬似）リード
は下向きに曲げられ、減結合コンデンサー・アセンブリ
は不導電材料のフィルムに包み込まれている。上述の先
行技術特許の教示によれば、減結合コンデンサーは従来
のシュアルイン集積回路から延びる２列のリード間の空
間内に受けられるような寸法になっている。減結合コン
デンサーからの２本の電気的に活性なリードは印刷回路
板に接栓接続され、コンデンサーからのこれらリードが
接地電源導体が接続される印刷回路のスルーホールに差
し込まれた状態になっている。関連する集積回路または
他の電気部品はコンデンサーの上方に配設され、集積回
路または他の構成部品の電源リードが電気的に活性な２
本のコンデンサー・リードが挿入されている印刷回路板
の同じスルーホールに配設されるように回路板に挿入さ
れる。米国特許第４６３６９１８号はシュアルイン集積
回路パッケージの上方または回路板の基面にシュアルイ
ン集積回路パッケージと整列して装着された減結合コン
デンサー素子を開示している。
米国特許第４５０２１０１号および第４６３６９１８号
に述べられている減結合コンデンサーは、その意図する
目的には適しているが、ピン・グリッド列（ＰＧＡ　）
型集積回路パッケージまたは「リード付き」あるいは「
リード無し」形式の表面装着チップ支持体型集積回路と
関連して使用するには特に適応しているものではない。
ＰＧＡパッケージと表面装着パッケージとはＩＣパッケ
ージ技術に普通に使用されるようになってきている。従
来のシュアルイン・パッケージの場合のように、ＰＧＡ
パッケージおよび表面装着チップ支持体パッケージには
電源と接地リードとを横切る同様な減結合が必要である
。しかしながら、上述の特許で開示されている形式の減
結合コンデンサーは周知のＰＧＡパッケージおよび表面
装着集積回路パッケージの特異な構成と関連して使用す
るには困難な構造、構成になっている。
米国特許第４６２６９５８号は上記の問題および欠点を
ピン・グリッド列集積回路パッケージと関連して使用す
るのに特に良く適した減結合コンデンサー構造を提供す
ることにより克服している。同様に％　１９８５年８月
８日付米国特許第７６３８２６号明細書は表面装着プラ
スチック・リード付きチップ支持体と関連して使用する
減結合コンデンサーを開示している。米国特許第７６３
８２６号の減結合コンデンサーは特に印刷配線板と表面
装着集積回路との間に装着するようになっている。最後
に％　１９８６年７月２５日付米国特許第８９０４８９
号明細書はＰＧＡパッケージと組合せて使用する減結合
コンデンサーに関係しており、これでは減結合コンデン
サーは容量値を一層高くし温度安定性を一層増そうとし
て少くとも一つの多層容量性素子を備えている。
（発明が解決しようとする問題点） その意図する目的には良く適しているが、その他の重要
な機能を行うことができる。ＰＧＡパッケージおよびリ
ード付きおよびリード無し形式の表面装着チップ支持体
が必要なことは明らかである。たとえば、多層容量性素
子を組込むことによりキャパシタンスを大きくした、表
面装着リード無しおよびリード付きチップ支持体と組合
せて使用する、減結合コンデンサーの必要性が存在する
。またチップ支持体と印刷配線板との間ではなくリード
無しチップ支持体の上方に装着することができる、表面
装着リード無しく「リード付き」に対するものとしての
）チップ支持体と組合せて使用する減結合コンデンサー
の必要性が存在する。最後に、減結合機能を熱だめの機
能と組合せる金属化誘電体（すなわち、セラミック）か
ら成る。　ＰＧＡパッケージおよび表面装着チップ支持
体の両方に使用される減結合コンデンサーの必要性も存
在する。本発明はこれらの必要性を満たす減結合コンデ
ンサーを提供することを目的とする。
（問題点を解決するための手段） 本発明によれば、「リード無し」表面装着チップ支持体
の上方または「リード付き」表面装着チップ支持体式集
積回路パッケージの下方に直接装着するようになってい
る減結合コンデンサーが提供され、減結合ループが小さ
くなり、一層効果的な減結合構造が得られる。本発明の
減結合コンデンサーはＰＧＡ形式の集積回路パッケージ
の下にも装着することができる。本発明のコンデンサー
は、全体をリード無しチップ支持体パッケージの上方に
またはリード付きチップ支持体またはＰＧＡパーケージ
の下方に静置することにより、回路板の空間の節約に寄
与している、すなわち、印刷回路板上に占有する「正味
の地所」が少い。
容量値を高くし、温度安定性を大きくするために、本発
明の幾つかの実施例は少くとも一つの多層容量性素子を
組込んでおり、一対の導体の代りに金属化した誘電体（
すなわち、セラミック）基板を使用している。また、幾
つかの形式の多層セラミック・コンデンサー素子は低誘
導平行板形式の容量性構造を備えたものが開示されてい
る。本発明の減結合コンデンサー・アセンブリは、集積
回路チップの直下およびＰＧＡパッケージまたは「リー
ド付き」チップ支持体パッケージの下向きに延びるピン
の間に受けられるように、あるいはリード無しチップ支
持体パッケージの直上に装着されるように、充分な大き
さと構成になっている。ＰＧＡ、リード付きおよびリー
ド無しのチップ支持体パッケージには多数の異なる形式
のピン構成があることは周知のことである。したがって
、本発明ではＩＪ　＋ドの位置に柔軟性を持たせるとと
もにＰＧＡまたは表面装着チップ支持体の各電圧レベル
からの複数のピンを備えて特定のＰＧＡまたは表面装着
チップ支持体パッケージに対して仕立て上げるようにな
っている。
（実施例） 本発明の上述のおよび他の利点は当業者には以下の詳細
な説明および図面から明らかになり且つ理解されるであ
ろう。
まず第１図および第２図を参照すると、アセンブリは全
般に１０で示されているが、印刷配線板１４と減結合コ
ンデンサー１６との間にはさみ込まれた周知の表面装着
リード無しチップ支持体（ＬＣＣ）集積回路パッケージ
１２を備えている。前述のように、リード無しチップ支
持体１２の構造は周知であり、誘電体外被（典形的には
プラスチック）の内部に集積回路を備えているものであ
る。ＬＣＣの外被の中にある集積回路（図示せず）はＬ
ＣＣｌ　２の外側に配設された複数の金属化されたはん
だ接続１８に接続されている。印刷配線板１４は回路パ
ターン２２を有する非導電基板２０から構成されている
。
回路パターン２２の所定の区域で、パターンははんだパ
ッド２４で終端している。リード無しチップ支持体１２
のはんだ接続１８はりフローその他の既知のプロセスに
より印刷回路パターン２２のはんだパッド２４に機械的
および電気的に接続されていることがわかる。
本発明によれば、適切な減結合コンデンサー１６がリー
ド無しチップ支持体１２に装着され、印刷配線板１４の
所定のはんだパッド２４に接続されている。減結合コン
デンサー１６には可撓リードの位置とリード無しチップ
支持体１２の各電圧レベルに対応する複数のピンとがあ
り、特定のリード無しチップ支持体に仕立て上げられる
ようになっている。減結合コンデンサー１６の構造はリ
ード無し支持体に直接装着するような寸法に構成されて
いる限り多数の構造の中のどんなものでもよい。たとえ
ば、減結合コンデンサー１６は上下の導体間にはさまれ
、各導体が外向きに延びる複数のリードを備えている状
態で適切な外部絶縁材料で包み込まれた誘電体材料から
構成される構成とすることができる。
このような構造は１９８７年５月１９日付米国特許第２
７９３２号の第１６〜２１図に示され、説明されている
。代案として、減結合コンデンサー１６は１９８７年５
月１９日付米国特許第２８１７２号の第２４〜２８図に
示され、説明されている減結合コンデンサーと同じ構造
構成とすることもできる。この後者の出願書では、減結
合コンデンサーは、それぞれが外向きに延びる複数のリ
ードを有する一対の導体の間にはさみ込まれた少くとも
一つの多層コンデンサー・チップを備えている。後者の
出願書の多層コンデンサー・チップを有する減結合コン
デンサーは、特に後者の出願書の第１１〜１６図に記さ
れた多層容量性素子をこれと組合せて使用すれば、キャ
パシタンスが増えるとともに電気的性質も優れたものに
なる。最後に、第１図および第２図の減結合コンデンサ
ー１６は今後本発明の第３〜１５図で説明する減結合コ
ンデンサーと同じ構造にすることもできる。
減結合コンデンサー１６にどの構造を採用するにしても
、コンデンサーは、本発明による外側に延びる複数の導
体を備えることになる。これらリードは第１図に示すよ
うにリード無しチップ支持体のＶｃｏ　（電源）と接地
はんだ接続とに接続される。コンデンサー１６はリード
２６および２８がＬＣＣｌ　２の側面から張り出しては
んだパッド２４および印刷配線板１４と接触するよう充
分大きくなければならないことがわかる。
減結合コンデンサー１６は多数の異なる構造を取ること
ができるが、次の第３〜１５図に幾つかの望ましい構造
を示す。欠番ζ第３〜５図に戻ると、本発明による減結
合コンデンサーの第１の実施例が外被または基底３０と
カバーまたはリド３２から構成されている。外被３０は
下部基底部３４と上向きに延びる四つの側壁３６とを有
する誘電体材料（好ましくはセラミック材料）から構成
されている。底部３４には第３Ｂ図に示すように所定の
場所に金属化層３８がある。金属化層３８は底部３４か
ら側壁３６を通って延び、側壁３６の外部のタブ４０で
終っている。リド３２はまた適切な誘電体材料（好まし
くはセラミック材料）から構成され、表面４２番この上
には金属化層４４がある。金属化表面３８におけると同
様、金属化表面４４も所定の場所から延びてリド３２の
外側のタブ４６で終っている。次に、適切な多層コンデ
ンサー素子４８が壁３６と基底３０の底部３４との間に
画定される空間内に配設されている。望ましくは、多層
容量性素子４８（その例を第５図に示す）は平行板構造
で、その両側に絶縁端部キャップ５１および５３を有す
る上下の露出電極５０および５２を画定している。この
ような多層容量性素子は１９８６年４月２４日付米国特
許第８９０４８９号および８３９６８６号に完全に説明
されている。
それぞれの電極５０および５２を備えた多層容量性素子
（ＭＬＣ）　４８はリド３２の金属化面４４および外被
３０の金属化面３８にそれぞれ電気的および機械的に接
続されている。このような取付けは導電性ポリイミドま
たはエポ□キシのような導電性接着剤５４により、また
ははんだにより行うことができる。組立て後、リド３２
を第３Ａ図に示す位置とは反対の向きにして！３６の最
上部で画定される平面状表面５５に設置し、空間５６（
第５図）を画定してここに多層容量性素子４８を設置す
る。ＭＬＣ４Ｂの上部電極５０および下部電極５２は、
このようにしてそれぞれ金属化面４４および３．８と接
続されるとともにそれぞれタブ４６および４０にも接続
される。
その後で、導電性（金属）ピン５８と６０とをそれぞれ
タブ４６および４０に対応する場所に埋込むかあるいは
減結合コンデンサー・パッケージの側面に取付ける。次
にパッケージを重合体接着剤でまたははんだで封止する
。
上述のとうり、第３〜５図の減結合コンデンサーは第１
図および第２図に示すようにリード無しチップ支持体の
上部に配設することができる。好ましくは、熱伝導性接
着剤を使用してコンデンサー１６をＬＣＣ１２に機械的
に接続する。
減結合コンデンサー１６からの電気的接触は減結合コン
デンサーの周辺ピン５８および６０をチップ支持体の基
底にある該当はんだパッドにはんだ付けして行う。適切
な熱だめを設けるため、減結合コンデンサーの本体（基
底３０とリド３２）をアルミナ、窒化アルミニウム、ベ
リリアなどのようなセラミック材料から構成しである。
チップ支持体の熱放散と寸法とに関する必要条件により
材料を選択することになる。
本発明による減結合コンデンサーであってリード無しチ
ップ支持体と関連して使用するに特に適しているものの
更に他の実施例を第６〜８図に示す。この実施例は第８
図に一層明瞭に示しである空洞６４を有するリドまたは
カバー６２（第６図を参照）から構成されている。リト
ロ２は少くとも一つの多層容量性素子を交互に配置され
た側面ピンに接続する金属化信号線の十字形交差パター
ンを有する基底６６（第７図）に接続するようになって
いる。なお基底６６を参照すると、第１の金属化パター
ンが６８で示されているが、４本のリード７０Ａ、７０
Ｂ％７０Ｇ、および７０Ｄを有する長方形領域から成っ
ており、各リードが基底６６の西側面の一つで終端して
いる。同様に、第２のパターン７２はそれから延びる４
本のリード７４Ａ、−、Ｄを有する集中金属化領域から
成り、各リードは基底６６の四つの側面の一つで終端し
ている。二つの多層容量性素子７６は第７図の例により
示されていることがわかる。望ましくは、多層容量性素
子７６は先に説明し参照した米国特許第８９３６８６号
の第１４図に示したような端部終端電極を有するもので
ある。このようなＭＬＣは、交互層８０が端部電極８２
および８４番こ接続されている金属化間挿層８０を有す
る誘電体材料（好ましくはセラミック）から構成されて
いる。したがって、第７図および第８図に示すように、
端部電極８２ははんだまたは電気的接着剤８６により回
路パターン６８に電気的に接続されているが、端部電極
８４ははんだまたは類似のもの８８により回路パターン
７２に電気的に接続されている。カバー６２は基底６６
に設置されて外被ＭＬＣ７６のための空間９ｏを画定す
るようになっている。こうしてリトロ２と基板６６とは
ガラスオたは他の適切な接着剤により共に封止され、リ
ードまたはピン９２はそれぞれ回路パターン終端７４Ａ
、−、Ｄおよび７゜Ａｍ１）に側面焼付けされるか取付
けられる。カバー６２と基底６６との間をガラス封止し
たい場合には、ＭＬＣ素子７６を無機充填接着剤を用い
て取付けて高い処理温度に耐えるようにすることができ
る。第３〜５図で説明した先の実施例の場合のうに、特
定のパターンと終端７０Ａ〜Ｄおよび７４Ａ−、、Ｄの
数とは減結合すべきリード無しチップ支持体のＷｏｏ　
（電源）と接地要件とによって決まる。
本発明による減結合コンデンサーの更に別の実施例を第
９図に９６で示す。減結合コンデンサ９６は第６〜８図
の減結合コンデンサーと極めて類似している。第９図の
実施例と第６〜８図の実施例との主な差異はリドまたは
カバーの構造にある。したがって、第６図のリトロ２と
は対照的に、第９図のリド９８にはリド９８を通して開
口１００により設けられた窓枠がある。
したがってリド９８は構成要素の中心部分を開いたまま
番こしておく。減結合コンデンサーの残りの要素は第６
〜８図におけるものと同じである。リド９８と基底６６
′とは共にガラスで封止され、側面焼付はピンは第６〜
８図の実施例の場合のように取付けられている。次に、
少くとも一つのＭＬＣ７６’　（この例では二つのＭＬ
Ｃ）がそのそれぞれの端部電極８２と８４とにより基底
６６′の金属化パターン６８′アよび７′２′に取付け
られている。こうして開口１００は球状先端または他の
適切な絶縁により完全に封止される。
本発明による減結合コンデンサーの更に他の実施例を第
１０〜１５図に示す。第１Ｏ〜１５図の減結合コンデン
サーは誘電体材料、好ましくはセラミック、から構成さ
れ、印刷またはその他の方法で形成された金属化表面を
備えている。この実施例では、誘電体材料の上下二つの
平面状シートはその上に金属化パターンが形成されてい
る。したがって、第１Ｏ図では、下部基板１０２はその
上に金属化パターン１０４が形成されているように示し
である。金属化層１０４は複数のタブ延長部１０６を備
えている。
各タブ延長部１０６には誘電体基板１０２を完全に貫い
て延びる開口１０８がある。開口１０Ｂは導電ピン１１
０を受けるように構成されている。各導電ピン１１０は
（第１０Ａ図を参照）はそれから延びる軸を有する上部
リテーナ−１１２を備えていることがわかる。リテーナ
−１１２は開口１０６より大きく、ピン１１０を開口１
０６の中に保持する働きをする。基板１０２を貫いて別
の開口１１４も設けられている。更ｌこ説明を続ければ
わかるように、開口１１４（これはタブ延長部１０６の
間に設けられ、金属化層１０４とは電気的に絶縁されて
いる）は第１１図に１１６で示す上部基板からの導電ピ
ンを受けるように構成されている。
下部基板１０２の場合のように、上部基板１１６には所
定の場所に金属化層から延びる複数の延長タブ１２０を
含む金属化パターン１１８がある。各タブ１２０は金属
化層１１８と基板１１６との双方を貫く開口１２２を備
えており、この中に導電ピン１２４を受けるように構成
されている。導電ピン１２４は導電ピン１１０と同じで
、それから延びる軸を有するリテーナ１２６を備えてい
る（第１１Ａ図を参照）。開口１２２は基板１０２の開
口１１４と同じ太きさであり、基板１１６と１０２とを
第１２図に示すように一緒にしたとき開口１１４と一直
線になることがわかる。第１２図で、導電ピン１１０と
１２４とはそれぞれ基板１０２および１１６の開口１０
８および１２２を通して挿入されている。（基板１１６
はピン１２４が下を指すように第１図に示す位置に対し
てはじき出されていることに注意。）基板１１６と１０
２とにはさみ込まれて間隔リング１２８があって開口１
３０を画定している。少くとも一つ（この例では六つ）
の多層容量性チップ１３２が絶縁間隔リング１２８の開
口１３０の内部に配設されている。ＭＬＣ１３２は好ま
しくは第５図のコンデンサー４８のような上下の露出電
極を有する形式のものであり、前述の米国特許第８９０
４８９号および第８３９６８６号に詳細に記述されてい
る。このように、ＭＬＣｌ　３２の上部電極は上部基板
１１６の金属化層１１８と電気的に接触し、ＭＩ、Ｃ１
３２の下部電極は下部基板１０２の金属化層１０４と電
気的に接触することになる。ＭＬＣｌ　３２と絶縁リン
グ１２８とは上下の基板１１６と１０２との間にはさみ
込まれているので導電ピン１２４は下部基板１０２の開
口１１４により受けられる。アセンブリは適切な接着剤
、ガラス、または焼くことにより一つにまとめて第１３
図および第１４図に示す最終的な減結合コンデンサー装
置１３４を準備することができる。
次に第１５図に転すると、減結合コンデンサー１３４が
印刷配線板の基板１３８のリード無しチップ支持体１３
６の上方に第１図に示したと同様の方法で装着されてい
るように示されている。ピン１１０および１２４がリー
ド無しチップ支持体１３６のはんだ接続（図示せず）と
共に印刷配線基板１３８の該当するはんだパッド１４０
に付着することがわかる。
第３〜１５図に示した減結合コンデンサーの各種実施例
をリード無しチップ支持体と関連する使用について、特
に「リード無し」チップ支持体の上部の上方に装着して
使用することについて説明したが、これら減結合コンデ
ンサーはピン・グリッド列形式の集積回路パッケージま
たは表面装着「リード付き」集積回路パッケージと関連
して使用することもできることがわかるであろう。
したがって、たとえば、第１６Ａ図および第１６Ｂ図に
おいて、第３〜１５図に記した形式の減結合コンデンサ
ー１４２は周知のＰＧＡパッケージ１４４と回路板１４
６との間にはさんで示しである。ＰＧＡパッケージ１４
４からの複数のピン１４８は回路板１４６の回路線上に
スルーホール１５０を経由して取付け゛られている。
減結合コンデンサーの寸法はコンデンサーをＰＧＡパッ
ケージの中心無ピン領域内に取付けることができるよう
に構成されている。減結合コンデンサー１４２からのリ
ードは、前述の米国特許第８９０４８９号に詳細に記さ
れているとうり、ＰＧＡパッケージ１４４からの所定の
電力レベルのピン１５４と共に共通のスルーホール１５
０に取付けられている。
第１６８図には、第１６Ａ図と同様の、ＰＧＡパッケー
ジ、減結合コンデンサー、および回路板のアセンブリを
示しである。ただし、第１６Ｂ図では、減結合コンデン
サー１４２′の全体の寸法が小さいのでリード１５τは
スルーホールをＰＧＡパッケージの電源リードおよび接
地リードと分は合わない。その代り、リード１５２’は
回路板１４６′の上または内部の適切な線路によりＰＧ
Ａパッケージの所定の電力レベル・ビンに接続されてい
る別のスルーホール内にある。
今度は第１７図および第１８図に転すると、それから延
びる表面装着可能なリード１５８を備えて回路板１６０
にはんだパッドを介して取付けられている周知のリード
付きチップ支持体が１５６で示されている。第３〜１５
図をと記したような減結合コンデンサーがリード付きチ
ップ支持体１５８と回路板１６０との間の中央無リード
域に１６４で示されている。回路板１６０のはんだパッ
ド延長部１６６は、前述の米国特許第７６３８２６号に
詳細に記されているように、減結合コンデンサー１６４
からのリード１６８とはんだパッド１６２との電気接続
を行う。後の二つの用途（すなわち、ＰＧＡパッケージ
またはリード付きチップ支持体パッケージ）では、第３
〜１５図の減結合コンデンサーはコンデンサーを、米国
特許第７６３８２６号および第８９０４８９号に更に完
全に記述しであるように、ＰＧＡパッケージまたはリー
ド付きチップ支持体パッケージの中央無ピン領域内に装
着できるような寸法構成となっている。
好ましい実施例について図示し説明したが、本発明の精
神および範囲から逸脱することなく各種修正および置換
えをこれに対して行うことができる。したがって、本発
明について例示により説明したものであり、限定するも
のではないことを理解すべきである。
（発明の効果） 以上説明したように、本発明によればＰＧＡパッケージ
および表面装着集積回路パッケージと関連して使用する
ことができる減結合コンデンサーが得られる。
【図面の簡単な説明】
第１図は本発明による、減結合コンデンサーと印刷配線
板との間にはさみ込まれたリード無しチップ支持体集積
回路パッケージの側面図である。 第２図は第１図に示すサブアセンブリの破断図である。 第３Ａ図は本発明による減結合コンデンサーと関連して
使用するリドの透視図である。 第３Ｂ図は第３Ａ図に示すリドと関連して使用する基台
の透視図である。 第４図は第３Ａ図および第３Ｂ図のリドと基台とを組立
てた側面図である。 第５図は第４図のアセンブリの断面図である。 第６図は本発明による減結合コンデンサーの他の実施例
のリド部分の透視図である。 第７図は第６図のリドと関連して使用する基台部分の平
面図である。 第８図は第６図および第７図のリドおよび基台部分を組
立てた立面断面図である。 第９図は本発明による減結合コンデンサーの第３の実施
例の透視図である。 第１Ｏ図は本発明の更に他の実施例による減結合コンデ
ンサーの底部の透視図である。 第１０Ａ図は第１０図の底部の一部を拡大した側面図で
ある。 第１１図は第１０図の底部と関連して使用する減結合コ
ンデンサーの上部の透視図である。 第１１Ａ図は第１１図の上部の一部を拡大した側面図で
ある。 第１２図は第１０図および第１１図の上部および下部を
利用した減結合コンデンサーの破断透視図である。 第１３図は第１２図の組立てた減結合コンデンサーの底
部透視図である。 第１４図は第１２図の組立てた減結合コンデンサーの上
部透視図である。 第１５図は印刷回路板内の、第１３図および第１４図の
減結合コンデンサーの間にはさみ込まれたリード無しチ
ップ支持体の側面図である。 第１６Ａ図はピン・グリッド列パッケージと関連して使
用する本発明の減結合コンデンサーの断面図である。 第１６８図はピン・グリッド列パッケージと関連して使
用する減結合コンデンサーの他の実施例の断面図である
。 第１７図はリード付き表面装着チップ支持体と関連して
使用する本発明の減結合コンデンサーの平面図である。 第１８図は第１７図の減結合コンデンサーおよびリード
付きチップ支持体の側面図である。 １２・・・集積回路パッケージ、１４・・・印刷回路板
、１６，９６，１４２・・・減結合コンデンサー、２０
・・・非導電基板、２４・・・はんだパッド、３８゜４
４．１０４，１１８・・・金属化層、４８．７６・；・
多層容量性素子、６２，９８・・・リド、１０２・・・
基板、１１２・・・リテーナ−０特許出願人　　　ロジ
ャース・コーボレイショＦＩＧ、１ 図面の浄書（内容に変更なし） ＦＩＧ、４　　　　　　　　　　　　　　　ＦＩＧ、５
ＦＩＧ、６ ＦＩＧ、１０ ｕ＋２６ ＦＩＧ、１３ ＦＩＧ、１４ ＦＩＧ、１６Ａ ＦＩＧ、１６Ｂ １４８゛ 手続補正書（１） 昭和ｇ３　年？月２θ日

Claims (1)

  1. 【特許請求の範囲】 １、その周辺の外部に設けられた導電性接続手段の列を
    有し、接続手段の少くとも幾つかは第１および第２の電
    圧レベル接続手段である、表面装着可能なリード無し集
    積回路チップ支持体パッケージと、 その上に前記リード無しチップ支持体パッケージからの
    前記接続手段を受ける導電パッドを有する回路板と、 前記リード無しチップ支持体の上方にこれと整合して取
    付けられ、前記回路板と電気的に連絡している減結合コ
    ンデンサー手段と、を備えた電子サブアセンブリーであ
    つて、前記コンデンサー手段は、 導電性材料と、導電性材料と交互に層を成し電気的に接
    続されて第１および第２の導電層群を画定する誘電体材
    料との間挿層を有し、前記第１および第２の各導電層群
    は第１の露出導電層および第２の露出導電層を画定する
    少くとも一つの露出導電層を備えているものである少く
    とも一つの多層コンデンサー・チップと、 セラミック基板手段と関連し、前記第１の露出導電層と
    電気的に接触し、第１電圧レベルの導電層手段を画定し
    ている第１の導電層手段と、セラミック基板手段と関連
    し、前記第２の露出導電層と電気的に接触し、第２電圧
    レベルの導電層手段を画定している第２の導電層手段と
    、前記第１の導電層手段と電気的に接触してこれから外
    向きに延びている、所定の構成を成す複数の第１リード
    と、 前記第２の導電層手段と電気的に接触してこれから外向
    きに延びている、所定の構成を成す複数の第２リードと
    、を備えており、 前記第１リードおよび第２リードの構成は前記リード無
    しチップ支持体パッケージの接続手段の第１および第２
    の電圧レベルの構成に対応していることを特徴とする電
    子サブアセンブリー。 ２、前記第１リードおよび第２リードは前記回路板の前
    記導電パッドと電気的に接続している特許請求の範囲第
    １項に記載のサブアセンブリー。 ３、前記セラミック基板手段は実質上長方形である特許
    請求の範囲第１項に記載のサブアセンブリー。 ４、前記セラミック基板手段は実質上正方形である特許
    請求の範囲第３項に記載のサブアセンブリー。 ５、前記リードは前記第１および第２の導電層手段に垂
    直に下向きに延びていることを特徴とする特許請求の範
    囲第１項に記載のサブアセンブリー。 ６、前記第１の導電層手段と関連セラミック基板手段と
    は第１セラミック基板上に配設された第１の金属化層を
    備えており、 前記第２の導電層手段と関連セラミック基板手段とは第
    ２セラミック基板上に配設された第２の金属化層を備え
    ている、 ことを特徴とする特許請求の範囲第１項に記載のサブア
    センブリー。 ７、前記第１の金属化層は前記第１のセラミック基板の
    周囲に沿う複数の箇所で終端して第１端子を規定してお
    り、 前記第２の金属化層は前記第２のセラミック基板の周囲
    に沿う複数の箇所で終端して第２端子を規定しており、 前記第１の金属化層は前記第２の金属化層と対向関係を
    成しており、 前記第１リードは前記第１端子に接続されており、 前記第２リードは前記第２端子に接続されている、 ことを特徴とする特許請求の範囲第６項に記載のサブア
    センブリー。 ８、前記第１の露出導電層と第２の露出導電層とは実質
    上互いに且つ前記第１および第２の導電層手段に平行で
    あることを特徴とする特許請求の範囲第１項に記載のサ
    ブアセンブリー。 ９、前記多層コンデンサー・チップの前記誘電体層は一
    対の対向端面と上面および下面とを備えており、 前記誘電体材料の前記上面の前記第１露出導電層と前記
    第２露出導電層とは前記誘電体材料の前記底面に配設さ
    れており、 前記第１導電端の終端は前記誘電体材料の前記対向端面
    の一方にあり、第２の導電端の終端は前記誘電体材料の
    前記対向端面の他方にあり、前記間挿導電層の前記交互
    層は前記第１および第２の導電端終端で終端し、前記第
    １および第２の露出導電層はそれぞれ第１および第２の
    導電端終端と接続し且つ実質上これを横断している、 ことを特徴とする特許請求の範囲第８項に記載のサブア
    センブリー。 １０、前記第１および第２の各導電端終端の上方に電気
    絶縁性の蓋が設けられて前記導電端終端が包み込まれて
    いることを特徴とする特許請求の範囲第９項に記載のサ
    ブアセンブリー。 １１、前記第１のセラミック基板は最上部基板を画定し
    且つ該最上部基板を通しておよび前記第１金属化層を通
    して複数の第１開口を備え、第１開口の数は前記複数の
    第１リードに対応しており、 前記第２のセラミック基板は底部基板を画定し且つ前記
    底部基板を通しておよび前記第２金属化層を通して複数
    の第２開口を備え、第２開口の数は前記複数の第２リー
    ドに対応しており、前記底部基板は更に、該底部基板を
    通して且つ前記第２金属化層から電気的に絶縁されて複
    数の第３開口を備えており、 前記第１金属化層は前記第１および第３の開口が相互に
    位置合せされた状態で前記第２金属化層と対向する関係
    になつており、 前記第１リードは前記第１および第３の開口で受けられ
    、前記第２リードは前記第２開口で受けられており、 前記多層コンデンサー・チップの前記第１の露出導電層
    は前記第１金属化層と電気的に接触しており、 前記多層コンデンサー・チップの前記第２の露出導電層
    は前記第２金属化層と電気的に接触している、 ことを特徴とする特許請求の範囲第６項に記載のサブア
    センブリー。 １２、電気絶縁性の間隔層を備え、該間隔層はこれを通
    して少くとも一つの開口を備えて前記少くとも一つの多
    層コンデンサー・チップを受けるようになつており、該
    間隔層は前記第１および第２のセラミック基板の間に挟
    み込まれて前記開口が前記第１および第２のセラミック
    基板を連絡していることを特徴とする特許請求の範囲第
    １１項に記載のサブアセンブリー。 １３、セラミック基板手段と関連する前記第１の導電層
    手段は第１のセラミック基板上に配設された第１の金属
    化層を備えており、 セラミック基板手段と関連する前記第２の導電層手段は
    前記第１のセラミック基板上に配設された第２の金属化
    層を備え、前記第１の金属化層は前記第２の金属化層か
    ら電気的に絶縁されている、 ことを特徴とする特許請求の範囲第１項に記載のサブア
    センブリー。 １４、前記第１の金属化層は前記第１のセラミック基板
    の周囲に沿う複数の箇所で終端して第１端子を画定して
    おり、 前記第２の金属化層は前記第１のセラミック基板の周囲
    に沿う複数の箇所で終端して第２端子を画定しており、 前記第１リードは前記第１端子に接続されており、 前記第２リードは前記第２端子に接続されている、 ことを特徴とする特許請求の範囲第１３項に記載のサブ
    アセンブリー。 １５、前記第１セラミック基板上に配設されたセラミッ
    ク被覆手段を備えていることを特徴とする特許請求の範
    囲第１３項に記載のサブアセンブリー。 １６、前記被覆手段に凹所を備え、前記少くとも一つの
    多層コンデンサー・チップが該凹所に配設されているこ
    とを特徴とする特許請求の範囲第１５項に記載のサブア
    センリー。 １７、前記被覆手段を通して開口を備え、前記少くとも
    一つの多層コンデンサー・チップが該開口に配設されて
    おり、 前記開口内に絶縁材料を備えて前記コンデンサー・チッ
    プを取囲んでいる、 ことを特徴とする特許請求の範囲第１５項に記載のサブ
    アセンブリー。 １８、前記多層コンデンサー・チップの前記誘電体層は
    一対の対向と上面および底面とを備えており、 第１導電端の終端は前記誘電体材料の前記対向端面の一
    方にあつて前記第１露出導電層を画定し、第２導電端の
    終端は前記誘電体材料の前記対向端面の他方にあつて前
    記第２露出導電層を画定しており、 前記間挿導電層の前記交互層は前記第１および第２の導
    電端終端で終端している、 ことを特徴とする特許請求の範囲第１項に記載のサブア
    センブリー。 １９、ピン・グリッド列パッケージ、表面装着リード付
    きチップ支持体、または表面装着リード無しチップ支持
    体と組合せて使用する減結合コンデンサーであつて、ピ
    ン・グリッド列パッケージ、表面装着リード付きチップ
    支持体パッケージ、および表面装着リード無しチップ支
    持体パッケージはその周囲の外部に設けられた導電性接
    続手段の列を有し、導電性接続手段の少くとも幾つかは
    第１および第２の電圧レベルの導電性接続手段であるも
    のにおいて、 導電性材料と、導電性材料と交互に層を成し電気的に接
    続されて第１および第２の導電層群を画定する誘電体材
    料との間挿層を有し、前記第１および第２の各導電層群
    は第１の露出導電層および第２の露出導電層を備えてい
    るものである少くとも一つの多層コンデンサー・チップ
    と、 セラミック基板手段と関連し、前記第１の露出導電層と
    電気的に接触し、第１電圧レベルの導電層手段を画定し
    ている第１の導電層手段と、セラミック基板手段と関連
    し、前記第２の露出導電層と電気的に接触し、第２電圧
    レベルの導電層手段を画定している第２の導電層手段と
    、前記第１の導電層手段と電気的に接触してこれから外
    向きに延びている、所定の構成を成す複数の第１リード
    と、 前記第２の導電層手段と電気的に接触してこれから外向
    きに延びている、所定の構成を成す複数の第２リードと
    、を備えており、 前記第１リードおよび第２リードの構成はピン・グリッ
    ド列パッケージ、表面装着リード付きチップ支持体パッ
    ケージ、または表面装着リード無しチップ支持体パッケ
    ージの接続手段の第１および第２の電圧レベルに対応し
    ていることを特徴とするコンデンサー。 ２０、前記セラミック基板手段は実質上長方形であるこ
    とを特徴とする特許請求の範囲第１９項に記載のコンデ
    ンサー。 ２１、前記セラミック基板手段は実質上正方形であるこ
    とを特徴とする特許請求の範囲第２０項に記載のコンデ
    ンサー。 ２２、前記リードは前記第１および第２の導電層手段に
    垂直に下向きに延びていることを特徴とする特許請求の
    範囲第１９項に記載のコンデンサー。 ２３、前記導電性接続手段はリードであり、前記ピン・
    グリッド列パッケージと前記表面装着リード付きチップ
    支持体とは前記リードで取囲まれた中央無リード域を有
    している特許請求の範囲第１９項に記載のコンデンサー
    において、少くとも一つの多層コンデンサー・チップを
    取囲む絶縁材料と、第１および第２の導電層手段と、関
    連するセラミック基板手段と、を備え、前記第１および
    第２のリードが前記絶縁材料を通して延びており、 前記少くとも一つの多層コンデンサー・チップ、第１の
    導体、第２の導体、および絶縁材料が絶縁アセンブリを
    画定しており、該絶縁アセンブリの大きさは中央無リー
    ド域の大きさより小さいことを特徴とする前記コンデン
    サー。 ２４、前記絶縁アセンブリは実質上長方形であることを
    特徴とする特許請求の範囲第２３項に記載のコンデンサ
    ー。 ２５、前記絶縁アセンブリは実質上正方形であることを
    特徴とする特許請求の範囲第２４項に記載のコンデンサ
    ー。 ２６、前記多層コンデンサー・チップ、第１および第２
    の導電層手段および関連のセラミック基板手段、第１リ
    ード、第２リード、および絶縁材料の大きさは中央無リ
    ード域の大きさより小さいことを特徴とする特許請求の
    範囲第２３項に記載のコンデンサー。 ２７、前記第１の導電層手段および関連のセラミック基
    板手段は第１セラミック基板上に配設された第１金属化
    層を備えており、 前記第２の導電層手段および関連のセラミック基板手段
    は第２セラミック基板上に配設された第２金属化層を備
    えていることを特徴とする特許請求の範囲第１９項に記
    載のコンデンサー。 ２８、前記第１の金属化層は前記第１のセラミック基板
    の周囲に沿う複数の箇所で終端して第１端子を画定し、 前記第２の金属化層は前記第２のセラミック基板の周囲
    に沿う複数の箇所で終端して第２端子を画定しており、 前記第１リードは前記第１端子に接続されており、 前記第２リードは前記第２端子に接続されている、 ことを特徴とする特許請求の範囲第２７項に記載のコン
    デンサー。 ２９、前記第１の露出導電層と前記第２の露出導電層と
    は互いに且つ前記第１および第２の導電層手段に実質上
    平行であることを特徴とする特許請求の範囲第１９項に
    記載のコンデンサー。 ３０、前記多層コンデンサー・チップの前記誘電体層は
    １対の対向端面と上面および下面とを備えており、 前記誘電体材料の上面の前記第１の露出導電層と第２の
    露出導電層とは前記誘電体材料の下面に配設されており
    、 第１導電端終端は前記誘電体材料の前記対向端面の一方
    にあり、第２導電端終端は前記透電体材料の前記対向端
    面の他方にあり、 前記間挿導電層の前記交互層は前記第１および第２の導
    電端終端で終端し、前記第１および第２の露出導電層が
    それぞれ第１および第２の導電端終端と接続し且つ実質
    上これを横断している、 ことを特徴とする特許請求の範囲第２９項に記載のコン
    デンサー。 ３１、前記第１および第２の各導電端終端の上方に電気
    絶縁性の蓋が設けられて前記導電端終端を包み込んでい
    ることを特徴とする特許請求の範囲第３０項に記載のコ
    ンデンサー。 ３２、前記第１のセラミック基板は最上部基板を画定し
    且つ該最上部基板を通しておよび前記第１金属化層を通
    して複数の第１開口を備え、第１開口の数は前記複数の
    第１リードに対応しており、 前記第２のセラミック基板は底部基板を画定し且つ前記
    底部基板を通しておよび前記第２金属化層を通して複数
    の第２開口を備え、第２開口の数は前記複数の第２リー
    ドに対応しており、前記底部基板は更に、前記底部基板
    を通して且つ前記第２金属化層から絶縁されて複数の第
    ３開口を備えており、 前記第１金属化層は前記第１および第３の開口が相互に
    位置合せされた状態で第２金属化層と対向関係を成して
    おり、 前記第１リードは前記第１および第３の開口で受けられ
    、前記第２リードは前記第２開口で受けられており、 前記多層コンデンサー・チップの第１露出導電層は前記
    第１金属化層と電気的に接触しており、前記多層コンデ
    ンサー・チップの前記第２の露出導電層は前記第２の金
    属化層と電気的に接触している、 ことを特徴とする特許請求の範囲２７項に記載のコンデ
    ンサー。 ３３、電気絶縁性の間隔層を備え、該間隔層はこれを通
    して少くとも一つの開口を備えて前記少くとも一つの多
    層コンデンサー・チップを受けるようになつており、該
    間隔層は前記第１および第２のセラミック基板の間に挟
    み込まれて前記開口が前記第１および第２のセラミック
    基板を連絡していることを特徴とする特許請求の範囲第
    ３２項に記載のコンデンサー。 ３４、前記第１の導電層手段および関連のセラミック基
    板手段は第１セラミック基板に配設された第１の金属化
    層を備えており、 前記第２の導電層手段および関連のセラミック基板手段
    は前記第１セラミック基板に配設された第２の金属化層
    を備え、前記第１の金属化層は前記第２の金属化層から
    電気的に絶縁されている、 ことを特徴とする特許請求の範囲第１９項に記載のコン
    デンサー。 ３５、前記第１金属化層は前記第１セラミック基板の周
    辺に沿う複数の箇所で終端して第１端子を画定しており
    、 前記第２金属化層は前記第１セラミック基板の周辺に沿
    う複数の箇所で終端して第２端子を画定しており、 前記第１リードは前記第１端子に接続されており、 前記第２リードは前記第２端子に接続されている、 ことを特徴とする特許請求の範囲第３４項に記載のコン
    デンサー。 ３６、前記第１セラミック基板上に配設されたセラミッ
    ク被覆手段を備えていることを特徴とする特許請求の範
    囲第３４項に記載のサブアセンブリ。 ３７、前記被覆手段に凹所を備え、前記少くとも一つの
    多層コンデンサー・チップが該凹所に配設されているこ
    とを特徴とする特許請求の範囲第３６項に記載のサブア
    センブリ。 ３８、前記被覆手段を通して開口を備え、前記少くとも
    一つの多層コンデンサー・チップが該開口に配設されて
    おり、更に 前記開口内に絶縁材料を備えて前記コンデンサー・チッ
    プを取り囲んでいることを特徴とする特許請求の範囲第
    ３６項に記載のサブアセンブリ。 ３９、前記多層コンデンサー・チップの前記誘電体層は
    一対の対向端面と上面および下面を備えており、 第１導電端終端は前記誘電体材料の前記対向端面の一方
    にあつて前記第１露出導電層を画定し、第２導電端終端
    は前記誘電体材料の前記対向端面の他方にあつて前記第
    ２露出導電層を画定しており、 前記間挿導電層の前記交互層は前記第１および第２の導
    電端終端で終端している、 ことを特徴とする特許請求の範囲第１９項に記載のサブ
    アセンブリ。
JP63067050A 1987-03-19 1988-03-18 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー Pending JPS63260191A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/027,739 US4734819A (en) 1985-12-20 1987-03-19 Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US027739 1993-03-08

Publications (1)

Publication Number Publication Date
JPS63260191A true JPS63260191A (ja) 1988-10-27

Family

ID=21839510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63067050A Pending JPS63260191A (ja) 1987-03-19 1988-03-18 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー

Country Status (9)

Country Link
US (1) US4734819A (ja)
JP (1) JPS63260191A (ja)
BE (1) BE1001866A4 (ja)
BR (1) BR8801096A (ja)
DE (1) DE3809237A1 (ja)
FR (1) FR2612680B1 (ja)
GB (1) GB2202375B (ja)
IT (1) IT1216153B (ja)
NL (1) NL8800681A (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882656A (en) * 1986-12-12 1989-11-21 Menzies Jr L William Surface mounted decoupling capacitor
DE3813435A1 (de) * 1988-04-21 1989-11-02 Siemens Ag Bauelement in chip-bauweise zum befestigen auf einer schaltplatte, mit einem elektrischen oder elektronischen funktionskoerper
JPH03156905A (ja) * 1989-11-14 1991-07-04 Mitsubishi Electric Corp 積層形コンデンサを用いた電子部品
US5034850A (en) * 1990-02-12 1991-07-23 Rogers Corporation Thin decoupling capacitor for mounting under integrated circuit package
US4994936A (en) * 1990-02-12 1991-02-19 Rogers Corporation Molded integrated circuit package incorporating decoupling capacitor
US4989117A (en) * 1990-02-12 1991-01-29 Rogers Corporation Molded integrated circuit package incorporating thin decoupling capacitor
US5140496A (en) * 1991-01-02 1992-08-18 Honeywell, Inc. Direct microcircuit decoupling
US5502397A (en) * 1992-11-12 1996-03-26 Advanced Micro Devices, Inc. Integrated circuit testing apparatus and method
US5422782A (en) * 1992-11-24 1995-06-06 Circuit Components Inc. Multiple resonant frequency decoupling capacitor
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
US5923523A (en) * 1996-04-30 1999-07-13 Herbert; Edward High current, low inductance capacitor packages
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
CN100336245C (zh) * 1998-01-14 2007-09-05 杨泰和 储放电装置的低内阻汇流结构
DE19821857A1 (de) * 1998-05-15 1999-11-18 Biotronik Mess & Therapieg Hochintegrierte elektronische Schaltung, insbesondere zum Einsatz in Herzschrittmachern
US5973928A (en) * 1998-08-18 1999-10-26 International Business Machines Corporation Multi-layer ceramic substrate decoupling
JP2002025852A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 電子部品
US6888235B2 (en) * 2001-09-26 2005-05-03 Molex Incorporated Power delivery system for integrated circuits utilizing discrete capacitors
JP3718161B2 (ja) 2001-11-22 2005-11-16 ヒロセ電機株式会社 電子部品組立体及びそのためのユニット体
ATE321349T1 (de) * 2002-05-24 2006-04-15 Koninkl Philips Electronics Nv Modul zur entkopplung von hochfrequenz-signalen von einer versorgungsleitung
JP4415744B2 (ja) * 2003-12-11 2010-02-17 パナソニック株式会社 電子部品
WO2005062318A1 (ja) * 2003-12-18 2005-07-07 Matsushita Electric Industrial Co., Ltd. 電子部品
JP4240385B2 (ja) 2004-02-03 2009-03-18 Ｎｅｃトーキン株式会社 表面実装型コンデンサ
US7133274B2 (en) * 2005-01-20 2006-11-07 Matsushita Electric Industrial Co., Ltd. Multilayer capacitor and mold capacitor
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
US20090073664A1 (en) * 2007-09-18 2009-03-19 Research In Motion Limited Decoupling capacitor assembly, integrated circuit/decoupling capacitor assembly and method for fabricating same
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
JP2010238691A (ja) * 2009-03-30 2010-10-21 Fujitsu Ltd 中継部材およびプリント基板ユニット
DE102011107193A1 (de) 2011-07-13 2013-01-17 Epcos Ag Elektrische Vorrichtung
US8787003B2 (en) * 2011-10-12 2014-07-22 Infineon Technologies Ag Low inductance capacitor module and power system with low inductance capacitor module
US20160020033A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US20160020031A1 (en) * 2014-07-18 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
CN105244163A (zh) * 2015-08-31 2016-01-13 苏州斯尔特微电子有限公司 一种新型陶瓷电容器
US11664159B2 (en) * 2020-04-14 2023-05-30 KYOCERA AVX Components Corporation Component array including one or more heat sink layers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3264709A (en) * 1963-07-29 1966-08-09 Nytronics Inc Electrical component and method of manufacture
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
US4385342A (en) * 1980-05-12 1983-05-24 Sprague Electric Company Flat electrolytic capacitor
US4636918A (en) * 1982-07-30 1987-01-13 Rogers Corporation Decoupled integrated circuit package
US4617708A (en) * 1982-12-23 1986-10-21 At&T Technologies, Inc. Component module for piggyback mounting on a circuit package having dual-in-line leads, and methods of fabricating same
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US4499519A (en) * 1983-11-14 1985-02-12 Rogers Corporation Decoupling capacitor and method of manufacture thereof
US4494169A (en) * 1983-11-14 1985-01-15 Rogers Corporation Decoupling capacitor and method of manufacture thereof
US4584627A (en) * 1985-01-09 1986-04-22 Rogers Corporation Flat decoupling capacitor and method of manufacture thereof
US4667267A (en) * 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
DE200670T1 (de) * 1985-05-03 1987-07-23 Rogers Corp., Rogers, Conn. Entkopplungskondensator und verfahren zu seiner herstellung.

Also Published As

Publication number Publication date
GB2202375B (en) 1991-09-18
DE3809237A1 (de) 1988-10-06
FR2612680B1 (fr) 1990-08-10
IT1216153B (it) 1990-02-22
IT8819851A0 (it) 1988-03-18
US4734819A (en) 1988-03-29
FR2612680A1 (fr) 1988-09-23
NL8800681A (nl) 1988-10-17
BR8801096A (pt) 1988-10-18
BE1001866A4 (fr) 1990-04-03
GB8806635D0 (en) 1988-04-20
GB2202375A (en) 1988-09-21

Similar Documents

Publication Publication Date Title
JPS63260191A (ja) 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー
US4734818A (en) Decoupling capacitor for surface mounted leadless chip carriers, surface mounted leaded chip carriers and Pin Grid Array packages
US4667267A (en) Decoupling capacitor for pin grid array package
US4783697A (en) Leadless chip carrier for RF power transistors or the like
US4763188A (en) Packaging system for multiple semiconductor devices
US4706162A (en) Multilayer capacitor elements
US5095402A (en) Internally decoupled integrated circuit package
US4975761A (en) High performance plastic encapsulated package for integrated circuit die
US4626958A (en) Decoupling capacitor for Pin Grid Array package
US4994936A (en) Molded integrated circuit package incorporating decoupling capacitor
US5563446A (en) Surface mount peripheral leaded and ball grid array package
JP3110922B2 (ja) マルチチップ・モジュール
US4887148A (en) Pin grid array package structure
US6313998B1 (en) Circuit board assembly having a three dimensional array of integrated circuit packages
JPH04217396A (ja) 電子回路モジュール
US9095067B2 (en) Apparatus and method for vertically-structured passive components
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
US4754366A (en) Decoupling capacitor for leadless surface mounted chip carrier
JP2002506289A (ja) 多数の半導体チップを有する半導体素子
US4658327A (en) Decoupling capacitor for surface mounted chip carrier
JPH01261849A (ja) 半導体装置の製造方法
US4992851A (en) Characteristic impedance-correct chip carrier for microwave semiconductor components
WO1981002367A1 (en) Over/under dual in-line chip package
GB2170047A (en) Decoupling capacitor for pin grid array package
JP4714814B2 (ja) 電子デバイスパッケージ組立体