WO2005062318A1

WO2005062318A1 - 電子部品

Info

Publication number: WO2005062318A1
Application number: PCT/JP2004/012766
Authority: WO
Inventors: Akio Hidaka; Yuichi Murano
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2003-12-18
Filing date: 2004-08-27
Publication date: 2005-07-07
Also published as: US7139160B2; US20050133240A1; TW200522099A

Abstract

複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられた構成とする。遮蔽部を有することにより、電子機器の小型化、高密度実装と、機器への悪影響を排除した性能向上および耐久性向上を同時に実現する電子部品を供給することが出来る。

Description

明細書

電子部品技術分野

本発明は、モデム、電源回路、液晶用電源、 D C— D Cコンバーター、電力線通信機器などの電子機器などに好適に用いられる電子部品に関するものである。背景技術

モデムや電源回路などの電子機器においては、多数の電子部品が搭載される。例えば、ノイズ除去や直流成分のカツトなどのためにコンデンサが用いられることも多い。

電子機器への小型化、低コスト化の要求に伴い，機器に用いる電子部品についても大幅な小型化、低コスト化が求められている。更に、自動実装による実装コストの削減、実装面積の削減のために、面実装電子部品が求められることが多い。一方、小型化と合わせて高性能化や特性ばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなつている。さらには、 L S Iなどの多ピン化や信号線路のビット数の増加に伴い、非常に線路間隔の狭い場所において複数の電子部品を実装する高密度実装の必要が生じている。

特に、モデムなどはデ一夕入力とデータ出力の 2線路がセットであることが多く、線路上に必ず 2つの電子部品を実装する必要がある。

しかしながら、小型化と高性能化というのは、相互に相反する目的であるため、一方の目的を実現しょうとすると他方の目的が実現できないという問題があった。例えば、性能や特性ばらつきの低減、あるいは耐久性の向上に対応するために、電子部品を樹脂などによる外装材でモールドすることが提案されている。しかし、複数の電子部品を実装する場合には、各電子部品がモールドされているために大型化する問題があった。また、個々の電子部品が大きくなるため線路間隔の狭い基板には実装することができないので、信号線路の線路間隔を広く取るための線路の引き回しなどが必要になる、など理由により基板の大型化や、線路輻射の問題あるいは引き回しによる信号遅延による性能劣化などの問題があった。

逆に、小型化や高密度実装を実現するためにモールドされていないベアの電子部品を近接させて実装した場合には、電子部品間での電界結合の発生などによる短絡や信号のクロストークなどの問題が生じていた。また、これに伴う電子機器の故障などの問題も生じていた

これらの問題を解決するために複数の素子をモールドし、かつ、小型化を実現しょうとすると素子間隔が狭くなり、結果として外装材の外部に引き出される端子の隣接間が非常に狭くなるという問題を生じる。このため、端子間での絶縁抵抗が低下してリーク電流が発生し、電子部品の破壊や、これに伴う電子機器の故障などの問題が生じる。

また、容量素子であるコンデンサなどでは隣接するコンデンサ同士で電界結合を発生してしまい、クロストークなどが容易に発生し、ノイズの原因ともなっていた。入力、出力がペアの線路であることが多い電子機器の実装基板では、これらは非常にシビアな問題となっていた。

更に、複数の素子を一つの外装材でモールドした場合には、素子間で外装材の充填不良が起きやすく、素子間の耐圧が劣化するという問題があった。また、ヒ ―トサイクル試験などに対する耐久性についても、素子間隔が近い場合には問題があった。このような性能低下の問題を回避するために素子間隔を大きくした場合には、電子機器の小型化を阻害するという問題があった。発明の開示

本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と素子及び端子部の一部を覆う外装材とを有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられる。遮蔽部を設けることにより、電子機器の小型化および高密度実装と、性能向上および耐久性向上とを同時に実現する電子部品を供給することが出来る。図面の簡単な説明

図 1は本発明の実施の形態における積層型コンデンサの側面図。

図 2は本発明の実施の形態における積層型コンデンサの接続構成図。

図 3は本発明の実施の形態における積層型コンデンサを配置した斜視図。

図 4 Aは本発明の実施の形態における電子部品の斜視図。

図 4 Bは本発明の実施の形態における電子部品の正面図。

図 4 Cは本発明の実施の形態における電子部品の側面図

図 5、図 6、図 7は本発明の実施の形態における電子部品の斜視図。

図 8、図 9は本発明の実施の形態における電子部品の正面図。

図 1 0 Aは本発明の実施の形態における隣接間距離と電気的破壊実験グラフ。図 1 0 Bは本発明の実施の形態における遮蔽部と端子間リーク電流実験グラフ。図 1 1 Aは従来の電子部品の実装図。

図 1 1 Bは本発明の実施の形態における電子部品の実装図である。

図 1 2、図 1 3は本発明の実施の形態における積層型コンデンサの斜視図。発明を実施するための最良の形態

(実施の形態）

以下、本発明の一実施の形態に係わる電子部品を、図面を用いて説明する。図 1に、積層型コンデンサ 1を示す。なお、積層型コンデンサは素子の一例であり、本発明の概念は、これ以外に積層型でないコンデンサ、抵抗、インダク夕、フィルタなど、様々な種類の素子に適用できる。

図 1〜図 4 Aから明らかな通り、二つの積層型コンデンサ 1にそれぞれリ一ド端子 5、 6が接続され、二つの積層型コンデンサ 1とリード端子 5、 6の一部が外装材 8によりモールドされる。リード端子 5、 6の一部で、外部に引き出された実装部 5 a、 6 aが実装基板などへの実装に用いられる。

ここで、外装材の外部に引き出されたリード端子 5同士の隣接する部分、もしくはリ一ド端子 6同士の隣接する部分である端子間距離拡張部 9の距離を 0 . 5 mm以上に規定することで、端子間距離拡張部 9にリーク電流が生じないように出来る

これにより電子部品 7は、 4端子の電子部品として 2ラインの線路に一度に実装することが可能となり、小型化が可能となる。また、実装工程が短縮化され、実装コストが削減され、実装面積も削減される。更に、電子機器への悪影響を回避できるものである。

以下、各部の詳細について説明する。

まず、図 1を用いて積層型コンデンサ 1について説明する。

誘電体で構成された誘電体基体 2には、例えば酸化チタンやチタン酸バリウムなどの誘電体材料、あるいはアルミナなどが用いられる。このような材料を用いて、必要な形状、大きさの誘電体基体を形成できる。

内部電極 3は、誘電体基体 2の内部に埋設された電極である。内部電極 3の構成材料としては、 N i、 A g、 P d、 C u、 A uなどを少なくとも一つを含む金属材料を用いることが出来る。特に、 N i単体あるいは N i合金を用いることでコスト面において有利となる。また、上記の金属または合金を用いて、内部電極 3の表面に金属のメツキ処理を施してもよい。また、内部電極 3の厚みは 1〜 5 mにすることが好ましく、隣接する内部電極 3同士の間隔は 1 5 ^ m以上とすることが好ましい。

内部電極 3は端子部 4と電気的に接続されており、一方の端子部 4のみに接続する内部電極 3と、他方の端子部 4のみに接続する内部電極 3が対向しており、この対向する内部電極 3間において主な容量が発生する。

内部電極 3と接続する端子部 4は、誘電体基体 2の両端に設けられることが多いが、両端以外の位置に設けてもよい。例えば、誘電体基体 2の上下に端子部 4 を形成し、リード端子 5、 6と接続してもよい。端子部 4は、 C u、 Z n、 N i、

A g、 A uなどを少なくとも一つを含む材料で構成され、端子部 4の表面は単層もしくは多層のめっき処理が施されていてもよい。また、端子部 4は金属キヤップを誘電体基体 2に接合して作製した端子部でもよい。更に、端子部 4の最外部（最表部）は融点が 2 0 0 °C以上の導電性材料で構成されることが好ましい。このように構成することによって、リフロー半田付け工程などで電子部品 7に高温がかけられたとしても、端子部 4が熱的なダメ一ジを受けることは無く、安定したリフロー特性を得ることができる。

次に、積層型コンデンサ 1の具体的な製造方法の一例を説明する。

一方の面に内部電極 3を塗布形成した誘電体シートを複数用意して、これらの誘電体シ一トを電極同士が直接接触しないように積層する。作製した積層体の両端に端子部 4を形成する。

このとき、積層コンデンサ 1の大きさは、その長さを L l、高さを L 2、幅を L 3としたときに、

3 . 0 mm¾ L 1≤ 5 . 5 mm

0 . 5 mm L 2≤ . 5 mm

1 . 5 mm≤ L 3≤ 3 . 5 mm

となるように作製した。なお、これよりも大きいサイズで形成してもよい。

L 1〜L 3を上記下限値より小さくすると、内部電極 3の形成面積が不十分となり、また内部電極 3の枚数を減らさなければならない。従って、大きな容量値を得ることが困難となり、幅広い容量を有する電子部品を得ることが困難となる。なお、複数の積層型コンデンサ 1はそれぞれ容量値が異なってもよい。例えば、モデムや電灯線通信モジュールなどの出力線路と入力線路のペア線路に実装するに際し、それぞれの線路で要求される容量値が異なる場合には、異なる容量値であるほうが適している。また、図 3は、積層型コンデンサ 1が二つの場合を例示しているが、三つ以上であっても構わない。またモールドされる素子としては、積層型コンデンサと通常のコンデンサが混在しても良く、あるいはコンデンサとインダク夕が混在してもよい。

次にリード端子 5、 6について説明する。

リード端子 5、 6は図 2、図 3からも明らかな通り、積層型コンデンサ 1の端子部 4に接続されて、外部へ引出された形態となっている。従って、外装材 8にモールドされた後であつても、この外装材 8の外部に電気接続可能なリ一ド端子を引き出すことができる。リード端子 5、 6を介して、電子部品を実装基板へ実装することにより、内部にモールドされた積層型コンデンサ 1をはじめとする素子と外部の回路などとの電気的接続が可能となる。

リ一ド端子 5、 6の主な構成材料としては、 F e、 C u、 N iの少なくとも一つから選ばれる金属材料が適しており、これらの材料の使用は電気的特性や加工性の面で有利である。また、これらの金属からなる合金であっても良い。さらに、リード端子 5、 6の表面に、上記金属または合金を用いて、単層もしくは多層のめっき処理を施してもよい。

リード端子 5、 6は、端子部 4と接続される接合部と、外装材 8の外方に向かつて伸びる延伸部と、途中で折り曲げられて実装基板に実装される実装部 5 a、 6 aを有する。また、図 4 Cに示されるように実装部 5 a、 6 aを互いに近接する方向に折り曲げてもよいし、互いに離反する方向に折り曲げていわゆるガルゥイング型（Gul l Wing lead) としてもよい。また、端子部 4とリード端子 5、 6 を接合する接合部は融点が 2 0 0 ^DC以上の接合材で構成することが望ましい。それにより、電子部品 7の実装におけるリフローなどの熱的影響を受けることなく、特性劣化の発生を防止することができる。

また、端子部 4が誘電体基体 2の両端ではなく上下に設けられている場合には、これに合わせて上下に互い違いに接続して、その上で、外装材 8の外に引き出しても良い。

また、リード端子 5、 6を、外装材 8の互いに対向する面からそれぞれ引き出すことで、リード端子 5とリード端子 6の間隔を広げることができ、実装後のバランスがよくなる。

また、図 3にあるように、本実施の形態では二つの積層型コンデンサ 1を一体にモールドするために、それぞれの積層型コンデンサ 1に対して個別にリード端子 5、 6を接続する。図 3には 2つの積層型コンデンサ 1にそれぞれリード端子 5、 6が接続されている例を示すが、 3つ以上の積層型コンデンサ 1を一体にモールドしても良いし、積層型コンデンサ以外の素子を用いてもよい。

リード端子 5、 6間で発生する寄生容量は 0 . l p F〜5 . O p Fに収めることが好ましい。寄生容量が 5 . O p Fより大きいと、電子部品 7を作製した際に容量ばらつきが非常に大きくなり、一方、 0 . 1 p Fより小さくすると製造が困難になるという問題がある。また、必要に応じてリード端子をトリミングして面積を調整して、その寄生容量を事後的に調整することも出来る。

また、リード端子 5、 6は互いに略同一形状とすることで、部品点数を削減することができ、生産性が向上する。加えて、リード端子 5、 6を外装材 8のほぼ同じ高さ位置から引き出すことができ、かつ、ほぼ同じ長さに引き出すことができるので、対称性の良い電子部品を製造することができる。

次に外装材 8について説明する。

外装材 8は図 4 A〜図 4 Cに表されるとおり、二つの積層型コンデンサ 1を一体にモールドしている。外装材 8により積層型コンデンサ 1とリード端子 5、 6 の一部がモールドされて最終的な電子部品 7が完成する。図 4 A〜図 4 Cに示す電子部品 7の外形は、略直方体であるが、各辺や角部に面取りをつけることで耐衝撃性を向上させることが出来る。また、リ一ド端子 5、 6の引出により、電子部品 7の基板への実装が可能となる。

外装材 8としては、クレゾ一ルノポラック型エポキシ樹脂、ビフェニール型ェポキシ樹脂、ジシクロペン夕ジェン型エポキシ樹脂などの電気絶縁特性に優れたエポキシ樹脂を用いることが出来る。

また外装材 8の表面と積層型コンデンサ 1の表面の間隔の最小値、すなわち外装材 8の肉厚がもっとも薄い部分を 0 . 1 mm以上とすることで、外皮耐圧を向上させることができる。

また、リード端子 5、 6が引き出される部分の外装材 8の厚さを、他の部分よりも厚くすることで、リード端子 5、 6の引出部の根元を強化することができる。これによりリード端子 5、 6の折れ曲がりなどを防止し、外部からの水分の混入などを防止しやすくなる。

ここで、電子部品 7の製造方法の一例を説明する。

まず、積層型コンデンサ 1にリード端子 5、 6を接続して素子体を作製する。作製した素子体を二つ並べた構成で、モールド成形機等を用いて成型し、積層型コンデンサ 1とリード端子 5、 6の一部を外装材 8によって被覆する。次に、リ ―ド端子 5、 6の外装材 8より引き出された部分を図 4 Cのように折り曲げることにより電子部品 7が完成する。

次に、端子間距離拡張部 9について説明する。

複数のリード端子 5あるいはリード端子 6が外装材 8の外部に引き出された形態において、隣接するリード端子 5同士、或いはリード端子 6同士により挟まれた部分を端子間距離拡張部（以下、拡張部） 9と称する。図 4 A〜図 4 Cは 2つの積層型コンデンサ 1を並列させた例を示しており、拡張部 9は図 4 Bで二つのリード端子 6によって挟まれた部分に相当する。本実施の形態において、外装材 8でモールドされた電子部品 7においては、リ一ド端子 5同士により構成される拡張部 9と、リード端子 6同士に構成される拡張部 9の、 2箇所の拡張部 9が存在する。

ここで、拡張部 9の隣接距離を 0 . 5 mm以上 5 mm以下とすることが好ましい。隣接距離を 0 . 5 mm以上とすることで、引き出されたリード端子間において、リーク電流の発生や絶縁抵抗の低下などが生じず、実装された線路間での短絡が発生せず、電子機器への悪影響が発生しない。一方、 5 mmより大きい場合には、素子間隔が広くなりすぎて電子部品の小型化が阻害されるので好ましくはないが、仕様によっては 5 mm以上の素子間隔としてもよい場合がある。

次に、図 5、図 6を用いて、リード端子間の拡張部 9に遮蔽部が設けられた形態について説明する。

遮蔽部 1 0はリード端子間の拡張部 9に設けられ、リード端子間でリーク電流などの発生を防止するものである。遮蔽部 1 0は図 5、図 6に表されるように、外装材 8と一体で形成された突出部であっても良く、別途非導電性の絶縁材で形成された部材を接着、嵌合などにより形成されたものであっても良い。外装材 8 と一体で形成することにより、工数の削減が出来て好ましい。また、遮蔽部 1 0 を外装材 8とは別部材で形成する場合には、その別部材と外装材 8との接着部に接着樹脂を充填しても良い。また、遮蔽部 1 0の露出面にシリコンゴムなどによる被膜を形成してもよい。

また、電子部品 7の底面の斜視図である図 6に示すように、リ一ド端子 5、 6 が外装材 8の外部に引き出されている部分全体にわたって、拡張部 9に遮蔽部 1 0を形成することが好ましい。図 6のように隣接端子部を作製した場合にはリ一ド端子 5同士、あるいはリード端子 6同士が隣接する全ての部分で、リーク電流などの発生を防止することができる。

ここで、遮蔽部 1 0の厚み（すなわち突出高さ）は外装材 8外部に引き出されたリード端子 5、 6の厚みよりも厚いことが好ましい。リ一ド端子 5、 6の厚みよりも、遮蔽部 1 0の厚みが厚いことで、リード端子 5同士、あるいはリード端子 6同士の隣接間におけるリーク電流の発生、あるいは絶縁抵抗の低下を確実に防止できるメリットがある。この遮蔽部 1 0の厚みがリード端子の厚みよりも、 0 . 2 mm以上厚くなるように構成することが好ましい。後の実験結果で説明するが、 0 . 2 mm以上の余分な厚みを有することで、確実にリーク電流を防止することができるからである。

図 6は、リ一ド端子 5、 6の実装部 5 a、 6 aを電子部品 7の底面に形成する場合であって、遮蔽部 1 0の厚みをリード端子 5、 6の厚みよりも厚くした例を示す。この場合には、実装基板の実装ランドにこの厚みの差分を解消するような高さを設けることにより、遮蔽部 1 0を底面に有する電子部品 7の実装が可能となる。

また、リード端子 5、 6が電子部品 7の底面ではなく、外側に向けて折り曲げられることにより、実装部 5 a、 6 aが電子部品の底面以外の箇所に存在する場合には、遮蔽部 1 0をこのリード端子の突出量よりも突出させることが好適である。図 7は、上記の構成についてリード端子 6を用いて例示する。リード端子 6 が電子部品の外側に向けて折り曲げられているため、二つのリード端子 6間が外側に向かって隣接した状態で延出する。このような構成の場合には、リード端子 6の先端部まで遮蔽できるだけの厚みを有するように遮蔽部 1 0を形成する。遮蔽部 1 0は外装材 8と一体で形成してもよいし、所定の厚みをもった遮蔽部 1 0 を後から外装材 8に接着や嵌合、貼りあわせで形成してもよい。

このように、リード端子 5間、あるいはリード端子 6間に電気絶縁材料からなる遮蔽部 1 0を、リード端子 5、 6が隣接する領域全体にわたって設けることにより、リード端子間のリーク電流の発生や絶縁抵抗の低下を防止することができる。

なお、図 7の場合には、電子部品 7の底面側にリード端子 5、 6を形成していないため、遮蔽部 1 0を底面に設ける必要がない。そのため、電子部品の実装時に、リード端子と接続される線路との間に間隙が生じるのを防ぐための、実装ランドの盛り上げや半田盛などは不要である。

次に、リード端子 5間、あるいはリード端子 6間の端子間距離拡張部（以下、拡張部） 9を広げることで、リーク電流や絶縁抵抗低下を防止する形態について説明する。

図 8は、リード端子 6を例として、外装材 8から引き出す部分のリード端子 6 の形状が、外装材 8からの引き出し部近傍の隣接間距離よりも、広い隣接間距離の部分を有する構成の電子部品 7を示す。引き出し部近傍の隣接距離 1 1と実装部隣接距離 1 2を比較すると、図 7からも明らかな通り、実装部隣接距離 1 2の方がその距離が大きい。すなわち、外装材 8の外部に引き出されたリード端子 6 の大部分に渡って、その端子間の隣接間距離が十分にとられている。このように構成することにより、外装材 8内部にモールドされている素子である積層型コンデンサ 1同士の間隔よりも、リード端子 5、 6間の隣接間距離を十分に大きくとることができるため、電子部品 7の大きさを大型化することなく、リード端子 5、 6の端子間距離を広くできるという効果を有する。上記の構成を実現するため、図 8に示すように、リ一ド端子 5、 6上に屈曲部 1 3を設ける。この屈曲部 1 3 は 3次元的にリード端子 5、 6を折り曲げ加工して成形してもよいし、リード端子 5、 6の一部を切り取ることにより形成される 2次元的な屈曲部であつてもよい。

また、リード端子 5、 6を、図 9に示される形状に外装材 8から引き出して、その隣接間距離を広げてもよい。リード端子 5、 6を外装材 8から引き出された位置から実装面の方向に向けて拡がる形状に形成することにより、拡張部 9が次第に広がる構成となる。これにより、リード端子 5、 6の大部分の位置において、十分な隣接間距離を確保することができ、リ一ク電流の発生や絶縁抵抗の低下を防止することができるものである。

なお、リード端子 5、 6に屈曲部 1 3を設けて隣接間距離を拡張する構成、または、次第に広がる構成とすることによる隣接間距離の拡張に加えて、その拡張部 9に、図 5〜図 7などで示された遮蔽部 1 0をあわせて形成することも出来る。これにより、更なるリーク電流の発生防止などを実現できる。この塲合には、遮蔽部 1 0はその拡張部 9の形状にあわせても良く、その形状に関係なく直方体などの一定形状を有していても良い。

次に、実験結果に基づいて、本発明の実施の形態の電子部品 7のメリットについて説明する。

図 1 O Aには、リード端子間の隣接間距離と電気的破壊値との関係を実験した実験結果がグラフとして表されている。横軸にリード端子同士の隣接間距離が表され、縦軸に電子部品破壊の原因となるリーク電流が発生する付与電圧の値が表されている。

通常の電子部品ではリーク電流に対する耐圧は 1 k V A C以上が必要であり、これを確保できるのは 0 . 5 mm以上からであることが分かる。 0 . 5 mm未満では、 1 k VA C未満でリーク電流が発生してしまい、十分な耐圧を満たしていないことが分かる。

以上より、リード端子 5間、あるいはリード端子 6間の隣接間距離を 0 . 5 m m以上有する構成にすることで、リード端子間でのリーク電流の発生や絶縁抵抗の低下を確実に防止することができるものである。

次に、図 10 Bには、隣接間距離が 0. 2 mmの場合において、遮蔽部 10がない場合と、突出量の異なる遮蔽部 10を有する場合の測定結果を示す。その突出量の違いとリーク電流の発生する電圧値を比較したものである。（A) 遮蔽部 10の無い場合、（B) 遮蔽部 10の突出量がリード端子の外部に出た厚みよりも 0. 1mm大きい場合、（C) 遮蔽部 10の突出量がリード端子の外部に出た厚みよりも 0. 2mm大きい場合、（D) 遮蔽部 10の突出量がリード端子の外部に出た厚みよりも 0. 3 mm大きい場合を、それぞれ示す。

図 10Bから明らかな通り、（A) 遮蔽部 10が無い場合ではリーク電流の発生する耐圧は 1 k V A Cよりかなり小さく、リード端子間の耐圧が十分でないことが分かる。これに対して遮蔽部 10が設けられた場合には、その突出量がリード端子の外部に出ている厚みよりも 0. 1mm大きい場合では約 1 k VACであり、リード端子の外部に出ている厚みよりも 0. 2 mm以上大きい場合では 1 k VACを十分に超えており、 0. 3mmくらいからリーク電圧変化がなだらかになる。実験結果から、突出量が 0. 2 mm以上あれば十分であることが分かる。実験結果は、遮蔽部 10を設けることにより、リ一ド端子間が非常に狭い場合であっても、そのリード端子間の耐圧を確保出来ることを明示する。特にその遮蔽部 10の突出量が 0. 2 mm以上であればその効果が顕著になる。遮蔽部 10 によりリ一ク耐圧を確保できることで、リード端子間と外装材 8にモールドされる複数の積層型コンデンサ 1同士の間隔を狭くすることができて、非常に小型の電子部品 7を構成することが可能となる。また、遮蔽部 10が外部に出ているリード端子の厚みよりも 0. 2 mm以上であれば、リード端子間の顕著な遮蔽効果が得られる。

つぎに、図 11A、図 11 Bを用いて、電子部品 7および実装面積の小型化が実現されることを説明する。

図 11 Bは、本発明の実施の形態に示す、実装基板 15上に、二つの素子を一体としてモ一ルドした電子部品を一つ実装した状態を表す。一方、図 11Aは比較例として、実装基板 1 4上に、一つの素子毎にモ一ルドした電子部品を二つ実装した状態を例示する。モデムや電灯線通信モジュールのように、出力デ一夕と入力データの ₂線式のラインのそれぞれにノィズカットなどの目的で積層型コンデンサゃコンデンサをモールドした電子部品が実装される。

図 1 1 Aから明らかな通り、従来の単一の素子をモールドした電子部品 7 0では、実装するための処理手順が 2回必要であり、更に、電子部品毎にモールドされているため寸法が大きく、必要とする実装面積が大きくなる。また、二つの電子部品 7 0のそれぞれのリード端子の隣り合う間隔にあわせて、線路 1 6と 1 7 の間隔も広く取る必要があり、当然ながら実装面積の大型化、ならびに線路の引き回しが必要となる。

これに対して、図 1 1 Bから明らかな通り、 2つの素子をモ一ルドした電子部品 7であれば実装面積が小型化される。更に、リード端子 5または 6の隣り合う間隔も狭くなるために、'線路 1 8と線路 1 9の間隔も狭くすることができ、実装面積の小型化が更に促進される。また、線路の引き回しも不要となるため、線路引き回しにより発生する線路輻射や、他の実装部品への悪影響を回避できるメリッ卜もある。加えて、実装時には一回の処理手順で線路上に実装することが可能であり、実装コストを低減できる。

' このとき、リード端子間は、（1 ) その隣接間距離が 0 . 5 mm以上の十分な距離を有している、（2 ) 遮蔽部 1 0が設けられている、（3 ) 隣接間距離を十分にとるための屈曲部 1 3が設けられている、などの構成の少なくとも一の構成を有していることにより、リ一ド端子間のリーク電流耐圧は十分に確保されている。これにより、素子破壊や電子機器の故障などが生じない。

一つの電子部品 7に 3個以上の素子をモールドした場合であっても同様の効果を有する。

以上の実施の形態は、図 1〜図 3に示すように、一つの基体 2に一対の端子部 4を形成した積層型コンデンサ 1を素子とする電子部品について例示したものである。次に、図 1 2、図 1 3を用いて、一つの基体 2に複数の対となる端子部 4が形成された積層型コンデンサ 1を素子とする電子部品について説明する。

例えば、アルミナなどのセラミックなどにより形成された基体の端面に、対となる端子部 4を複数の組で設けることで、単一の素子でありながら、コンデンサや積層型コンデンサ 1などの電気素子を複数含む素子を形成することができる。積層型コンデンサ 1を素子とする場合であれば、基体内部の内部電極 3を、対となる端子部 4ごとに分離させておいて、分離した内部電極 3ごとに端子部 4と接続させる。それにより、複数の並列の積層型コンデンサ 1を、単一素子体で形成することができる。あるいは単板コンデンサや抵抗、インダクタなどの他の電気素子であつても、一つの基体の中に複数の素子が並列する形態で格納してもよい。それにより、複数の素子のそれぞれを、対となる端子部 4に接続させることで、単一素子体でありながら、複数の電気素子が存在しているのと同等の機能を発揮させることが出来る。

このような単一素子体からなる積層型コンデンサ 1などの素子を用いることで、素子の製造が容易となる。すなわち、電子部品 7の製造が容易となり、小型化を更に促進することが出来るという有利な効果がある。

なお、図 1 2、図 1 3は、素子 1が二対の端子部 4を有する場合を例示するが、素子 1が三対以上の端子部を有しても良い。端子の数は、適宜、仕様などにあわせて決めることが出来る。

また、図 1 2、図 1 3に示す素子 1を外装材 8の中に単数封入してもよいし、複数封入しても良い。

次に、一つの基体に複数の対となる端子部 4が形成された積層型コンデンサ 1 のリード端子 5、 6について説明する。一つの基体に一対の端子部を形成した積層型コンデンサの場合には、図 2、図 3に示すように、リード端子 5、 6は積層型コンデンサ 1の端子部 4に接続されて、外部への引出が可能な形態となっている。また、図 3に示すように、二つの積層型コンデンサ 1を一つにモールドするために、それぞれの積層型コンデンサ 1に対して個別にリード端子 5、 6を接続する。一方、図 1 3に単一の基体からからなる積層コンデンサ 1を用いて例示するように、一つの基体に二対の端子部 4を形成した積層型コンデンサの場合には、単一の基体 1から合計 4つのリード端子 5， 6を引き出すことも出来る。一つの基体に二対の端子部を形成した積層型コンデンサの場合においても、リード端子間は、（1 ) その隣接間距離が 0 . 5 mm以上の十分な距離を有している、（2 ) 遮蔽部 1 0が設けられている、（3 ) 隣接間距離を十分にとるための屈曲部 1 3が設けられている、などの構成の少なくとも一の構成を有していることにより、リード端子間のリ一ク電流耐圧は十分に確保される。

以上より、本発明は、電子部品の小型化、実装面積の小型化を進める目的で、複数の素子を一つの外装材でモールドした電子部品を提供する場合に、リ一ド端子の隣接間距離が小さくなることによる耐圧の低下を、効率的且つ確実に防止することができることがわかる。これにより、複数の素子を一つの外装材でモールドすることでの電子部品の小型化、実装面積の小型化、実装処理の短縮と実装コストの低減を、電子部品の耐久性能を阻害することなく実現できるものである。また、これらは非常に簡単な構成により実現されるため、電子部品のコスト増加なども生じない。

なお、一つの外装材 8内部に、インダク夕やコンデンサなどを混在してモールドすることで、複合部品を形成する場合にも本発明の思想が適用できる。また、以上に説明した構成とその効果は、高い耐圧が要求される高耐圧電子部品において、特に有用なものである。

なお、本実施の形態では、積層型コンデンサを素子の例として説明しているが、適用できる素子はこれに限られるものではなく、積層型ではない通常のコンデンサ、抵抗、インダクタンス、フィル夕など種々の素子であっても同様である。また、端子としては、積層型コンデンサに接続されたリード端子の一部が外装材の外部に引き出された形態の端子であっても、素子に予め接続されている端子の一部が外装材の外部に引き出された形態の端子であってもよい。本発明の実施の形態における電子部品の有利な効果は以下の通りである。

本発明は、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コス卜の低減を実現できる。

また、一つの外装材に複数の素子が封じられていることで、個別の電子部品を実装する場合よりも実装面積を低減させ、電子機器の小型化を実現できる。また、実装基板上での線路間隔を狭くすることができ、線路の余分な引き回しによる実装基板の大型化を回避し、線路輻射などの性能劣化も排除することが可能となる。更に、狭い間隔で個別に複数の素子を実装する場合に生じる素子間の電界結合や耐圧不備による性能劣化や、耐久性の劣化も解消することができる。また、外装材でモールドされていることにより、周囲環境の変化に対する耐久性も高まり、耐衝撃性なども向上して電子機器の長寿命化を実現することができる。

また、外装材の外部に引き出された端子の隣接間隔を一定以上に規定したことで、隣接する端子間での電圧リークや絶縁劣化の発生を防止し、機器への実装に際して要求される耐圧を実現することができる。

更に、外装材の外部に引き出された端子の隣接間隔において、外装材に凸部を設け、あるいは外部から部材を接続するなどした遮蔽部を形成することにより、端子間の絶縁を更に確実なものとして、電圧リークや絶縁抵抗の発生を防止する。これにより機器への実装に際して要求される耐圧を実現することができる。

またモ一ルドされる素子が、高耐圧を要求されるコンデンサである場合には、リーク電流の発生により大きな電流がショー卜することが起こり、電子機器の故障を発生させる恐れがあるが、これを回避することができるものである。

以上の効果により、電子機器の小型化、高寿命化を実現することが可能となる。産業上の利用可能性

本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電性の絶縁材からなる遮蔽部が設けられた構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コス卜の低減、及び端子間でのリーク電流の発生を防止することが必要な用途にも適用できる。

Claims

請求の範囲

1 . 複数の素子と、前記複数の素子のそれぞれに設けられた一対の端子部と、前記素子と前記端子部の一部を覆う外装材を有する電子部品であって、前記外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品。

2 . 前記遮蔽部が、前記外装材の一部であって前記端子部の隣接間において形成された外装材の突出部であることを特徴とする請求項 1に記載の電子部品。

3 . 前記遮蔽部が、前記端子部の隣接間において前記外装材上に設けられた電気絶縁部材であることを特徴とする請求項 1に記載の電子部品。

4 . 前記突出部が、前記外装材の外部に引き出された端子部の突出量よりも突出していることを特徴とする請求項 2に記載の電子部品。

5 . 前記突出部が、前記外装材の外部に引き出された端子部の厚みよりも大きな突出厚みを有することを特徴とする請求項 2に記載の電子部品。

6 . 前記突出部の突出厚みが、前記外装材の外部に引き出された端子部の厚みよりも 0 . 2 mm以上厚いことを特徴とする請求項 2に記載の電子部品。

7 . 前記電気絶縁部材が、前記外装材の外部に引き出された端子部の突出量よりも大きな厚みを有していることを特徴とする請求項 3に記載の電子部品。

8 . 前記電気絶縁部材が、前記外装材の外部に引き出された端子部の厚みよりも大きな厚みを有していることを特徴とする請求項 3に記載の電子部品。

9 . 前記電気絶縁部材が、前記外装材の外部に引き出された端子部の厚みよりも 0 . 2 mm以上厚いことを特徴とする請求項 3に記載の電子部品。

1 0 . 複数の素子と、前記複数の素子のそれぞれに設けられた一対の端子部と、前記素子と前記端子部の一部を覆う外装材を有する電子部品であって、前記外装材の外部に引き出された端子部の端子間距離を拡張する端子間距離拡張部を有することを特徴とする電子部品。

1 1 . 前記端子間距離拡張部が、引き出された端子部の中において存在する外装材からの引き出し位置における端子部の隣接間距離よりも広い隣接間距離を有する位置をもつ部位であることを特徴とする請求項 1 0に記載の電子部品。

1 2 . 前記端子間距離拡張部が、前記外装材の外部に引き出された端子部に設けられた屈曲部であることを特徵とする請求項 1 0に記載の電子部品。

1 3 . 前記外装材の外部に引き出された端子部の端子間距離が、 0 . 5 mm以上 5 mm以下であることを特徴とする請求項 1 0に記載の電子部品。

1 4. 前記素子が、内部電極が埋設された誘電体基体と、前記誘電体基体に設けられた一対の端子部を有する複数の積層型コンデンサであることを特徴とする請求項 1に記載の電子部品。

1 5 . 内部電極が埋設された誘電体基体と、前記誘電体基体に設けられた一対の端子部を有する複数の積層型コンデンサと、前記一対の端 ·子部に接続される一一対のリ一ド端子と、前記複数の積層型コンデンサと前記リ一ド端子の一部を覆う外装材を有する電子部品であって、前記外装材の外部に引き出されたリード端子の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品。

1 6 . 前記遮蔽部が、前記外装材の一部であって前記リード端子の隣接問において形成された外装材の突出部であることを特徴とする請求項 1 5に記載の電子部品。

1 7 . 前記遮蔽部が、前記端子部の隣接問において前記外装材に接続して設けられた電気絶縁部材であることを特徴とする請求項 1 5に記載の電子部品。

1 8 . 前記突出部が、前記外装材の外部に引き出されたリード端子の突出量よりも突出していることを特徴とする請求項 1 6に記載の電子部品。

1 9 . 前記突出部が、前記外装材の外部に引き出されたリ一ド端子の厚みよりも大きな突出厚みを有することを特徴とする請求項 1 6に記載の電子部品。

2 0 . 前記突出部の突出厚みが、前記外装材の外部に引き出されたリード端子の厚みよりも 0 . 2 mm以上厚いことを特徴とする請求項 1 6に記載の電子部品。

2 1 . 前記電気絶縁部材が、前記外装材の外部に引き出されたリード端子の突出量よりも大きな厚みを有していることを特徴とする請求項 1 7に記載の電子部品。

2 2 . 前記電気絶縁部材が、前記外装材の外部に引き出されたリード端子の厚みよりも大きな厚みを有していることを特徴とする請求項 1 7に記載の電子部品。

2 3 . 前記電気絶縁部材が、前記外装材の外部に引き出された一リード端子の厚みよりも 0 . 2 mm以上厚いことを特徴とする請求項 1 7に記載の電子部品。

2 4. 内部電極が埋設された誘電体基体と、前記誘電体基体に設けられた一対の端子部を有する複数の積層型コンデンサと、前記一対の端子部に接続される一対のリード端子と、前記複数の積層型コンデンサと前記リード端子の一部を覆う外装材を有する電子部品であって、前記外装材の外部に引き出されたリード端子の端子間距離を拡張するリ一ド端子間距離拡張部を有することを特徴とする電子部品。

2 5 . 前記リード端子間距離拡張部が、引き出されたリード端子の中において存在する外装材からの引き出し位置におけるリ一ド端子の隣接間距離よりも広い隣接間距離を有する位置をもつ部位であることを特徴とする請求項 2 4に記載の電子部品。

2 6 . 前記リード端子間距離拡張部が、前記外装材の外部に引き出されたリード端子に設けられた屈曲部であることを特徴とする請求項 2 4に記載の電子部品。

2 7 . 前記外装材の外部に引き出されたリード端子の端子間距離が 0 . 5 mm以上 5 mm以下であることを特徴とする請求項 2 4に記載の電子部品。

2 8 . 前記外装材に覆われる素子として、単一の基体から形成され、前記単一の基体に複数の対となる端子部を有する素子が用いられることを特徴とする請求項

1に記載の電子部品。

2 9 . 前記単一の基体に複数の対となる端子部を有する素子が、前記外装材に単数封止されることを特徴とする請求項 2 8に記載の電子部品。

3 0 . 前記外装材に覆われる積層型コンデンサとして、単一の基体から形成され、前記単一の基体に複数の対となる端子部を有する積層型コンデンサが用いられることを特徴とする請求項 1 5に記載の電子部品。

3 1 . 前記単一の基体から形成され、前記単一の基体に複数の対となる端子部を有する積層型コンデンサが、前記外装材に単数封止されることを特徴とする請求項 3 0に記載の電子部品。