KR20120050289A - 캐패시터 내장형 인쇄회로기판 - Google Patents

캐패시터 내장형 인쇄회로기판 Download PDF

Info

Publication number
KR20120050289A
KR20120050289A KR1020100111713A KR20100111713A KR20120050289A KR 20120050289 A KR20120050289 A KR 20120050289A KR 1020100111713 A KR1020100111713 A KR 1020100111713A KR 20100111713 A KR20100111713 A KR 20100111713A KR 20120050289 A KR20120050289 A KR 20120050289A
Authority
KR
South Korea
Prior art keywords
capacitor
printed circuit
circuit board
termination
embedded
Prior art date
Application number
KR1020100111713A
Other languages
English (en)
Inventor
이경민
정율교
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100111713A priority Critical patent/KR20120050289A/ko
Publication of KR20120050289A publication Critical patent/KR20120050289A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0212—Resin particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Abstract

본 발명은 캐패시터 내장형 인쇄회로기판에 관한 것으로, 본 발명에 따른 캐패시터 내장형 인쇄회로기판(100)은 복수의 유전체층(115)과 복수의 내부전극(117)이 교대로 적층된 캐패시터 본체(110), 내부전극(117)과 전기적으로 접속되도록 캐퍼시터 본체의 표면에 형성된 터미네이션(120)(Termination) 및 캐패시터 본체(110)가 내부에 매립되는 절연층(133) 및 터미네이션(120)과 전기적으로 접속된 연결패턴(139)을 포함하는 회로층(137)이 구비된 베이스 기판(130)을 포함하는 구성이며, 두께가 일정하지 않은 더미세라믹과 외부전극을 제거하고 두께가 일정한 터미네이션(120)을 채용하여 캐패시터 본체(110)의 두께를 일정하게 구현함으로써, 캐패시터 내장형 인쇄회로기판(100) 내의 절연거리를 정확히 확보할 수 있는 효과가 있다.

Description

캐패시터 내장형 인쇄회로기판{Printed circuit board with embedded capacitor}
본 발명은 캐패시터 내장형 인쇄회로기판에 관한 것이다.
캐패시터는 전하의 형태로 에너지를 저장하는 소자로 직류전원을 인가하는 경우 전하가 축적은 되지만 전류가 흐르지 않으며, 교류전원을 인가하는 경우 전하가 충?방전되면서 캐패시터의 용량과 시간에 따른 전압의 변화에 비례하여 전류가 흐르는 특성을 가지고 있다.
캐패시터의 상기 특성을 이용하여 디지털 회로, 아날로그 회로, 고주파 회로 등의 전기?전자회로에서 커플링 및 디커플링(Coupling & Decoupling), 필터(Filter), 임피던스 매칭(Impedance Matching), 차지펌프(Charge Pump) 및 복조(Demodulation) 등 다양한 목적으로 사용되는 필수적인 수동소자로써 일반적으로 칩, 디스크 등의 다양한 형태로 제조되어 인쇄회로기판의 표면에 실장되어 사용되어 왔다.
하지만, 전자기기의 소형화, 복합화에 따라, 인쇄회로기판에 수동소자를 실장할 수 있는 면적이 감소하고, 전자기기의 고속화에 따라 주파수가 높아짐에 따라, 수동소자와 IC 사이에 도체 및 솔더(Solder) 등의 요인으로 인하여 발생하는 기생임피던스(Parasitic Impedence)가 여러가지 문제를 임으킴에 따라, 캐패시터를 인쇄회로기판의 내부에 내장하여는 시도가 인쇄회로기판 업체 및 전자?전자부품업체를 중심으로 활발하게 진행되고 있다.
즉, 종래에는 대부분 인쇄회로기판(PCB)의 표면에 개별 칩 캐패시터(Discrete Chip Capacitor)를 실장하였으나, 최근에는 캐패시터 등의 수동소자이 내장된 인쇄회로기판을 개발하고 있는 것이다.
하지만, 종래기술에 따른 캐패시터 내장형 인쇄회로기판은 인쇄회로기판의 표면에 실장하는 기존의 캐패시터를 그대로 이용하여 많은 문제점을 유발한다. 구체적으로 살펴보면, 종래의 캐패시터의 경우 내부의 유전체층과 내부전극을 보호하기 위한 더미세라믹이 최외각에 구비되어 캐패시터의 두께가 일정하지 않을 뿐만 아니라, 도금 공정을 통해서 형성된 외부전극 역시 도금편차 때문에 두께가 일정하지 않다. 따라서, 캐패시터의 전체적인 두께에 대한 제어가 어렵고, 이러한 캐패시터를 인쇄회로기판에 내장하는 경우, 인쇄회로기판 내의 정확한 절연거리 확보가 어려운 문제점이 존재한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 두께가 일정하지 않은 더미세라믹과 외부전극을 제거하고 두께가 일정한 터미네이션(Termination)을 채용함으로써, 인쇄회로기판 내에 정확한 절연거리를 확보할 수 있는 캐패시터 내장형 인쇄회로기판을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 캐패시터 내장형 인쇄회로기판은 복수의 유전체층과 복수의 내부전극이 교대로 적층된 캐패시터 본체, 상기 내부전극과 전기적으로 접속되도록 상기 캐퍼시터 본체의 표면에 형성된 터미네이션(Termination) 및 상기 캐패시터 본체가 내부에 매립되는 절연층 및 상기 터미네이션과 전기적으로 접속된 연결패턴을 포함하는 회로층이 구비된 베이스 기판을 포함하여 구성된다.
여기서, 상기 터미네이션은 두께가 일정한 것을 특징으로 한다.
또한, 상기 터미네이션은 금속분말 및 바인더 수지를 포함하는 도전성 페이스트로 형성된 것을 특징으로 한다.
또한, 상기 금속분말은 구리, 은 및 니켈로 구성된 군으로부터 선택된 어느 하나의 금속분말인 것을 특징으로 한다.
또한, 상기 바인더 수지는 규소산화물 또는 에폭시 수지인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 두께가 일정하지 않은 더미세라믹과 외부전극을 제거하고 두께가 일정한 터미네이션(Termination)을 채용하여 캐패시터 본체의 두께를 일정하게 구현함으로써, 캐패시터 내장형 인쇄회로기판 내의 절연거리를 정확히 확보할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 캐패시터 본체 중 인쇄회로기판에 내장할 때 불필요한 구성인 더미세라믹을 생략함으로써, 제조비용을 절약할 수 있고 리드타임(Lead Time)을 줄일 수 있는 장점이 있다.
도 1은 본 발명의 바람직한 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면도;
도 2는 도 1에 도시된 캐패시터 본체의 단면도; 및
도 3은 본 발명의 바람직한 다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면도이고, 도 2는 도 1에 도시된 캐패시터 본체의 단면도이다.
도 1 내지 도 2에 도시된 바와 같이, 본 실시예에 따른 캐패시터 내장형 인쇄회로기판(100)은 복수의 유전체층(115)과 복수의 내부전극(117)이 교대로 적층된 캐패시터 본체(110), 내부전극(117)과 전기적으로 접속되도록 캐퍼시터 본체의 표면에 형성된 터미네이션(120; Termination) 및 캐패시터 본체(110)가 내부에 매립되는 절연층(133) 및 터미네이션(120)과 전기적으로 접속된 연결패턴(139)을 포함하는 회로층(137)이 구비된 베이스 기판(130)을 포함하는 구성이다.
상기 캐패시터 본체(110)는 유전체층(115)과 내부전극(117)이 교대로 적층된 구조인 적층형 세라믹 캐패시터(Multi Layer Ceramic Capacitor; MLCC)로, 베이스 기판(130)의 절연층(133)에 매립된다. 여기서, 유전체층(115)은 저항률이 107Ωm 내지 1017Ωm 정도로 상당히 높아 저항률이 10-6Ωm 내지 10-8Ωm 정도인 금속이나 합금과 같은 도체와 구별된다. 유전체층(115)의 주성분으로는 티탄산 바륨(BaTiO3)을 이용하는 것이 바람직한데, 티탄산 바륨은 유전율이 높아 초고유전률 발현이 요구되는 적층형 세라믹 캐패시터에 사용하기 적합하다. 또한, 유전체층(115)은 주성분인 티탄산 바륨 이외에 마그네슘 산화물, 바나듐 산화물, 망간 산화물, 또는 바륨 산화물과 같은 금속산화물을 부성분으로서 포함한다. 상기 부성분들은 환원 분위기에서 소결할 때 티탄산 바륨의 내환원성을 향상시킨다. 뿐만 아니라, 부성분들은 유전체층(115)의 상온 및 고온 절연저항을 증가시키고, 티탄산 바륨 입자의 이상 입성장을 억제하며, 소결조제로서의 역할을 한다. 유전체층(115)은 상기 주성분 및 부성분을 시트 형태로 성형하여 형성한다.
한편, 캐패시터 본체(110)의 정전용량(C)은 유전체층(115)의 면적과 두께 등에 따라 각각 달리 구현되며, 구체적으로는 하기 식과 같이 계산된다.
C=εrε0(A/D)
여기서, εr은 유전체층(115)의 유전상수(dielectric constant), ε0는 진공의 유전율로 8.855×10-8 값을 갖는 상수, A는 유전체층(115)의 표면적, 그리고 D는 유전체층(115)의 두께를 나타낸다. 즉, 고용량의 캐패시터 본체(110)를 구현하기 위해서는 유전체층(115)의 유전상수가 높아야 하고, 유전체층(115)의 표면적이 넓어야하며, 유전체층(115)의 두께가 얇아야한다. 상기 조건과 현실적인 기술여건을 고려할 때, 각각의 유전체층(115)의 두께는 1층당 0.1μm 내지 1μm인 것이 바람직하고, 유전체층(115)의 층수는 400층 이상, 바람직하게는 400층 내지 1000층이다. 다만, 유전체층(115)의 두께와 층수는 반드시 이에 한정되는 것은 아니다.
한편, 내부전극(117)은 서로 다른 극성을 갖는 두 종류로 구분되고, 동일한 극성을 갖는 내부전극(117)은 캐패시터 본체(110)의 동일한 측면에 노출되도록 적층된다. 여기서, 내부전극(117)은 금속을 포함하는데, 유전체층(115)의 주성분인 티탄산 바륨의 유전률 향상을 위하여 비교적 고온에서 소결되어도 우수한 도전성을 나타낼 수 있는 니켈(Ni), 은(Ag), 팔라듐(Pd), 백금(Pt) 또는 이들의 조합으로 형성되는 것이 것이 바람직하다.
상기 터미네이션(120)은 2개가 캐패시터 본체(110)의 양측면을 각각 둘러싸도록 구비되어 동일한 극성을 갖는 내부전극(117)에 각각 전기적으로 접속된다. 또한, 터미네이션(120)은 베이스 기판(130)의 연결패턴(139)에 전기적으로 직접 접속되어 캐패시터 본체(110)의 구동에 필요한 전압을 인가받는다. 즉, 터미네이션(120)은 종래기술에 따른 외부전극의 역할을 수행할 수 있으므로, 본 실시예에서는 도금편차 때문에 두께가 일정하지 않은 외부전극을 생략할 수 있다. 게다가, 터미네이션(120)은 도전성 페이스트로 형성하므로 두께(D; 도 2 참조)를 일정하게 형성할 수 있다. 터미네이션(120)의 두께(D)가 일정하므로, 캐패시터 본체(110)를 절연층(133)의 내부에 매립시키더라도 절연거리를 정확히 확보할 수 있는 효과가 있다. 다만, 테미네이션(120)의 두께(D)가 '일정하다'라는 의미는 수학적으로 완전히 일정하다는 것을 의미하는 것이 아니라 제조 공정에서 발생하는 가공오차 등에 의한 미미한 두께의 변화를 포함하는 것이다. 한편, 터미네이션(120)을 형성하는 도전성 페이스트는 금속분말 및 바인더 수지를 포함하는데, 금속분말은 구리, 은 및 니켈로 구성된 군으로부터 선택된 어느 하나의 금속분말인 것이 바람직하고, 바인더 수지는 규소산화물 또는 에폭시 수지인 것이 바람직하다.
또한, 본 실시예에 따른 캐패시터 내장형 인쇄회로기판(100)은 캐패시터 본체(110)가 절연층(133)에 매립되어 보호되므로 두께가 일정하지 않은 더미세라믹을 별도로 구비할 필요가 없다. 따라서, 캐패시터 본체(110)의 전체적인 두께가 일정하게 유지되므로, 절연층(133) 내의 절연거리를 정확히 확보할 수 있다. 뿐만 아니라, 더미세라믹을 제작할 필요가 없으므로, 제조비용을 절약할 수 있고 리드타임(Lead Time)을 줄일 수 있는 효과가 있다.
상기 베이스 기판(130)은 회로층(137)과 절연층(133)이 적층된 구조로 구성되어, 절연층(133)에는 캐패시터 본체(110)가 매립되고, 회로층(137)은 터미네이션(120)과 전기적으로 접속되어 캐패시터 본체(110)의 구동에 필요한 전압을 인가한다. 여기서, 베이스 기판(130)의 중심에 배치된 절연층(133)은 코어층(133a)일 수 있고, 캐패시터 본체(110)는 코어층(133a)에 형성된 캐비티(135)에 배치되는 것이 바람직하다. 이때, 코어층(133a)의 캐비티(135)는 기계적 드릴, YAG 레이저 또는 CO2 레이저 등을 이용한 드릴공정을 통해서 형성할 수 있다. 다만, 코어층(133a)은 반드시 구비되어야 하는 것은 아니고, 코어층(133a)이 없는 코어리스(coreless) 구조로 베이스 기판(130)을 형성할 수 있음은 물론이다. 한편, 절연층(133)은 층간 절연소재로 통상적으로 사용되는 복합 고분자 수지로 이루어질 수 있다. 예를 들어, 절연층(133)으로 프리프레그를 사용하여 베이스 기판(130)을 더 얇게 제작하거나 ,절연층(133)으로 ABF(Ajinomoto Build up Film)를 사용하여 회로층(137)을 미세하게 구현할 수 있다. 이외에도, 절연층(133)은 FR-4, BT(Bismaleimide Triazine)등의 에폭시계 수지를 사용할 수 있다.
또한, 회로층(137)은 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 이용하여 형성할 수 있다. 여기서, 회로층(137)은 터미네이션(120)과 전기적으로 접속된 연결패턴(139)을 포함한다. 상기 연결패턴(139)은 YAG 레이저, CO2 레이저 또는 엑시머(Excimer)레이저 등으로 절연층(133)에 홀을 가공한 후 구리 도금 등을 통해서 형성함으로써, 터미네이션(120)과 전기적으로 접속된다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 캐패시터 내장형 인쇄회로기판의 단면도이다.
전술한 실시예에서 베이스 기판(130)은 코어층(133a)에 절연층(133)이 다층으로 적층된 구성이였지만, 본 발명의 권리범위는 반드시 이에 한정되는 것은 아니고, 도 3에 도시된 바와 같이 코어층(133a)에 절연층(133)이 단층으로 적층된 구성일 수 있다. 즉, 베이스 기판(130)은 코어층(133a), 코어층(133a)의 양면에 적층된 절연층(133) 및 절연층(133)에 형성된 회로층(137)으로 구성될 수 있다. 본 실시예에서도 전술한 실시예와 마찬가지로, 두께가 일정하지 않은 외부전극과 더미세라믹을 생략함으로써, 캐패시터 본체(110)를 절연층(133)의 내부에 매립시키더라도 절연거리를 정확히 확보할 수 있는 장점이 있다. 또한, 더미세라믹을 제작할 필요가 없으므로, 제조비용을 절약할 수 있고 리드타임(Lead Time)을 줄일 수 있는 효과가 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 캐패시터 내장형 인쇄회로기판은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 캐패시터 내장형 인쇄회로기판
110: 캐패시터 본체 115: 유전체층
117: 내부전극 120: 터미네이션
130: 베이스 기판 133: 절연층
133a: 코어층 135: 캐비티
137: 회로층 139: 연결패턴

Claims (5)

  1. 복수의 유전체층과 복수의 내부전극이 교대로 적층된 캐패시터 본체;
    상기 내부전극과 전기적으로 접속되도록 상기 캐퍼시터 본체의 표면에 형성된 터미네이션(Termination); 및
    상기 캐패시터 본체가 내부에 매립되는 절연층 및 상기 터미네이션과 전기적으로 접속된 연결패턴을 포함하는 회로층이 구비된 베이스 기판;
    을 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 터미네이션은 두께가 일정한 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 터미네이션은 금속분말 및 바인더 수지를 포함하는 도전성 페이스트로 형성된 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 금속분말은 구리, 은 및 니켈로 구성된 군으로부터 선택된 어느 하나의 금속분말인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.
  5. 청구항 3에 있어서,
    상기 바인더 수지는 규소산화물 또는 에폭시 수지인 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판.
KR1020100111713A 2010-11-10 2010-11-10 캐패시터 내장형 인쇄회로기판 KR20120050289A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100111713A KR20120050289A (ko) 2010-11-10 2010-11-10 캐패시터 내장형 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111713A KR20120050289A (ko) 2010-11-10 2010-11-10 캐패시터 내장형 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20120050289A true KR20120050289A (ko) 2012-05-18

Family

ID=46267825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111713A KR20120050289A (ko) 2010-11-10 2010-11-10 캐패시터 내장형 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20120050289A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170131969A (ko) 2016-05-23 2017-12-01 삼성전기주식회사 캐패시터 및 이를 포함하는 회로기판
US10152943B2 (en) 2015-01-08 2018-12-11 Samsung Display Co., Ltd. Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10152943B2 (en) 2015-01-08 2018-12-11 Samsung Display Co., Ltd. Display device
KR20170131969A (ko) 2016-05-23 2017-12-01 삼성전기주식회사 캐패시터 및 이를 포함하는 회로기판

Similar Documents

Publication Publication Date Title
JP5404312B2 (ja) 電子装置
CN104332310B (zh) 多层陶瓷电容器、板及多层陶瓷电容器的制造方法
CN108054008B (zh) 多层陶瓷电容器
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP5931044B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP4324615B2 (ja) プリント回路埋め込みコンデンサ
TW200839812A (en) Capacitors, circuit having the same and integrated circuit substrate
JP2009054973A (ja) 積層コンデンサおよびコンデンサ実装基板
JP2015050452A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015023271A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9230740B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR102097324B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015050453A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2016058753A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
CN104810153B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
JP2015106705A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法並びに積層セラミック電子部品内蔵型印刷回路基板
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
US10297386B2 (en) Multilayer ceramic capacitor and board having the same
JP5223148B2 (ja) 電気コンポーネント、ならびに電気コンポーネントの外側接触部
TWI365014B (en) Embedded capacitor core having a multiple-layer structure
JP6309313B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2007519235A (ja) プリント回路誘電箔及び埋設キャパシタ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal