JP2007519235A

JP2007519235A - プリント回路誘電箔及び埋設キャパシタ

Info

Publication number: JP2007519235A
Application number: JP2006547176A
Authority: JP
Inventors: ジェイ．ダン、グレゴリー; ジェイ．チェリーニ、レミー; ティー．クロズウェル、ロバート; ビー．ディーン、ティモシー; ブイ．ガンボア、クローディア; サビッチ、ジョビカ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 2003-12-23
Filing date: 2004-12-17
Publication date: 2007-07-12
Anticipated expiration: 2024-12-17
Also published as: WO2005062803A3; US20050135074A1; US7193838B2; WO2005062803A2; JP4184409B2

Abstract

誘電性回路基板箔（４００，６００）は、導電金属箔層（２１０，６６０）、導電金属箔層の第一表面に隣接して配置される結晶化誘電酸化物層（４０５，６５５）、結晶化誘電酸化物層上に配置されるランタンニッケル酸層（４１４，６６４）、及びランタンニッケル酸層上に配置される１又は複数のベース金属から製造される電極層（４１５，６６５）を備える。その箔（４００，６００）は、プリント回路基板の部分構造（７００）に接着され、大きな容量密度（＞１０００ｐＦ／ｍｍ^２）の絶縁キャパシタを含む複数の埋設キャパシタを経済的に製造するために使用される。

Description

本発明は、硬質又は軟質であり、単層又は多層の回路基板に集積又は埋設されるキャパシタに関する。

本発明は、硬質又は軟質であり、単層又は多層の回路基板に集積又は埋設されるキャパシタの製造に適した多層箔に関する。
電子分野では、小さいことが良いことである場合が多い。小型の電子製品を供給するときの課題として、電子業界では、以前の部品と比べてより小型の電子部品が求められる。

キャパシタ（２つの導体間に誘電材料が挟持されたもの）は、この課題に概ね集約される１つの電子部品を代表する。一方、最近の慣行によれば、主に、回路基板の表面にキャパシタが個別に実装されて、はんだ付けされる。キャパシタの小型化が進むにもかかわらず、各表面に実装されたキャパシタは、依然として、回路基板の表面積に対し大きな割合を占有し、そして基板上での「ピックアンドプレース」に対し大きなコストを必要とする。例えば、一般的な携帯電話は、表面実装された２００を超える数のキャパシタを含み、それらは、回路基板に対し４００を超える数のはんだ接合によって接続されている。回路基板の製造時に、回路基板中にキャパシタを集積又は埋設する能力によって、表面実装されたキャパシタの大きなスペースやコストがかなり節約されるであろう。不運なことに、苦労して回路基板に集積又は埋設されるキャパシタを作製しても、回路基板上のキャパシタ（例えば、必要量＞１００ｐＦ静電容量）の多くを交換するのに十分な静電容量（例えば、＜１０ｐＦ／ｍｍ^２）を有しないキャパシタが製造されてしまったり、製造容積にまでスケールアップされない構造及び工程を生じてしまったりするかのいずれかであった。

一般的なプリント回路基板は、銅と、ガラス強化エポキシや他の重合体とを含む多くの層から構成されている。銅をパターニングすることにより、回路の導電要素が形成される。それに加えて、重合体によって、誘電層分離や機械強度などが提供される。重合体は低誘電率材料であるため、重合体誘電回路基板内に形成されて平行板が埋設されたキャパシタは、高い静電容量密度を提供しない。

極めて高い誘電率のセラミック誘電体が利用可能ではあるが、非常に硬いことから、有機プリント回路基板との機械的な相性はよくない。更に、有機プリント基板は、セラミック誘電膜を形成する方法とは相性がよくない。一般に、セラミック誘電膜は、化学溶着（ＣＳＤ）、蒸散、スパッタリング、物理的蒸着及び化学的蒸着などの多くの析出法によって形成される。しかし、必要な誘電構造を得るため、こうした技術では、一般に、高温析出及び高温結晶化のいずれか一方を必要とする。そのような温度では、回路基板中の有機材料が溶融したり、劣化したり、又はそれ以外の方法で分解したりする。

更に、これらの方法では、２つの点で銅との相性がよくない。第一に、セラミック誘電体の形成に必要とされる高温及び高酸化条件下で、銅は、セラミック誘電体との間の境界面に酸化銅の薄層を形成する。これにより、デバイス全体の性能を低下させる境界層が形成されて、セラミック誘電体の使用によるあらゆる有利点が打ち消されてしまう。第二に、銅にとって好ましい還元雰囲気は、過剰な欠陥濃度をもたらすとともに、誘電酸化物層内の相形成を妨げてしまう虞がある。回路基板部品に相応しい温度でセラミック膜を形成することにより、通常は、セラミックの誘電特性が補償されている。セラミック誘電体では、低温での成長が困難な複雑な結晶構造（例えば、ペロブスカイト型結晶構造）に、望ましい誘電特性が密接に関連していることは明らかである。

鉛ジルコネートチタネート（ＰＺＴ）及び鉛ランタンジルコネートチタネート（ＰＬＺＴ）等の誘電酸化物は、ペロブスカイト型結晶構造を有する高誘電率セラミック誘電体の特に有望な分類に属する。ＣＳＤ法により形成される場合、誘電酸化物は、極めて高い誘電性率を示すと共に、非常に薄く、柔軟性を有し、かつ強固な層にして形成することができる。

いくつかの方法として、薄い銅箔に誘電酸化物の薄い被覆を付加することによって、適切な回路基板積層技術を用いて回路基板に意図的に付加される薄い構造体を形成する方法が提案されてきた。このような構造の製造方法、回路基板構造への積層方法、及びパターニングの方法について幾つかの面を記載してきたが、広く多様な用途のためには、これらの方法を改良することが望まれている。

硬質な又は軟質な回路基板に高誘電率材料製のキャパシタを付加する構造及び製法として、経済的に製造可能なものが要求されている。なお、その構造は、現在、広く用いられる多層回路基板の積層技術に好適である。

本発明は、実例により示されるが、添付の図には限定されない。図中、類似の部材番号は類似の構成要素を示す。
当業者にとって、図中の構成要素は、簡潔さや明確さのために示されており、必ずしも実寸に基づいて示す必要のないことは明らかである。例えば、図中の幾つかの構成要素の寸法は、本発明の実施形態をより理解し易くするために他の部材に比べて誇張されているかもしれない。

本発明による特定のプリント回路用埋設キャパシタを詳細に説明する前に、本発明は、大きくは、埋設された回路基板用のキャパシタに関連する方法の工程、及び装置の部品の組合せにあることを考慮すべきである。従って、装置の部品及び方法の工程は、図中、従来の符号によって適切な場所に表され、本明細書の記載の利益を受ける当業者にとって明らかな開示内容の詳細を曖昧にしないようにするため、本発明の理解に適した特定の詳細のみについて示されている。

本発明の特徴を有し、有用であり、かつ絶縁された埋設キャパシタは、完成時には少なくとも２つの基板層を備えるプリント回路基板の部分構造に適用される誘電性箔から形成される。本発明の埋設キャパシタを含む完成形のプリント回路基板（プリント回路構造と称す）の製造法は、誘電材料を結晶化させる試みをプリント回路基板の部分構造の位置で行えば、かなり劣化するプリント回路基板材料との適合性を有している。本発明の技術は、プリント回路のはんだ付けに多用される工程への耐久性を備える通常のプリント回路との適合性を有している。本発明の技術は、摂氏２８８度での１０秒のはんだ浸漬試験に認定され、かつ摂氏３００度の分解温度を示すＦＲ−４として知られるプリント回路材料との適合性を十分に有している。更に、本発明の技術は、μｍオーダーの面粗さを有するＦＲ−４等のプリント回路材料との適合性を有しており、従って、従来技術、とりわけ、高温適合性及び平滑な表面を提供する一方で、ＦＲ−４よりも価格が上昇すると共に、金属化及び加工がかなり困難になるテフロンやポリイミド等のポリマー上への薄膜（＜１μｍ）の真空蒸着を含む技術とは区別される。

本技術は、誘電酸化物を金属箔層に使用し摂氏６００度で結晶化した後、プリント回路の部分構造に適用される結晶化誘電酸化物材料を含む箔の製造方法を含む。こうした箔の製造方法の一例を、図１〜図４を参照してある程度詳細に記述するが、他の方法を用いてもよい。別の方法の一例が、２００３年６月１９日に公開された米国公開公報２００３／０１１３４４３Ａ１号に記載されている。図１〜図４を参照して説明する方法による電極は、比較的薄く（２５μｍ以下に）、他の方法によれば、約７０μｍを上限とする少なくとも１つの電極層の厚さの箔を得ることができる。

図７〜図１２は、プリント回路構造における有用な埋設キャパシタの形成を詳細に表している。

図１に示すように、剥離可能な回路基板箔２００の製造方法が、本発明の一実施形態によって示されている。剥離可能な回路基板箔２００の断面図を図２に示す。ステップ１０５（図１）では、金属支持層２０５（図２）及び導体金属箔２１０（図２）が形成され、それらは、無機剥離材料２１５（図２）を用いて第一表面において接合される。この無機剥離材料２１５は、高温暴露の後、２つの金属層２０５，２１０を分離する能力を維持している（図３及び図４を参照して後述するように、剥離可能な回路基板箔２００に結晶化誘電層を加えるために使用される）。無機剥離材料は、同時に析出される金属及び非金属の混合物からなり、例えば、２００２年２月１２日にチェンらに付与された米国特許第６，３４６，３３５Ｂ１号に記載される公知技術を用いて形成される。本発明のこの実施形態において、金属支持層２０５は、１０〜７５μｍの厚さを有し、多くの用途では、３０〜７０μｍの範囲の厚さを有している。導体金属箔２１０は、５〜２５μｍの厚さを有し、多くの用途では、１０〜２０μｍの厚さを有している。また、無機剥離材料は、０．０３０μｍ未満の厚さを有している。本発明は、誘電性箔の製造（また、結局は、多層プリント回路基板の１又は複数の層でキャパシタを形成）を対象としたものであり、本発明の導体金属箔２１０は、剥離層を有する従来の金属箔に使用される場合よりも厚くされている（例えば、米国特許第６，３４６，３３５号を参照）。多くの用途で金属支持層２０５や導体金属箔２１０に最適な金属として、銅又は銅合金が挙げられるが、ニッケルやニッケル合金等の他の金属を使用できる。

ステップ１１０（図１）では、金属箔層２１０の第二表面２１２が高温抗酸化バリア２２０により被覆されており（図２）、被覆された第二表面（２２１）は、０．０５μｍ未満の自乗平均面粗さ（ＲＭＳ）を有している。高温抗酸化バリア２２０は、誘電酸化物を付与し、熱分解して、摂氏約６００度で公知技術により結晶化する後のステップのときに、導体金属箔２１０の大部分の酸化を防止する有効な方法の１つであり、摂氏１００度未満の温度で十分に機能する従来の剥離可能な回路基板箔に用いられる通常の抗変色被覆材よりも優れた機能を有している。

この高温抗酸化バリアでは、０．０５μｍ未満の自乗平均面粗さ（ＲＭＳ）が得られ、通常は０．０１μｍ未満の自乗平均面粗さ（ＲＭＳ）が得られる公知技術を用いて、パラジウム、白金、イリジウム、ニッケル、合金、又はこれらの金属と、例えば少量のアルミニウムや他の材料とを含む任意の混合物から選択されるスパッタリング材料、無電解メッキ材料、又は電解メッキ材料によって、導体金属箔２１０上に析出される。

無電解、又は電解ニッケル−リンは、多くの用途で高温抗酸化剤として有用である。ニッケル−リンのリン含有量は、一般に、約１〜約４０重量％の範囲であり、具体的には、約４〜約１１重量％の範囲であり、より具体的には、約６〜約９重量％の範囲である。特に、導体金属箔層２１０を被覆するため選択された技術によれば、ほぼ同じ厚さで同じ高温抗酸化バリア２２５（図２）により被覆される金属支持層２０５の第二表面２０７（図２）が生じるものの、これは、本発明に要求される結果ではない。例えば、許容される代替技術は、高温抗酸化バリアを導体金属箔２１０のみに付与し、被覆されない金属支持層２０５をそのままの状態にするため、メッキ工程時に抵抗又は他の重合体材料により金属支持層２０５の第二表面をマスクするステップを備える。従来の剥離可能な回路基板箔、例えば、導体金属箔の露出面が樹枝状結晶形成法により意図的に粗くされたオーリン・コーポレーション・メタル・グループ・オブ・ウォーターベリー社製のカッパーボンド（登録商標）銅薄箔２１０とは対照的に、本発明の導体金属箔２１０の表面を、０．０５μｍ未満の自乗平均面粗さ（ＲＭＳ）の測定値、より好ましくは、０．０１μｍＲＭＳ未満の測定値にして平滑に保つことができる。このような平滑さは、導体金属箔２１０及び高温抗酸化バリア２２０を形成するための公知技術によって達成される。図１を参照して説明する方法により形成される剥離可能な回路基板箔２００は、配送、取扱い、及び加工時に、しわや破れから基板を保護するための高価な技術の使用せずに、従来のプリント回路基板と等しいサイズで都合良く製造し、取り扱い、配送される。

図３には、剥離可能な回路基板箔２００から剥離可能な誘電性回路基板箔４００を製造する方法が、本発明の実施形態に従い示されている。剥離可能な誘電性回路基板箔４００の断面図を図４に示す。ステップ３０５では、結晶化誘電酸化物層４０５（図４）が、剥離可能な回路基板箔２００の導体金属箔２１０に隣接して形成される。本発明による結晶化誘電酸化物の具体的な例として、鉛ジルコネートチタネート（ＰＺＴ）、鉛ランタニドジルコネートチタネート（ＰＬＺＴ）、鉛カルシウムジルコネートチタネート（ＰＣＺＴ）、鉛ランタニドチタネート（ＰＬＴ）、鉛チタネート（ＰＴ）、鉛ジルコネート（ＰＺ）、鉛マグネシウムニオベート（ＰＭＮ）、バリウムチタネート（ＢＴＯ）、及びバリウムストロンチウムチタネート（ＢＳＴＯ）が挙げられる。ＰＺＴ系を含む鉛ベースの誘電酸化物、具体的には、ＰＣＺＴ化学式ＰｂＣａ_ｘ（ＺｒＯ_０．５２Ｔｉ_０．４８）Ｏ_３（化学式中、ｘは、０．０１〜０．１）を含む組成物が特に望ましい。特にそれらを命名しない化合物中のＮｉ、Ｎｂ、Ｃａ及びＳｒ等の元素を少量添加することにより、電気的な性能を向上させることもできる。従って、本発明の誘電酸化物は、少量のＮｉ、Ｎｂ、Ｃａ及びＳｒを含むことができる。

ステップ３０５では、結晶化誘電酸化物が、化学溶液溶着（ＣＳＤ）、蒸散、スパッタリング、物理的蒸着及び化学的蒸着等の多くの析出技術のうちの１つによって形成される。これらの技術によれば、通常は、高温蒸着及び高温結晶化のいずれか一方を必要とし、結果として、固定された場合であってもキャパシタの形成に良好な誘電特性を維持しつつ、多結晶化されたかなり柔軟性を持つ導体金属箔２１０上に結晶性被覆が得られる。結晶性誘電酸化物層の形成に用いられる経済的な公知技術として、ＣＳＤがある。結晶性誘電酸化物層を形成する別の経済的な技術として、粉末又は粉末懸濁液を使用する粉末コーティングがある。これらの技術により形成される結晶性誘電酸化物材料の多くは、技術的に知られているように多晶質特性を有している。結晶化誘電酸化物層４０５は、約０．１〜約１μｍの厚さに形成される。結晶化誘電酸化物層４０５は、ＰＣＺＴである場合、多くの用途では、０．２〜０．６μｍの厚さに形成され、また、平方ミリメートル当たり１０００ｐＦ（１０００ｐＦ／ｍｍ^２）よりも大きく、通常は、３０００ｐＦ／ｍｍ^２以上の静電容量密度を提供する一方、高い製品歩留まりや必要な破壊電圧（例えば、５Ｖより大きい）を提供する。本文書を通して使用される静電容量の値は、特に規定しない限り１メガヘルツに特定されている。ＣＳＤや粉末コーティングによる経済的な方法によって、結晶化誘電層が０．２μｍ未満の厚さに形成される場合、後のステップで加えられる導体金属箔２１０と電極層４１５との間にピンホール状の欠陥が発生する傾向にある。スパッタリング等の他の技術によれば、薄い結晶化誘電酸化物層を形成できるが、それらは極めて不経済であり、また、その層は薄すぎることから、取扱う際の耐久性を十分には有していない。浸漬被覆技術及び他の技術によっても、金属支持層２０５に隣接して犠牲結晶化誘電酸化物層４１０を形成することができる。しかし、この層は、本発明に要求されるものではない。幾つかの被覆技術にあっては、金属支持層２０５上への犠牲結晶化誘電酸化物層４１０の形成を可能にすることが、その形成を回避する策よりも低コストであると推測され、また、結晶化誘電酸化物層４０５のみが形成される場合に生じる箔層の硬化を低く抑えるように作用する。

図３のステップ３０５を参照して説明する方法により形成される剥離可能な回路基板箔４００は、従来のプリント回路基板と同じ寸法で作製され、配送、取扱い、及び加工時に、しわや破れから基板を保護するための高価な技術を使用せずに、取り扱われ、配送される。その後、この剥離可能な回路基板箔４００は、様々の誘電領域を有するキャパシタを形成すべく、軟質又は硬質なプリント回路基板積層体（内）上に誘電層４０５及び導体金属箔層２１０を付加するために使用される。これは、適切な導体接着剤材料や他の公知技術を用いて、軟質又は硬質なプリント回路基板積層体の導体金属層表面に剥離可能な回路基板箔４００の誘電層４０５を接着させ、その後、図４中の部分４６０に示すように、金属支持層２０５、犠牲結晶化誘電酸化物層４１０、及び高温抗酸化バリア２２５を剥ぎ取り、続いて、キャパシタをそれぞれ形成する周知のエッチング及び金属蒸着工程を経て達成される。一実施形態では、単独のキャパシタが、例えば、電力源層として、プリント回路基板の全ての層の内部に形成される。

図３及び図４に示すように、ステップ３１０（図３）では、ペロブスカイト型の導体材料であるランタンニッケル酸（ＬＮＯ）層４１４が、結晶化誘電酸化物層４０５上に形成される。ＬＮＯ層４１４を形成する経済的な方法として、化学的溶液溶着（ＣＳＤ）の使用が挙げられる。ＬＮＯ層４１４は、ほとんどの場合、０．０５μｍ〜５．０μｍの間の厚さに形成され、多くの場合、０．５μｍ〜２μｍの厚さに形成される。上述したように、ＣＳＤは、結晶化誘電酸化物層４０５を形成するために用いられる。ＣＳＤを用いて両層４０５、４１４を形成する場合、それらの層は同時に焼成されるため、加工ステップ及び製造コストを削減することができる。ＬＮＯ層４１４の形成技術によって、犠牲ＬＮＯ層４１９は、犠牲結晶化誘電酸化物層４１０（存在すれば）上、犠牲高温抗酸化バリア２２５（存在すれば）上、又は金属支持層２０５上に形成される。ＬＮＯ層４１４を形成した後、スパッタリングや無電解メッキや電解メッキ等の公知技術を用いて、電極層４１５が、ステップ３１５で、ＬＮＯ層４１４（即ち、ＬＮＯ層４１４の露出面）上に形成される。電極層４１５は、大きくは、１又は複数のベース金属、即ち、微量（１０％未満）の他の金属や元素を含むベース金属やその合金を含む。ベース金属は、少なくとも鉄、コバルト、ニッケル、銅及び亜鉛を含む。電極層４１５の一般的な厚さは、２μｍ〜２０μｍである。電極層４１５の付与に用いられる技術によって、電極層４１５と略同じ厚さの犠牲電極層４２０が、金属支持層２０５（即ち、金属支持層２０５と反対側に位置する結晶化誘電層の表面）上の犠牲ＬＮＯ層４１９に隣接して形成されるものの、これは、本発明には要求されない。電極層は実質的には１以上のベース金属を含み、結晶化誘電酸化物４０５上のＬＮＯ層４１４を覆う電極層４１５の組合せは、結晶化酸化物層を覆うように電極層を形成する他の技術についての利点を提供する。１つの利点として、ＬＮＯ（他の理由で他の状況で提案された）上に金属層を析出させるのに非常に経済的な技術であり、特に白金等の貴金属の析出よりも材料（ベース金属）が非常に経済的である（例えばニッケル及び銅）多くのベース金属組成物の電解メッキ法によって電極層を形成できる点が挙げられる。別の利点として、それが、通常の又は強力な接着力を実現するための他の技術（例えば、電極層の種付け用に誘電酸化物層をドープするか、接着性を向上させるため結晶化誘電酸化物層の面を粗くする）を要しない経済的な技術を用いて、結晶化誘電酸化物層と強力に接着する電極層を提供できる点が挙げられる。更に別の利点として、通常の光リソグラフィ、エッチング技術を使用し、例えば硝酸、塩化第二銅、又は水酸化アンモニウム／塩化アンモニウム溶液等のエッチャントを用いてベース金属を経済的にパターニングできる点が挙げられる。

電極層４１５を有する剥離可能な回路基板箔は、例えば、ガラス強化Ｂステージエポキシを流し込み、圧力及び温度を用いてこれを硬化させる公知技術であるプレプレグ層（ガラス強化Ｂステージエポキシ）上への加圧によって、ステップ３２０（図３）で、回路基板基材に積層させることができる。金属支持層２０５がステップ３２５（図３）で導体金属箔層２１０から剥離されると、少なくとも金属支持層２０５を含み、並びに、例えば無機剥離材料２１５、高温抗酸化バリア２２５、犠牲結晶化誘電酸化物層４１０、犠牲ＬＮＯ層４１９、及び犠牲電極層４２０等の他の犠牲材料及び層を含む図４及び図５中の剥離可能な回路基板箔４００の部分４６０に示すように、犠牲電極層４２０もまた存在する場合には剥離される。

ここで、剥離可能な回路基板箔２００，４００、及びそれらを製造する工程により箔が提供され、その箔により、キャパシタの軟質及び硬質な回路基板への追加を経済的に行えて、かつ容易に行えることを評価すべきである。無機剥離層は、熱分解及び結晶化の際の高温に晒された後でも有効に残存し、電極層は、経済的技術を用いて結晶化誘電酸化物層２０５に確実に接着され、また、犠牲金属支持体及び誘電酸化物層は、本発明を用いて静電容量層を回路基板に付加する工程際に容易に除去される。

上述したように、プリント回路基板の層に付加される結晶化誘電酸化物層４０５を有する箔を形成するのに他の技術を使用できる。このような箔は、図１〜図５を参照して上述した剥離可能なものでなくてもよい。

図６は、本発明の実施形態による結晶化誘電酸化物層６５５を有する箔６００の断面図を示す。箔６００は、導体金属箔６６０、結晶化誘電酸化物層６５５、ＬＮＯ層６６４、電極層６６５を備え、抗酸化剤層６７０を備えてもよい。ＬＮＯ層６６４は、剥離可能な箔４００に関して上述した方法で結晶化誘電酸化物層６５５（抗酸化剤層６７０に付与されたかもしれない）に付与される。電極層６６５は、１以上のベース金属を多く含み、また、剥離可能な箔４００に関して上述したようにＬＮＯ層６６４に付与される。箔６００の露出面の一方が、部分的に組立てられたプリント回路基板のプレプリグ層に付与される。換言すれば、電極層６６５及び導体金属箔６６０のいずれか一方が、部分的に組立てられたプリント回路基板に付与される。

図７〜図１２は、本発明の実施形態によるプリント回路構造の埋設キャパシタの製造工程を示す断面図及びフローチャートである。図７は、例えば箔４００、６００等の誘電性箔が付与されるプリント回路部分構造７００の一部の最上層７６０の断面図である。「部分構造」の用語は、種々の製造工程時におけるプリント回路基板に言及している。プリント回路層は、ＦＲ４等の多用されるプリント回路基板材料から形成されるが、本発明の箔は、多くの利用可能な多層プリント回路材料にも適合性を有している。誘電性箔７９０は、上述した本発明による箔の実施形態によって示される。本発明によれば、誘電性箔７９０は、数種の技術のうちの１つによって最上層７００の表面に付与される。その技術のうちのいくつかでは、最上層７６０が、周知の「プレプリグ」層とされている。ある技術では、上述した樹枝状成長法等により電極層７６５の表面が意図的に粗化され、箔がプレプリグ層に付与されて、プリント回路構造が接着方法を完結させる従来の方法によって処理される。電極層７６５の表面を平滑にする別の技術では、接着促進物質が電極層７６５の表面に付与された後、プレプリグ層にも付与されて、プリント回路構造が接着方法を完結させる従来の方法によって処理される。

前述したその方法は、図１２に示すステップを用いて要約される。ステップ１００５では、第一の電極層７６５、第二の電極層７８５、第一電極層７６５と第二電極層７８５との間に配置される結晶化誘電酸化物層７７５（代わりに、結晶化誘電酸化物コアと称される）、結晶化誘電酸化物層７７５と第一電極層７６５との間でそれらを接触させる第一インターフェース層７７０、及び結晶化誘電酸化物層７７５と第二電極層７８５との間でそれらを接触させる第二インターフェース層７８０を含む誘電性箔７９０（例えば、箔４００，６００のうちの１つ）が製造される。結晶化誘電酸化物層７７５は、鉛カルシウムジルコニウムチタネートを含み、１μｍ未満の厚さを有し、１００ｐＦ／ｍｍ^２より大きな静電容量密度を示す。ステップ１０１０で、箔７９０の第一電極層がプリント回路の部分構造７００に接着される。図６を参照して記載された箔が基板７００に接着した電極６６５及び導体金属箔６６０のいずれか一方と共に付加され、また、図１〜図４を参照して記載された箔が基板に接着した電極４１５及び導体金属箔２１０のいずれか一方と共に付加されることから、電極層７６５は電極６６５，４１５であるか、導体金属箔６６０，２１０である。従って、第一インターフェース層７７０は、高温抗酸化剤６７０，２２０（抗酸化剤が使用される場合）及びＬＮＯ層６６４，４１４のうちの１つであり、また、第二インターフェース層７８０は、高温抗酸化剤６７０，２２０（抗酸化剤が使用される場合）及びＬＮＯ層６６４，４１４のうちの１つである。

ステップ１０１５（図１２）で、第二電極層７８５の部分６５０（図８）が選択的に除去されて、複数のキャパシタのそれぞれに頂部電極６０５，６１０，６１５が形成されて、結晶化誘電酸化物層７７５の露出部６５０が形成される。プリント回路製造業者がよく実施する光リソグラフィパターニング及びエッチング等の周知技術は、こうした選択的除去を行うため使用される。第二インターフェース層７８０がランタンニッケル酸層である場合、例えば希塩酸溶液等のエッチャントが、第二電極層７８５と同じパターンを有する層をエッチングするために使用される。所定の実施形態では、１工程で第二電極層７８５及びＬＮＯ層７８０の両方を除去できる一種類のエッチャントが使用される。それとは別に、例えばサンドブラスト等の機械研磨技術が、ＬＮＯ層７８０及び結晶化誘電酸化物層７７５を同時にパターニングするために使用される（以下にステップ１０２０及び図９を参照する詳細な説明を参照）。図８は、第二インターフェース層７８０がステップ１０１５で除去されないランタンニッケル酸層４１４である実施形態について、ステップ１０１５の完了後の本発明の実施形態によるプリント回路の部分構造７００を示す部分断面図である。この実施例では、２つの回路ランナー６２０、６２５と共に、３つの頂部電極６０５，６１０，６１５がエッチングによって作製される。これらの電極及び回路ランナーの三次元形状は、ここで説明するステップの終了後におけるプリント回路の部分構造７００を示す図１３の部分斜視図からより深く理解されるであろう。別の埋設キャパシタを含む別の層が加えられたり、又は、層を加えないときは集積回路等の表面実装部分が加えられたりすることから、プリント回路部分構造７００はその時点では完成されないかもしれない。第二電極層７８５及び第二インターフェース層７８０の一部が除去されると、結晶化誘電酸化物層７７５の部分６５０が露出される。

ステップ１０２０（図１２）では、結晶化誘電酸化物層７７５の部分７０５（図９）が結晶化誘電酸化物層７７５の露出部６５０内で選択的に除去される。すると、絶縁された誘電コア７１５を有する複数のキャパシタのうちの一又は複数のキャパシタが形成され、また、第一インターフェース層７７０（製造される特定の実施形態で使用される場合）や第一電極層７６５の露出部７１０が形成される。図９は、ステップ１０２０の終了後における本発明によるプリント回路の部分構造７００を示す部分断面図である。本発明は、第二電極７８５のパターニングにより露出される部分６５０内の結晶化誘電酸化物層７７５の部分７０５を選択的に除去する特徴的なステップによって、１又は複数の絶縁キャパシタが提供される。本文で使用される「内」の用語は、結晶化誘電酸化物層７７５の露出部６５０の一部又は全てを除去することを意味する。取除かれた部分７０５は、結晶化誘電酸化物層７７５の他の部分から絶縁された誘電コア７１５の有効な物理的な絶縁を得るため、絶縁された各誘電コア７１５の周辺に制限部を含む。第一電極の露出部７１０は、絶縁された誘電コア７１５の各々に隣接する領域７２５を含み、それは、絶縁された誘電コア７１５の下に底部電極７２０を形成する第一電極の部分への電気的な接続を形成するのに十分な長さを有している。特定の回路要件として、他のキャパシタからの群として絶縁される２以上のキャパシタに結合する信号を有し、それにより、表面端子に対するそれらの底部電極の接続を有効にするビアだけのために第一電極層７６５の領域を要するが、各絶縁キャパシタの下の底部電極７２０に対する回路ランナーが依然として必要とされる。

結晶化誘電酸化物層７７５をパターニングする重要な利点として、第一電極層７６５の部分（抗酸化剤層が存在するか、また、プリント回路部分構造７６０に接着される電極に応じて、露出面上に第一インターフェース層７７０を有する）を露出させ、底部電極のパターニングを可能にすることが挙げられる。このことは、例えば、後にドリル加工されるメッキされたスルーホールの周囲に隙間輪をパターン形成するために必須である。隙間輪無しでは、任意のメッキされたスルーホールがそれを共有する任意のキャパシタの第一電極に対して必然的に短絡される。一実施形態では、全ての埋設キャパシタが、第一電極層７６５であって、接地されているキャパシタを分断している。この場合、底部（接地）電極は、キャパシタを互いに絶縁するためパターン形成する必要はない。一方、本発明により提供される隙間輪を無しにすれば、全てのメッキされたスルーホールが短絡されて接地される。

結晶化誘電酸化物層７７５の部分を選択的に除去する有効な手段として、軽石による研磨、他の研磨技術、サンドブラスト、又はレーザー研磨等の方法が挙げられる。このような方法は、第一又は第二インターフェース層７７０，７８０であるか否かを問わず、ランタンニッケル酸層４１４を同時に除去するために使用される。図８〜図１１に示す実施形態は、ランタンニッケル酸層４１４が第二インターフェース層７８０である実施形態であり、第二インターフェース層７８０は、結晶化誘電酸化物７７５のパターンを得る（その他にも、第二インターフェース層７８０は第二電極層７８５のパターンを得る。）。軽石による研磨、サンドブラスト、又は他の機械研磨技術に対して、頂部電極６０５，６１０，６１５は、（頂部電極６０５，６１０，６１５の材料及び厚さ、及び使用される技術及び媒体、例えばサンドブラストの粒子の種類に応じて）過剰な厚さの減少を伴うことなく、そうした除去技術に対して十分に耐えることができる。それとは別に、頂部電極６０５，６１０，６１５（図７〜図１１に図示せず）の頂部に残存するフォトレジスト材料によって十分な保護が提供される。それとは別に、ステップ１０２５で使用される除去手段の前に、フォトレジスト材料や他の保護材料が、絶縁された誘電コア７１５に対して頂部電極６１５の更なる保護のために加えられる。フォトレジスト材料や他の保護材料は、共有される誘電コアを有するキャパシタを用いる全ての領域７５０に必要とされる。本発明によれば、先行技術よりも遙かに高い静電容量密度の絶縁キャパシタが提供されるため、共有される誘電コアを用いるキャパシタの必要性はかなり小さくなる。しかし、それらは、幾つかの状況下で保証されるであろう。この実施例からわかるように、本発明は、両方の場合に対処することができる。

ステップ１０２５（図１２）では、露出部７１０内における第一電極層７６５の部分８０５，８１０（図１０）が選択的に除去されて、絶縁誘電コア７１５を有する一又は複数の絶縁キャパシタの各々の底部電極７２０への電気接続が形成されて、提供される。プリント回路製造業者がよく実施する光リソグラフィパターニング及びエッチング等の周知技術が、選択的除去を行うために使用される。第一インターフェース層７７０はランタンニッケル酸層であり、その層のエッチングを行うため、希塩酸溶液等のエッチャントが使用される。それとは別に、結晶化誘電酸化物層７７５の部分の除去に用いられる機械研磨技術は、同じ領域中のランタンニッケル酸層７７０を同時に除去するために使用される。図１０は、ステップ１０２５の終了後における本発明の実施形態によるプリント回路の部分構造７００を示す部分断面図である。図８〜図１１に示す実施形態は、高温抗酸化剤２２０が第一インターフェース層７７０である実施形態であり、第一インターフェース層７７０が第一電極７６５のパターンを得る（その他にも、第一インターフェース層７７０は結晶化誘電酸化物層７７５のパターンを得る。）。本文で使用される「内」の用語は、第一電極層７６５の露出部７１０の一部又は全てを除去することを意味する。除かれた部分は部分８０５、８１０を含み、それらは、（分断又は絶縁された）他のキャパシタからの底部電極７２０の絶縁を提供する。残りの部分は、絶縁された誘電コア７１５の下の底部電極、完成したプリント回路構造の他の部品に底部電極７２０を接続する領域８２０、及び共有されるキャパシタの下部に設けられてキャパシタに接続する部分８３０である。

ステップ１０３０（図１２）で、プレプレグや樹脂製被覆箔等の共形誘電材料９０５によって露出面が覆われる。図１１は、ステップ１０３０及びそれに続くステップの終了後における本発明の実施形態によるプリント回路の部分構造７００を示す部分断面図である。露出面としては、少なくとも頂部電極６０５，６１０，６１５の表面、共有キャパシタの頂部電極６０５，６１０及びランナー６２０、６２５の下部を覆う結晶化誘電酸化物層７７５の共通する露出部分、絶縁された誘電コア７１５の露出した頂部電極６１５、絶縁された誘電コア７１５の側面、第一電極７６５の露出面、及びプリント回路の部分構造の最上層７６０の露出領域などが挙げられる。共形材料９０５は、露出面を等角に被覆し、被覆導体部分間に十分な誘電絶縁性を提供し、プリント回路の部分構造に新たな導体層を付加すべく使用され、また、電子ビアを形成すべく作用する特性を備える任意の材料からなる。

ステップ１０３５（図１２）では、端子９１０，９２０，９３０，９４０，９５０が、ブラインドビア９２１，９３１，９４１，９５１及びメッキされたスルーホール９１１を用いて形成される。図１１は、ステップ１０３５の終了後における本発明の実施形態によるプリント回路の部分構造７００を示す部分断面図である。ブラインドビア９２１，９３１，９５１は、頂部電極６０５，６１０，６１５を電気的に接続するために使用される。それとは別に、ブラインドビア９４１は、絶縁されたキャパシタの底部電極７２０を電気的に接続させるために使用される。それとは別に、ブラインドビア９４１は、接地板等の領域区分を提供するように形成され、共通する複数のキャパシタの底部電極７２０の共有配置への接続を提供する。メッキされたスルーホール９１１は、プリント回路の部分構造７００の全領域７５０（共有部分）の下部における第二電極層７６５への接続のために使用される。ビア及びスルーホールは、従来技術により形成され、また、端子は、従来の技術により加えられる。

上記の説明から、プリント回路の部分構造７００からなるプリント回路構造に埋設された複数のキャパシタは、プリント回路構造の第一基板層を覆うパターニングされた第一電極、第一電極を覆うパターニングされた結晶化誘電酸化物コア、結晶化誘電酸化物コアを覆うパターニングされた第二電極、及び結晶化誘電酸化物層と第二電極との両方の間でこれらを接触させるパターニングされた高温抗酸化剤層を備えることが理解されるであろう。パターニングされた第二電極は、パターニングされた結晶化誘電酸化物コアの境界内に設定され、その結晶化誘電酸化物コアは、パターニングされた第一電極の境界内に設定されている。パターニングされた第一電極は、パターニングされた結晶化誘電酸化物コアにより露出された少なくとも１つの隙間輪を含み、その少なくとも１つの隙間輪は、パターニングされた第一電極とは接しないメッキされたスルーホールのための隙間輪を提供する。また、パターニングされた第一電極は、１以上のキャパシタのための底部電極とされる領域と、パターニングされた結晶化誘電酸化物コアによって露出された少なくとも１つの対応する隣接領域とを含み、少なくとも１つの対応する隣接領域によってブラインドビアへの接続が提供される。

集積回路及び他の電気部品、特に表面実装型部品は、集積回路の端子と他の電気部品との間で非常に小さな導体性距離を有しつつ、本発明によって、かなり大容量の絶縁キャパシタに対し経済的に接続されることは明白である。例えば、集積回路の端子は、絶縁キャパシタの頂部電極のため上端に直接配置され、同集積回路の別の端子は、集積回路の端子の分離が正方形状のキャパシタの一方の側面とほぼ等しい状況の下、絶縁キャパシタの底部電極に接続された端子の頂部に直接配置される。この例では、１５ｍｍの幅の集積回路が約２２５ｍｍ^２である本発明のキャパシタを有し、その集積回路の反対側で１５ｍｍ離間して配置された同集積回路の２つの端子に直接結合される約０．６μＦを提供する。集積回路とキャパシタとの間の導体の全長は１００μｍ未満にすることができる。それとは別に、０．０１μＦより大きな値の１０個のバイパス又は分断キャパシタは、類似する極端に短い導体長さを用いてＩＣの２つの端子に接続可能である。

図１４に示すように、電気ブロック図は、上述される本発明の実施形態により埋設キャパシタを組込む電子デバイス１２００を示す。電子デバイスは、電源１２０５を備えた多層プリント回路基板１２０１を使用するあらゆる電子デバイスにすることができる。電源１２０５は、ＤＣ供給電圧１２０６を発生させ、それは、集積回路１（ＩＣ１）１２２０、ＩＣ２１２１５、及び少なくとも１つの電源分断キャパシタ１２６０に接続されている。例えば、図１３に示す端子９２０，９３０に接続される複数の電源分断キャパシタ１２６は、共通の接地端子９１０を有している。電子デバイス１２００の場合、電力分断キャパシタ１２６０は、電源１２０５のように、筐体接地１２５０に接合されている。ＩＣ１１２２０は、内部レジスタ１２７４及び外部埋設結合キャパシタ１２７０によりフィルタ処理され、フィルタ処理された信号１２７２としてＩＣ１１２２０に戻る内部信号１２７１を発生する。埋設結合キャパシタ１２７０は、図１〜図１３を参照して上述した本発明の実施形態による絶縁された誘電コアを備えた高静電容量密度のキャパシタである。ＩＣ１１２２０は、レジスタ１２２４及び埋設結合キャパシタ１２２５によりフィルタ処理された別の信号１２２１を発生する。フィルタ処理された信号１２２７はＩＣ２１２１５に結合される。埋設結合キャパシタ１２２５は、図１〜図１３を参照して上述した本発明の実施形態による絶縁された誘電コアを備えた高静電容量密度のキャパシタでもある。ＩＣ２１２１５は、ＲＦ接地１２４０に接地される放射線周波数（ＲＦ）外部出力増幅器を有している。ＲＦ増幅器の出力信号は、ＲＦ接地１２４０にも接合された同軸ケーブル１２３０によってアンテナ１２１０に接合される。埋設された２つの分断キャパシタ１２３５，１２３６は、２つの望ましくないＲＦ信号（例えば、擬似周波数）用としてＲＦ接地に対するバイパスフィルタ処理を提供する。この例では、埋設された２つの分断キャパシタ１２３５，１２３６は、高静電容量密度のキャパシタであり、ＲＦ接地１２４０に接続される共通の底部電極を有しているが、ＲＦ接地１２４０は、同じプリント回路基板１２０１の埋設層にある他のキャパシタの他の底部電極からは絶縁されている。電子デバイスは、携帯電話、携帯情報管理、玩具、器具、試験設備、制御装置、コンピュータ、武器、ディスプレイ、テレビ等の電子デバイス１２００を機能させるパターニングされたキャパシタを用いる任意の電子デバイスを代表している。このような全てのデバイスは、本発明から利益を得ることができる。

前述の明細書において、本発明、その利益及び利点を、特定の実施形態を参照して説明してきた。しかし、当業者にとって、以下の請求項に記載される本発明の範囲から逸脱せずに、種々の変更や変化が行えることは明らかである。従って、明細書及び図面は、限定的な意味ではなく、むしろ例示的なものとみなすべきであり、全てのこのような変更が本発明の範囲に含まれることを意図している。利益、利点、問題の解決策、及びこれらを生じるか、又は一層顕著にするあらゆる要素は、任意の又は全ての請求項に重要な、必要な、又は基本的な特性又は要素とみなすべきでない。

ここで使用される「備える」、「包含する」の用語、又は他のあらゆる変形は、列挙された要素を備える工程、方法、物品、又は装置がそれらの要素のみを含むだけでなく、このような工程、方法、物品又は装置に特に列挙されないか、又は固有なものである他の要素を含むように、非排他的な包含を網羅することを意図している。

ここで使用される「含む」及び／又は「有する」の用語は、備えることと定義される。電子光学技術に関し本明細書に使用される「接続される」の用語は、必ずしも直接的ではなく、また必ずしも機械的ではないものの接続されることと定義される。

本発明の一実施形態による剥離可能な回路基板箔の製造方法を示すフローチャート。図１を参照して説明する方法で製造される剥離可能な回路基板箔の断面図。本発明の一実施形態による剥離可能な回路基板箔の製造方法を示すフローチャート。図３を参照して説明する方法で製造される剥離可能な回路基板箔の断面図。図３を参照して説明する方法で製造される剥離可能な回路基板箔の断面図。本発明の実施形態による回路基板箔の断面図。本発明の実施形態によるプリント回路構造内の埋設キャパシタの製造方法を示す断面図。本発明の実施形態によるプリント回路構造内の埋設キャパシタの製造方法を示す断面図。本発明の実施形態によるプリント回路構造内の埋設キャパシタの製造方法を示す断面図。本発明の実施形態によるプリント回路構造内の埋設キャパシタの製造方法を示す断面図本発明の実施形態によるプリント回路構造内の埋設キャパシタの製造方法を示す断面図。本発明の実施形態による大容量の少なくとも１つの絶縁埋設キャパシタを含むプリント回路の部分構造を製造する幾つかの工程を示すフローチャート。本発明の実施形態による図７〜図１１を参照して説明する別のプリント回路構造を含むプリント回路の部分構造を示す斜視図。本発明の実施形態による図１〜図１３を参照して説明する埋設キャパシタを組込む誘電性デバイスを示す電気ブロック図。

Claims

導電金属箔層と、
前記導電金属箔層の第一表面に隣接して配置される結晶化誘電酸化物層と、
前記結晶化誘電酸化物層上に配置されるランタンニッケル酸層と、
前記ランタンニッケル酸層上に配置される少なくとも１つのベース金属を多く含む電極層と
を備える誘電性回路基板箔。
請求項１記載の誘電性回路基板箔は、
更に、前記結晶化誘電酸化物層と前記導電金属箔層との間に配置される高温抗酸化バリアを備え、前記高温抗酸化バリアは、前記結晶化誘電酸化物層の熱分解及び結晶化時に前記導電金属箔層のあらゆる実質的な酸化を効果的に防止する材料からなる誘電性回路基板箔。
請求項２記載の誘電性回路基板箔において、
前記高温抗酸化バリアは、パラジウム、白金、イリジウム、ニッケル、又はこれらの金属の任意の組合せを含む合金又は組成物からなる誘電性回路基板箔。
請求項１記載の誘電性回路基板箔において、
前記導電金属箔層は５μｍ〜２５μｍの厚さを有し、前記結晶化誘電酸化物層は１μｍ未満の厚さを有している誘電性回路基板箔。
回路基板箔を製造する方法であって、
導電金属箔層上に結晶化誘電酸化物層を形成するステップと、
前記結晶化誘電酸化物層上にランタンニッケル酸層を形成するステップと、
前記ランタンニッケル酸層上に電極層を形成するステップであって、その電極層は１又は複数のベース金属を多く含むステップと
を備える方法。
請求項５記載の方法は、
更に、高温抗酸化バリアにより前記導電金属箔層の表面を被覆するステップであって、その被覆された表面は０．０５μｍ未満の自乗平均面粗さ（ＲＭＳ）を有している方法。
請求項６記載の方法において、
前記結晶化誘電酸化物層を形成するステップは、摂氏５００度を超える温度で材料を結晶化させるステップからなる方法。
請求項６記載の方法において、
前記結晶化誘電酸化物層を形成するステップ、及びその結晶化誘電酸化物層上にランタンニッケル酸層を形成するステップは、前記結晶化誘電酸化物及び前記ランタンニッケル酸層の両層のために析出された材料を同時に焼成する共通のステップからなり、前記導電金属箔層は１０μｍ〜２０μｍの厚さを有している方法。
プリント回路構造に埋設される複数のキャパシタであって、
複数のキャパシタのうちの少なくとも１つは、
前記プリント回路構造の第一基板層を覆う第一電極と、
前記第一電極を覆う結晶化誘電酸化物であって、その結晶化誘電酸化物は１μｍ未満の厚さを有し、かつ１０００ｐＦ／ｍｍ^２よりも大きい静電容量密度を有し、その材料及び厚さは複数のキャパシタのそれぞれについて同じであり、前記結晶化誘電酸化物コアは、複数のキャパシタのうち他の全てのキャパシタの結晶化誘電酸化物コアから絶縁された結晶化誘電酸化物と、
ベース金属を含み、前記結晶化誘電酸化物のコアを覆う第二電極と、
前記結晶化誘電酸化物コアと前記第一及び第二電極の一方との間に配置されてそれらを接触させるランタンニッケル酸層と
を備えるキャパシタ。
プリント回路構造に埋設される複数のキャパシタを製造する方法であって
第一電極層、第二電極層、前記第一電極層と前記第二電極層との間に配置される結晶化誘電酸化物層、及び前記結晶化誘電酸化物層と前記第一及び第二電極層の一方との間でそれらを接触させるランタンニッケル酸層を備える箔を製造するステップと、
前記箔の前記第一及び第二電極層の一方をプリント回路の部分構造に接着させるステップであって、その接着層は下部電極を形成し、かつ他の層は上部電極を形成するステップと、
前記上部電極層の部分を選択的に除去することにより、複数のキャパシタの各々の頂部電極を形成すると共に、前記結晶化誘電酸化物層の露出部を形成するステップと、
その露出部内にある前記結晶化誘電酸化物層の部分を選択的に除去して、第一電極層の露出部を形成するステップと、
その露出部内にある前記下部電極層の部分を選択的に除去して、複数のキャパシタの各々の底部電極を形成するステップと、
前記ランタンニッケル酸層を選択的に除去するステップと
を備える方法。
請求項１０記載の複数のキャパシタを製造する方法であって、
前記ランタンニッケル酸層の選択的除去は、前記第一及び第二電極のうちどちらかが前記ランタンニッケル酸層と前記箔内で接触するかに応じて、また前記第一及び第二電極のうちどちらが前記プリント回路の部分構造に接着されるかに応じて、前記上部電極層の部分の選択的除去と前記結晶化誘電酸化物層の部分の選択的除去との間で、あるいは、前記結晶化誘電酸化物層の部分の選択的除去と前記下部電極の部分の選択的除去との間で実施される方法。
プリント回路基板と、少なくとも１つの電子素子のうちの少なくとも１つに接続される電力供給源とを備える電子デバイスであって、
前記プリント回路基板は、
そのプリント回路基板の特定の層に埋設される複数のキャパシタのうちの１つである埋設結合キャパシタと、
少なくとも１つの電子部品であって、第一及び第二電極が前記少なくとも１つの電子部品の端子に接続される電子部品とを備え、
前記埋設結合キャパシタは、
前記プリント回路基板の第一基板層を覆う第一電極と、
前記第一電極を覆う結晶化誘電酸化物コアであって、
前記結晶化誘電酸化物コアは１μｍ未満の厚さを有し、かつ１０００ｐＦ／ｍｍ^２よりも大きい静電容量密度を有し、その材料及び厚さは複数のキャパシタのそれぞれについて同じであり、前記結晶化誘電酸化物コアは、複数のキャパシタのうち他の全てのキャパシタの前記結晶化誘電酸化物コアから絶縁された結晶化誘電酸化物コアと、
前記結晶化誘電酸化物コアを覆う第二電極と、
前記結晶化誘電酸化物層と第一及び第二電極の一方との間に配置されてそれらを接触させるランタンニッケル酸層と備える電子デバイス。