JP2006032658A - キャパシタ内蔵多層配線基板の製造方法 - Google Patents

Abstract

【課題】キャパシタ内蔵多層配線基板の製造方法において、誘電材のパターン形状のバラツキを防止させ、膜厚精度を向上させて、キャパシタ容量の精度を向上させた、キャパシタ内蔵多層配線基板の製造方法を提供することにある。
【解決手段】金属箔の片面に半硬化性誘電材を有する部材の形成工程、配線基板の積層途中工程の導体層上に、該部材の半硬化性誘電材側を接着、及び熱硬化工程、金属箔表面にフォトレジストを設け、露光、現像、ウエットエッチングを行い、キャパシタ上電極を形成工程、ブラスト法により、上電極をマスクとし、誘電材パターンを形成工程、露出した該導体層及び上電極表面にフォトレジストを設け、露光、現像、エッチングを行い、フォトレジスト剥離し、キャパシタ下電極及び配線等を形成工程を含むキャパシタ内蔵多層配線基板の製造方法。
【選択図】図１

Description

本発明は各種電子機器の配線基板の製造方法に係わり、さらに詳しくは内蔵されるキャパシタにおいて、配線基板面内の誘電材の膜厚精度を向上させ、且つ誘電材の加工形状が理想的なキャパシタ内蔵多層配線基板の製造方法に関する。

近年のキャパシタ内蔵多層配線基板の製造方法について以下に説明する。キャパシタが内蔵される配線基板の製造方法としては、図５及び図６に示す様に、配線基板の積層途中工程における、例えばエポキシ系樹脂等の絶縁樹脂７上に、下層配線６とビア５で電気的に接続された、例えば、導体層４、又は銅層４１を形成する（図５（ａ）参照）。次いで、ポジ型感光性エポキシ系樹脂等にセラミック粉末等を分散させた誘電材２を塗工あるいはシート形態でラミネートする（図５（ｂ）参照）。次いで、誘電材２上に、導体層の材料として、例えば、銅箔１０１をラミネートする。（図５（ｃ）参照）。

次いで、銅箔１０１上にフォトレジストを形成し、露光現像によりフォトレジストパターン８とし、所望のキャパシタ上電極９となる金属パターンを得るべく銅箔１０１を露出させ（図５（ｄ）参照）、例えば、塩化第二銅等を用いたエッチング法により、キャパシタ上電極９を形成し、且つ誘電材２表面を露出させる（図５（ｅ）参照）。

次いで、フォトレジストパターン８を剥離せず、フォトレジストパターン８をマスクとして、誘電材２を露光し、専用の現像液にて現像し、露出した誘電材２を除去し、誘電材パターン１０を形成する（図５（ｆ）参照）。次いで、フォトレジストパターン８をマスクとして、例えば、塩化第二銅等を用いたエッチング法により、キャパシタ下電極１１を形成し、フォトレジストパターン８を剥離し（図６（ｈ）参照）、誘電材パターン１０を熱硬化させ、キャパシタを形成する（図６（ｉ）参照）。次いで、残された一連の配線基板の製造工程を行う事で配線基板を作製するといった方法であった。

上記したような配線基板の製造方法では、誘電材２の加工を露光現像にて行うことにより、上電極９の下側の誘電材パターン１０がサイドエッチング１２され、そのバラツキが加算され、キャパシタの精度を悪くするといった問題があった（図６（ｇ）参照）。また、次工程での上層積層の際、サイドエッチングにより、サイドエッチ部に気泡が残り、熱、吸湿によるクラック等が発生し、信頼性を悪くするといった問題があった。さらに、図６（ｊ）に示す誘電材パターン１０の熱硬化は、キャパシタ形状を作製した後に行うので、誘電材パターン１０の大きさ・形状において、熱収縮１３が発生し、キャパシタ形状のバラツキが大きくなり、キャパシタの精度を悪くするといった問題があった（図６（ｊ）参照）。

以下に、公知文献を記す。
特開２００２−５３４７９１号公報 特開２００３−１１２７０号公報

本発明は、前記問題点を鑑みなされたものであり、その課題とするところは、キャパシタが内蔵される多層配線基板の製造方法において、誘電材のパターン形状のバラツキを防
止させ、膜厚精度を向上させて、キャパシタ容量の精度を向上させた、キャパシタ内蔵多層配線基板の製造方法を提供することにある。

本発明の請求項１に係る発明は、一対の電極とこの電極に挟持された誘電材からなるキャパシタを内蔵するキャパシタ内蔵多層配線基板の製造方法において、誘電材上に形成されたキャパシタの上電極をマスクとしたブラスト法により誘電材をパターニングする工程を少なくとも含むことを特徴とするキャパシタ内蔵多層配線基板の製造方法である。

本発明の請求項２に係る発明は、一対の電極とこの電極に挟持された誘電材からなるキャパシタを内蔵するキャパシタ内蔵多層配線基板の製造方法において、
（ａ）絶縁基板上に配線とキャパシタの下電極を形成する工程と、
（ｂ）配線とキャパシタの下電極を形成した絶縁基板上に誘電材と導体層とをその順に積層し形成する工程と、
（ｃ）前記導体層をキャパシタの上電極にパターニングする工程と、
（ｄ）誘電材上に形成されたキャパシタの上電極をマスクとしたブラスト法により誘電材をパターニングする工程と、
を少なくとも含むことを特徴とするキャパシタ内蔵多層配線基板の製造方法である。

本発明の請求項３に係る発明は、前記の（ａ）絶縁基板上に配線とキャパシタの下電極を形成する工程と、前記の（ｂ）配線とキャパシタの下電極を形成した絶縁基板上の配線と誘電材と導体層とをその順に積層し形成する工程との間に、前記配線とキャパシタの下電極を形成した絶縁基板の配線とキャパシタの下電極を除外した部分に絶縁層を設け、該絶縁層の表面を配線及びキャパシタの下電極の表面と同じ高さ面とする工程を追加したことを特徴とする請求項２記載のキャパシタ内蔵多層配線基板の製造方法である。

本発明の請求項４に係る発明は、前記ブラスト法は、ウエットブラスト法であることを特徴とする請求項１乃至３のいずれか１項記載のキャパシタ内蔵多層配線基板の製造方法である。

本発明の請求項５に係る発明は、前記ブラスト法により誘電材をパターニングする工程において、前記誘電材は、ブラスト法によりパターニングする前に、熱硬化を行うことを特徴とする請求項１乃至４のいずれか１項記載のキャパシタ内蔵多層配線基板の製造方法である。

本発明のキャパシタ内蔵多層配線基板の製造方法によると、ブラスト法、例えば、ウエットブラスト法により、化学的でなく、ダメージの少ない、さらにキャパシタ上電極をマスクとして、物理的に誘電材２を除去するので、キャパシタ上電極の下側のサイドエッチがないため、キャパシタの精度が向上し、また、次工程での上層を積層する際、気泡が残らないため、熱、吸湿によるクラック等が発生せず、信頼性が大幅に向上し、問題がなくなる（図１（ｆ）参照）。また、基板上で均一な膜厚となる誘電材の層を形成し、その状態で熱硬化した後にキャパシタを作製するので、キャパシタのパターン形成後での加熱処理がないため熱収縮のバラツキがなく、キャパシタの精度が向上する（図１（ｆ）及び図２（ｉ）で変化なし）。

本発明の配線基板の製造方法を用いることにより、特に、携帯機器等の配線基板の小型化させ、電気的特性を向上させるといった、受動素子を内蔵する配線基板の製造に利用でき、特に、内蔵されるキャパシタに高精度な容量を持たせることが可能となる効果がある。

以下に本発明を実施するための最良の形態を詳細に説明する。図１（ａ）〜（ｆ）及び図２（ｇ）〜（ｉ）は、本発明によるキャパシタ内蔵多層配線基板の製造方法の一実施例の工程説明図である。本発明によるキャパシタ内蔵多層配線基板（以下工程説明では配線基板と記す）の製造方法は、導体層４上に誘電材２と金属箔１を積層する。この積層は順次積層することもできるが、ここでは一括で積層する方法について説明する。まず、金属箔１と誘電材２からなる部材３を形成する（図１（ａ）参照）。この部材３は、例えば、有機系の絶縁樹脂にセラミック系粉末を分散させた樹脂シートやグリーンシートなどの誘電材２シートを金属箔１にラミネートし、所望の熱処理を行う方法や、直接、金属箔１上に誘電材２を塗工する方法で形成する。

また、金属箔１の平滑面、または平滑化した面に誘電材２を形成することで誘電材２の膜厚精度が向上し、キャパシタ容量の精度がよくなる。

次いで、図１（ｂ）に示すように、多層配線基板の積層途中工程（コア基板２０）における導体層４上に、該部材３の半硬化性誘電材２側を接着及び半硬化性誘電材２を熱硬化させる。

ここで、導体層４表面を平滑化した後、誘電材を接着することで誘電材２の膜厚精度が向上し、キャパシタ容量の精度がよくなる。前記導体層上の表面は、物理的研摩により平滑化された面であり、該平滑な面側に部材の半硬化性誘電材側を接着させた後、半硬化性誘電材を熱硬化させる。

また、前記部材３の形成では、任意の支持体上に、誘電材層、その上に銅箔等の導体層と積層形成の後、支持体を除去し、前記物理的研摩により平滑化した導体層上の表面に半硬化性誘電材層側を接着させた後、半硬化性誘電材を熱硬化させることもできる。このように、誘電材をパターニング前に熱硬化させるためパターン形成後に熱収縮がおきず精度が保たれる。

次いで、金属箔１の表面にフォトレジストを設け、露光、現像を行い、キャパシタの上電極９となる部分のフォトレジストパターン８を形成する（図１（ｃ）参照）。次いで、例えば、塩化第二銅等を用いたエッチング法により、キャパシタの上電極９を形成し、且つ誘電材２表面を露出させる（図１（ｄ）参照）。

次いで、フォトレジストは剥離せずに（剥離しても良い）、キャパシタの上電極９をマスクとし、露出した誘電材２をブラスト法、例えば、ウエットブラスト法により物理的に除去する事でキャパシタの誘電材パターン１０を形成する（図１（ｅ）参照）。

なお、誘電材２に用いるチタン酸バリウム（誘電フィラー）の含有量が少ない場合、ブラストに時間がかかるため、上電極のパターンコーナーが削られて丸くなってしまい、その影響でキャパシタ精度が低下する。従って、含有量の最適化が重要であり、高充填した誘電材が好ましい。

ブラスト法には、研磨剤を圧縮空気で被加工基板に吹き付けるドライブラスト法と、水と研磨剤とを混合した液体を圧縮空気で被加工基板に吹き付けるウエットブラスト法がある。いずれの方法を選択しても誘電材がサイドエッチングをおこさないので、キャパシタ精度が保持でき、上層の積層時、サイドエッチング近傍で気泡等発生が防止でき、クラック等による品質信頼性低下の問題が解決される。

ドライブラスト法では、加工時間が短い長所があるが、ウエットブラスト法では、被加工基板にキズ等を付けにくい長所があり、配線やキャパシタ上電極及びキャパシタ下電極の精度維持を重視し、本発明では、ウエットブラスト法がより好ましい。

次いで、図２（ｇ）に示すように、露出した該導体層表面及び該誘上電極上にフォトレジストを設け、露光、現像を行い、キャパシタの下電極１１及び配線６１等となる部分のフォトレジストパターン８１を形成し、露出した導体層４のエッチングを行い（図２（ｇ）参照）、フォトレジストパターン８１を剥離する事でキャパシタ下電極１１及び配線６１等を形成する（図２（ｈ）参照）。ここで、配線６１と同時にスパイラル型インダクタ（図示せず）等を形成しても良い。また、抵抗体をキャパシタと同層に形成しても良い。キャパシタの上電極、下電極の形成は、導電性ペーストを用いた印刷法で行うこともできるが、形成精度の点から、上述のようにエッチングで形成することが好ましい。

次いで、残された一連の外層の配線基板の工程、例えば、入出力端子形成及び配線保護のソルダーレジスト層の形成工程を行う事でキャパシタ内蔵多層配線基板を作製する方法である。

本発明のキャパシタ内蔵多層配線基板の別の製造方法の一実施例の工程を説明する。キャパシタ内蔵多層配線基板の製造方法は、請求項２及び請求項３に係る製造方法であり、上述した製造方法、すなわち、キャパシタ上電極の形成工程を前工程とし、キャパシタ下電極の形成工程を後工程より順序を変更した製造方法であって、先にキャパシタ下電極を形成する製造方法である。図１（ａ）〜（ｆ）、図２（ｇ）〜（ｉ）及び図４（ａ）〜（ｄ）を用いて説明する。まず、図４（ａ）に示す導体層４を有するコア基板２０の導体層４上にフォトレジストを形成し、露光・現像によりフォトレジストパターン８とし、所望のキャパシタ下電極１１及び配線６１となる導体層パターンを得るべく導体層を露出させ（図４（ｂ）参照）、例えば、塩化第二銅等を用いたエッチング法により、キャパシタ下電極１１及び配線６１を形成する（図４（ｃ）参照）。次に、フォトレジストを剥膜して、キャパシタ下電極付きコア基板２０ｂを形成する（図４（ｄ）参照）。別途、金属箔１の片面に誘電材２を有する部材３を形成する（図４（ｄ）参照）。ここで、請求項３においては、後工程である部材３をコア基板２０ｂ上に接着する前、誘電材２の膜厚を均一にするために、コア基板２０ｃ表面に平滑化用の絶縁体７０を形成しても良い（図４（ｅ）参照）。

次に、図４（ｄ）の工程から次工程の図１（ｂ）工程へ進み、図１（ｂ）に示すように、多層配線基板の積層途中工程（キャパシタ下電極付きコア基板２０ｂ）における導体層４上に、該部材３の半硬化性誘電材２側を接着及び半硬化性誘電材２を熱硬化させる。以下、前述した図１（ｃ）〜（ｆ）まで順番に加工し、キャパシタ上電極９及び誘電材パターン１０の形成により、図２（ｈ）〜（ｉ）に示す本発明のキャパシタ内蔵多層配線基板が形成する（図１（ｃ）〜（ｆ）と、図２（ｈ）〜（ｉ）参照）。

以下に本発明の実施例を説明する。

以下、実施例１により本発明を具体的に説明する。図１（ａ）〜（ｆ）及び図２（ｇ）〜（ｉ）及び図３（ａ）〜（ｃ）を用いて実施例１を説明する。両面に所定の配線パターンの配線６が形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板を用いた、所定のビルドアップ工程における途中工程のコア基板２０ａを使用する（図３ａ参照）。前記コア基板２０ａは、多層配線基板の積層途中工程における半製品であり、該コア基板の両面の導体層上に配線層が形成されたものである。コア基板２０ａは、配線層と、絶縁層、配線層と順番に積層され、複数の配線層を基板を貫通するスルーホール５１を介して
回路を形成した基板である。なお、コア基板２０ａの配線層及び絶縁層は図示せず、スルーホール５１は、以下図より省略する。

図３（ｂ）は、前記コア基板２０ａにおいて、下層の配線６との電気的接続を行うためのビア５用孔が設けられた絶縁樹脂７である。次に、コア基板２０ａの片側のエポキシ系の絶縁樹脂７上に専用の処理液を用い、無電解銅めっき及び電解銅めっきを行う事で、ビア５及び銅層４１を形成した後、銅層４１表面を平滑に研摩した（図３（ｃ）参照）。なお、破線は研磨後の表面を示す。

次に、図３（ｃ）の工程から次工程の図１（ａ）工程へ進み、エポキシ系樹脂にチタン酸バリウム等を混入させ加工された誘電材２を表面が平滑化に研摩された銅箔１０１表面に塗工し、所望の温度で乾燥し、誘電材２を半硬化状態にさせ（図１（ａ）参照）、上述した配線基板の銅層４１上に、１３０℃、３０Ｎ／ｃｍ²の条件で加熱加圧ラミネートし、続いて、更に２００℃、１時間の熱処理を行うことで、誘電材２の熱硬化を行った（図１（ｂ）参照）。

次いで、銅層４１表面に厚さ１５μｍの感光性ドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のキャパシタの上電極となるフォトレジストパターン８を形成した（図１（ｃ）参照）。次いで、例えば、塩化第二銅等を用いたエッチング法により、キャパシタ上電極９を形成し、且つ誘電材２表面を露出させ（図１（ｄ）参照）、フォトレジストは剥離せずに、上電極９をマスクとし、約６μｍ径のアルミナ等の微細砥粒を含む水をエアー圧０．２ＭＰａ等でノズルから噴出させ、対象物の表面を削るウエットブラスト法により物理的に誘電材２を除去する事でキャパシタの誘電材パターン１０を形成した。（図１（ｅ）参照）。

次いで、露出した該銅層４１表面及び該上電極９上に感光性ドライフィルムフォトレジストを設け、露光、現像を行い、キャパシタの下電極１１及び配線６１等となる部分のフォトレジストパターン８１を形成し、例えば、塩化第二銅等を用いたエッチング法により、露出した銅層４１のエッチングを行い（図２（ｇ）参照）、フォトレジストパターン８１を剥離する事でキャパシタ下電極１１及び配線６１等を形成した（図２（ｈ）参照）。

次いで、残された一連の配線基板の工程を行う事により、本発明のキャパシタ内蔵多層配線基板の製造方法によるキャパシタ内蔵多層配線基板を作製した。

（ａ）〜（ｆ）は、本発明のキャパシタ内蔵配線基板の製造方法の説明図である。また、（ｆ）は、ブラスト後（ｅ）の部分拡大断面図であり、（ｉ）は、キャパシタ作製後（ｈ）の部分拡大断面図である。 （ｇ）〜（ｉ）は、本発明のキャパシタ内蔵配線基板の製造方法の説明図である。また、（ｆ）は、ブラスト後（ｅ）の部分拡大断面図であり、（ｉ）は、キャパシタ作製後（ｈ）の部分拡大断面図である。 （ａ）〜（ｃ）は、本発明の実施例１のキャパシタ内蔵多層配線基板の製造方法を補足する追加図面である。 （ａ）〜（ｅ）は、本発明のキャパシタ内蔵多層配線基板の製造方法を補足する追加図面である。 （ａ）〜（ｇ）は、従来のキャパシタ内蔵配線基板の製造方法の説明図である。また、（ｇ）は、誘電材の露光現像後（ｆ）の部分拡大断面図であり、（ｊ）は、キャパシタ熱硬化後（ｉ）の部分拡大断面図である。 （ｈ）〜（ｊ）は、従来のキャパシタ内蔵配線基板の製造方法の説明図である。また、（ｇ）は、誘電材の露光現像後（ｆ）の部分拡大断面図であり、（ｊ）は、キャパシタ熱硬化後（ｉ）の部分拡大断面図である。

符号の説明

１…金属箔
１０１…Ｃｕ箔
２…誘電材
３…部材
４…導体層
４１…銅層
５…ビア
５１…スルーホール
６…配線
６１…配線
７…絶縁樹脂
８…フォトレジストパターン
８０…フォトレジスト
８１…フォトレジストパターン
９…（キャパシタ）上電極
１０…誘電材パターン
１１…（キャパシタ）下電極
１２…サイドエッチング
１３…熱収縮
２０…コア基板
２０ａ…配線付きコア基板
２０ｂ…（キャパシタ）下電極付きコア基板
２０ｃ…絶縁体、下電極付きコア基板
７０…絶縁体

Claims (5)

1. 一対の電極とこの電極に挟持された誘電材からなるキャパシタを内蔵するキャパシタ内蔵多層配線基板の製造方法において、誘電材上に形成されたキャパシタの上電極をマスクとしたブラスト法により誘電材をパターニングする工程を少なくとも含むことを特徴とするキャパシタ内蔵多層配線基板の製造方法。
2. 一対の電極とこの電極に挟持された誘電材からなるキャパシタを内蔵するキャパシタ内蔵多層配線基板の製造方法において、
   （ａ）絶縁基板上に配線とキャパシタの下電極を形成する工程と、
   （ｂ）配線とキャパシタの下電極を形成した絶縁基板上に誘電材と導体層とをその順に積層し形成する工程と、
   （ｃ）前記導体層をキャパシタの上電極にパターニングする工程と、
   （ｄ）誘電材上に形成されたキャパシタの上電極をマスクとしたブラスト法により誘電材をパターニングする工程と、
   を少なくとも含むことを特徴とするキャパシタ内蔵多層配線基板の製造方法。
3. 前記の（ａ）絶縁基板上に配線とキャパシタの下電極を形成する工程と、前記の（ｂ）配線とキャパシタの下電極を形成した絶縁基板上の配線と誘電材と導体層とをその順に積層し形成する工程との間に、前記配線とキャパシタの下電極を形成した絶縁基板の配線とキャパシタの下電極を除外した部分に絶縁層を設け、該絶縁層の表面を配線及びキャパシタの下電極の表面と同じ高さ面とする工程を追加したことを特徴とする請求項２記載のキャパシタ内蔵多層配線基板の製造方法。
4. 前記ブラスト法は、ウエットブラスト法であることを特徴とする請求項１乃至３のいずれか１項記載のキャパシタ内蔵多層配線基板の製造方法。
5. 前記ブラスト法により誘電材をパターニングする工程において、前記誘電材は、ブラスト法によりパターニングする前に、熱硬化を行うことを特徴とする請求項１乃至４のいずれか１項記載のキャパシタ内蔵多層配線基板の製造方法。

Images