JP4337453B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4337453B2 JP4337453B2 JP2003278845A JP2003278845A JP4337453B2 JP 4337453 B2 JP4337453 B2 JP 4337453B2 JP 2003278845 A JP2003278845 A JP 2003278845A JP 2003278845 A JP2003278845 A JP 2003278845A JP 4337453 B2 JP4337453 B2 JP 4337453B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric material
- wiring
- wiring board
- metal foil
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、各種電子機器の配線基板の製造方法に係わり、さらに詳しくは、内蔵されるキャパシタにおいて、配線基板面内の誘電材の膜厚精度を向上させた、且つ誘電材のあらゆる種類に対応可能な配線基板の製造方法に関するものである。
近年の配線基板の製造方法について以下に説明する。
近年、キャパシタが内蔵される配線基板の製造方法としては、図６に示す様に、配線基板の積層途中工程における、例えば、エポキシ系樹脂等の絶縁樹脂１６上に、配線（図示せず）およびキャパシタ下部電極８を配置する（図６（ａ））。次いで、例えば、エポキシ系樹脂等にセラミック粉末等を分散させた片面に金属箔１付き誘電材２の誘電材２側を基板４のキャパシタ下部電極８が形成された面に接着する（図６（ｂ））。
次いで、キャパシタ上部電極１２となる金属箔１表面にフォトレジスト６を形成し、露光現像によりフォトレジストパターン６’とし、所望のキャパシタ上部電極１２となる金属箔パターンを得るべく金属箔１を露出させ（図６（ｃ）〜（ｄ））、塩化第二銅等を用いたエッチング法により、キャパシタ上部電極１２を形成し、且つ誘電材２表面を露出させる（図６（ｅ））。
次いで、フォトレジストパターン６’を専用の剥離液で剥離し（図６（ｆ））、キャパシタ上部電極１２をバリアとして、専用のアルカリエッチング液を用い、誘電材２をキャパシタ上部電極１２と同形状にエッチングを行い、誘電材パターンを形成し、キャパシタを形成した（図６（ｇ））。
次いで、残された一連の配線基板の製造工程を行う事で配線基板を作製するといった方法であった。
上記したような配線基板の製造方法では、基板上でキャパシタ下部電極８を作製するので、配線およびキャパシタ下部電極８の表面処理後、面内のキャパシタ下部電極８の厚みに大きなバラツキが発生してしまう事、また、片面の金属箔１付き誘電材２をラミネート後、キャパシタ下部電極８の大きさの違いで誘電材２の厚みが異なり、すなわち、下部電極の面積が小さいほど、下部電極上の誘電材２厚は小さくなり、得られるキャパシタ容量の精度が悪いといった問題があった。
また、有機系基板に直接、誘電材２を形成するため、有機系基板の耐熱性の点から、誘電材２の焼成温度は、高価な基板でも２５０度程度以下、通常は２００度以下で処理する必要があり、そのため、使用可能な誘電材２の比誘電率は数十程度でり、小さな面積で大きな容量を得ることができないといった問題があった。
本発明は、上記問題点を鑑みなされたものであり、その課題とするところは、キャパシタが内蔵されるプリント配線板の製造方法において、誘電材の膜厚精度を向上させてキャパシタの容量の精度を向上させた、且つ、誘電材の高比誘電率化を可能とするプリント配線板の製造方法を提供することにある。
本発明は、キャパシタが内蔵される配線基板の製造方法において、
１）金属箔の片面に誘電材を有する部材を形成する工程、
２）金属箔の片面に誘電材が形成された前記部材を焼成する工程、
３）配線基板の積層途中工程における配線上に、半硬化性絶縁樹脂シートを介して焼成された前記部材の金属箔側を接着する工程、
４）誘電材表面にフォトレジストを設け、露光、現像を行い、キャパシタとなる部分のフォトレジストパターンを形成する工程、
５）露出した誘電材を除去し、フォトレジストパターンを剥離し、誘電材パターンを形成する工程、
６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、
を具備することを特徴とする配線基板の製造方法である。
１）金属箔の片面に誘電材を有する部材を形成する工程、
２）金属箔の片面に誘電材が形成された前記部材を焼成する工程、
３）配線基板の積層途中工程における配線上に、半硬化性絶縁樹脂シートを介して焼成された前記部材の金属箔側を接着する工程、
４）誘電材表面にフォトレジストを設け、露光、現像を行い、キャパシタとなる部分のフォトレジストパターンを形成する工程、
５）露出した誘電材を除去し、フォトレジストパターンを剥離し、誘電材パターンを形成する工程、
６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、
を具備することを特徴とする配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において
前記６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、に代わり、
イ）露出した該金属箔表面及び該誘電材パターン上に、金属薄膜、或いは、金属薄膜及び厚膜金属を形成する工程、
ロ）該金属薄膜、或いは、該厚膜金属上にフォトレジストを設け、露光、現像を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線となる部分のフォトレジストパターンを形成する工程、
ハ）該フォトレジストパターンから露出した上記金属薄膜面、或いは、厚膜金属面から前記金属箔までエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線を形成する工程、
を具備することを特徴とする請求項１記載の配線基板の製造方法である。
前記６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、に代わり、
イ）露出した該金属箔表面及び該誘電材パターン上に、金属薄膜、或いは、金属薄膜及び厚膜金属を形成する工程、
ロ）該金属薄膜、或いは、該厚膜金属上にフォトレジストを設け、露光、現像を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線となる部分のフォトレジストパターンを形成する工程、
ハ）該フォトレジストパターンから露出した上記金属薄膜面、或いは、厚膜金属面から前記金属箔までエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線を形成する工程、
を具備することを特徴とする請求項１記載の配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記焼成の温度は３００℃以上であり、前記焼成された部材の誘電材は３００℃以上で焼成されたセラミックであることを特徴とする請求項１、又は請求項２記載の配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記誘電材が、有機系の絶縁樹脂にセラミック系の粉末が分散されてなることを特徴とする配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記誘電材が、金属箔上にスパッタリング、ＣＶＤ等で形成される誘電体薄膜であることを特徴とする配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記部材が、誘電材と相対する金属箔表面に抵抗体となる抵抗金属が形成されている部材であることを特徴とする配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記部材を、金属箔と
誘電材シートをラミネートして形成することを特徴とする配線基板の製造方法である。
誘電材シートをラミネートして形成することを特徴とする配線基板の製造方法である。
また、本発明は、上記発明による配線基板の製造方法において、前記キャパシタ下部電極及び配線の形成と同時にインダクタを形成することを特徴とする配線基板の製造方法である。
本発明による、キャパシタが内蔵される配線基板の製造方法によると、基板上でキャパシタ下部電極を作製してから、配線およびキャパシタ下部電極の表面処理を行わず、金属箔のまま表面処理を行い、誘電材を形成してから基板上でキャパシタ下部電極を作製するので、面内のキャパシタ下部電極の厚み精度がよくなる。
また、基板とは別に、予め平滑な面の金属箔に膜厚の均一な誘電材をラミネートするといった方法、或いは、平滑な金属面に、スパッタなどで誘電材を形成するので、基板上に接着された後でも誘電材の厚さは、基板面内で均一となり、設計値に対して精度の良いキャパシタ容量が得られる。
また、有機系基板上で誘電材の熱処理を行わないため、誘電材の所望の比誘電率を得るための高温焼成が可能となる。また、誘電材の焼成の際、誘電材の片面には金属が存在しないので、焼成温度プロファイルに自由度がもて、焼成時間も短縮化が可能となる。
従って、キャパシタの容量の精度を向上させた、且つ、誘電材の高比誘電率化を可能とするプリント配線板の製造方法となる。
以下に本発明を実施するための最良の形態を詳細に説明する。
図１（ａ）〜（ｇ）は、本発明による配線基板の製造方法の一実施例の工程説明図である。本発明による配線基板の製造方法は、まず、金属箔１の片面に誘電材２を有する部材３を形成する（図１（ａ））。この部材３は、例えば、有機系の絶縁樹脂にセラミック系粉末を分散させた樹脂シートやグリーンシートなどの誘電材シートを金属箔１にラミネートし、所望の熱処理を行う方法や、高濃度ゾルゲル法、スパッタリング法やＣＶＤ法等により誘電体薄膜を金属箔１上に設け、必要であれば所望の熱処理を行う方法で形成する。
この際、誘電材２の種類等によって引き起こる問題に対応して、金属を多種金属の多層化にすることも容易に考えられる。
また、必要であれば、誘電材２と相対する金属箔１表面に、抵抗金属１４を設けることもできる。この場合には、抵抗金属１４、例えば、ニッケル−リン系金属を電解めっきするといった方法などで製造する。
次いで、図１（ｂ）に示すように、配線基板の積層途中工程における配線上に、半硬化性絶縁樹脂シート５を介して該部材３を接着し、必要な熱処理を行う。
次いで、露出した該誘電材２表面にフォトレジストを設け、露光、現像を行い、キャパシタの誘電材パターン７となる所望のフォトレジストパターン６を形成し（図１（ｃ））、露出した誘電材２を、例えば、専用のエッチング液によるエッチングといった化学的方法、或いは、ルータやサンドブラスト法により機械的、物理的に除去し、フォトレジストパターン６を剥離する事でキャパシタの誘電材パターン７を形成する（図１（ｄ））。
次いで、図１（ｅ）に示すように、露出した金属箔１表面及び誘電材パターン７上に、フォトレジストを形成し、露光、現像を行い、キャパシタ下部電極８及び配線９となる所望のフォトレジストパターン６’を形成し、露出した金属のエッチングを行い（図１（ｆ））、フォトレジストパターン６’を剥離する事でキャパシタ下部電極８及び配線９を形成する。ここで、配線９と同時にスパイラル型インダクタ等を形成しても良い。
次いで、スクリーン印刷にて、例えば、銀ペーストを印刷、焼成する事でキャパシタ上部電極１２を作製し（図１（ｇ））、次いで、残された一連の配線基板の工程を行うといった方法である。
ここで、銀ペーストを印刷せず、続けて基板表面に絶縁樹脂を形成して、誘電材パターン７部の絶縁樹脂を除去してからキャパシタの上部電極１２を形成しても良い。
尚、その片面に抵抗金属１４を設けた部材を用い、抵抗体１３を設ける場合は、図２に示すように、上記キャパシタ下部電極８及び配線９を形成した後に、続いて、フォトレジストを形成し、露光現像を行い、専用のエッチング液にて配線９の一部をエッチングし、所望の形状の抵抗体１３を露出させた後、フォトレジストを剥離する。
また、別の製造方法としては、金属箔１の片面に誘電材２を有する部材３を形成する。次いで、配線基板の積層途中工程における配線上に、半硬化性絶縁樹脂シート５を介して該部材３を接着し、必要な熱処理を行う。
次いで、露出した該誘電材２表面にフォトレジストを設け、露光、現像を行い、キャパシタの誘電材パターン７となる所望のフォトレジストパターン６を形成し、露出した誘電材２を、例えば、専用のエッチング液によるエッチングといった化学的方法、或いは、ルータやサンドブラスト法により機械的、物理的に除去し、フォトレジストパターン６を剥離する事でキャパシタの誘電材パターン７を形成する（図１（ａ）〜（ｄ））。
次いで、露出した金属箔１表面及び誘電材パターン７上に、例えば、無電解めっき法やスパッタリング法等で、図示せぬ金属薄膜を形成し、必要であれば、金属薄膜上に厚膜金属を形成する。
次いで、フォトレジストを形成し、露光、現像を行い、キャパシタ上部電極、下部電極及び配線等となる所望のフォトレジストパターンを形成し、露出した金属のエッチングを行い、フォトレジストを剥離する事でキャパシタ上部電極、下部電極及び配線等を形成する。次いで、残された一連の配線基板の工程を行うといった方法である。
本発明の配線基板の製造方法によると、基板上でキャパシタ下部電極を作製してから、配線およびキャパシタ下部電極の表面処理を行わず、金属箔のまま表面処理を行い、誘電材を形成してから基板上でキャパシタ下部電極を作製するので、面内のキャパシタ下部電極の厚み精度がよくなる。
また、基板とは別に、予め平滑な面の金属箔に膜厚の均一な誘電材をラミネートするといった方法、或いは、平滑な金属面に、スパッタで誘電材を形成するので、基板上に接着された後でも誘電材の厚さは、基板面内で均一となり、精度の良いキャパシタ容量が得られる。
また、有機系基板上で誘電材の熱処理を行わないため、誘電材の所望の比誘電率を得るための高温焼成が可能となる。また、誘電材の焼成の際、誘電材の片面には金属が存在しないので、焼成温度プロファイルに自由度がもて、焼成時間も短縮化が可能となる。
以下、実施例により本発明を具体的に説明する。
図３（ａ）〜（ｃ）に従って実施例１を説明する。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板（図示せず）を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂１６としての、エポキシ系樹脂上に専用の処理液を用い、無電解Ｃｕめっきを行う事で、Ｃｕ薄膜を形成した。
次いで、Ｃｕ薄膜表面に厚さ１２μｍのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線９となるＣｕ薄膜表面を露出させた。
次に、露出しているＣｕ薄膜表面に電解Ｃｕめっきを行い、Ｃｕを１２μｍ程度析出させた。
次いで、４０μｍ厚のドライフィルムレジストをラミネートし、ＵＶＹＡＧレーザーを用い、層間の電気的接続用のバンプ１７となる穴を形成した。
次いで、電解Ｃｕめっきを行い、バンプ１７となる穴にＣｕを４０μｍ程度析出させた。
次に、表面を１〜２μｍ程度研磨しバンプ１７の高さを揃え、更にバンプ１７先端に電解金めっきを行い、１μｍ程度の金１８を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Ｃｕ薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線９を形成し、所望の基板を作製した（図３（ａ））。
次いで、専用のエッチング液で表面が０．５μｍ程度粗化された１２μｍ厚のＣｕ箔１ａの片面に、誘電材２となるエポキシ系樹脂にチタン酸バリウム等を混入させ加工された２０μｍ厚の半硬化性の樹脂シートを、１３０℃、３０Ｎ／ｃｍ2の条件で加熱加圧ラミネートを行い、更に２００℃、１時間の熱処理を行うことで部材３を作製した。
次に、上記部材のＣｕ箔１ａ面に、抵抗体１３となるニッケル−リン系金属１９を１μｍ厚程度、電解めっきした。
次いで、５０μｍ厚のエポキシ系の半硬化性絶縁樹脂シート５を上記部材３のニッケル−リン系金属１９が存在する面に，１３０℃、３０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、続いて、上記基板４上に、１３０℃、５０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、更に２００℃、１時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート５の硬化および層間の電気的接続を行った（図３（ｂ））。
次に、誘電材２表面に厚さ１５μｍのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のキャパシタの誘電材パターン７以外の誘電材２表面を露出させた。ここで、ウレタン樹脂系を用いた理由は、次工程で行うサンドブラスト時において、衝撃吸収性に優れているためである。
次に、数μｍから数十μｍ径の微細砥粒をノズルから噴出させ、対象物の表面を削るサ
ンドブラスト工法を用い、誘電材２を除去し、キャパシタ下部電極８、配線９およびスパイラル型インダクタ等となるＣｕ箔１ａ表面を露出させた。
ンドブラスト工法を用い、誘電材２を除去し、キャパシタ下部電極８、配線９およびスパイラル型インダクタ等となるＣｕ箔１ａ表面を露出させた。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。
次に、基板表面に液状フォトレジストを塗布し、露光現像を行い、所望の配線９、キャパシタ下部電極８およびスパイラル型インダクタ等となるフォトレジストパターンを形成した。
次に、塩化第２銅液等でＣｕ箔１ａのエッチングを行い、フォトレジストを専用の剥離液で剥離し、所望の配線９、キャパシタ下部電極８およびスパイラル型インダクタ等を作製した。
次に、基板表面に液状フォトレジストを塗布し、露光現像を行い、所望の抵抗体１３が得られる様、フォトレジストパターンを形成した。
次に、過硫酸アンモニウム水溶液等で配線９をエッチングすることで、所望の抵抗体１３を作製した。
次に、フォトレジストを専用の剥離液で剥離した。
次に、誘電材パターン７上に銀ペーストをスクリーン印刷し、銀ペーストを焼成する事で、キャパシタ上部電極１２を作製した（図３（ｃ））。
次いで、５０μｍ厚のエポキシ系の半硬化性絶縁樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した。
図３（ａ）及び図４に従って実施例２を説明する。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板（図示せず）を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂１６としての、エポキシ系樹脂上に専用の処理液を用い、無電解Ｃｕめっきを行う事で、Ｃｕ薄膜を形成した。
次いで、Ｃｕ薄膜表面に厚さ１２μｍのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線９となるＣｕ薄膜表面を露出させた。
次に、露出しているＣｕ薄膜表面に電解Ｃｕめっきを行い、Ｃｕを１２μｍ程度析出させた。
次いで、４０μｍ厚のドライフィルムレジストをラミネートし、ＵＶＹＡＧレーザーを用い、層間の電気的接続用のバンプ１７となる穴を形成した。
次いで、電解Ｃｕめっきを行い、バンプ１７となる穴にＣｕを４０μｍ程度析出させた。
次に、表面を１〜２μｍ程度研磨しバンプ１７の高さを揃え、更にバンプ１７先端に電解金めっきを行い、１μｍ程度の金１８を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Ｃｕ薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線９を形成し、所望の基板を作製した（図３（ａ））。
次いで、専用のエッチング液で表面が０.５μｍ程度粗化された１２μｍ厚のＣｕ箔の片面に、チタン酸バリウム等のセラミック粉末を分散させた水系の溶媒にＰＭＭＡ、ＰＶＢなどの高分子バインダを加えたものを混練し、シート状にした厚さ２０μｍのグリーンシートを、加熱加圧ラミネートを行い、更に最終温度９００℃前後で熱処理を行うことで部材を作製した。
次いで、５０μｍ厚のエポキシ系の半硬化性絶縁樹脂シート５と部材のＣｕ箔面とを１３０℃、３０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、続いて、上記基板上に、１３０℃、５０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、更に２００℃、１時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート５の硬化および層間の電気的接続を行った。
次に、誘電材２表面に厚さ１５μｍのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のキャパシタの誘電材パターン７以外のＣｕ箔表面を露出させた。ここで、ウレタン樹脂系を用いた理由は、次工程で行うサンドブラスト時において、衝撃吸収性に優れているためである。
次に、数μｍから数十μｍ径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、誘電材２を除去し、キャパシタ下部電極８および配線９となるＣｕ箔表面を露出させた。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。
次に、液状フォトレジストを塗布し、露光現像を行い、所望の配線９およびキャパシタ下部電極８のフォトレジストパターンを形成した。
次に、塩化第２銅液等でＣｕ箔１ａのエッチングを行い、フォトレジストを専用の剥離液で剥離し、所望の配線９およびキャパシタ下部電極８を作製した。
次いで、絶縁樹脂として、５０μｍ厚のエポキシ系の感光性絶縁樹脂シートを加熱加圧ラミネートし、露光、現像を行い、誘電材パターン７上等の絶縁樹脂１６を除去した。
次いで、絶縁樹脂１６および誘電材パターン７上に、無電解Ｃｕめっき及び電解Ｃｕめっき等を行った。
次いで、ドライフィルムフォトレジストをラミネートし、露光現像を行い、Ｃｕをエッチングする事で、キャパシタ上部電極１２、配線９’を形成した（図４）。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離し、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した。
図３（ａ）及び図５に従って実施例３を説明する。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹
脂基板（図示せず）を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂１６としての、エポキシ系樹脂上に専用の処理液を用い、無電解Ｃｕめっきを行う事で、Ｃｕ薄膜を形成した。
脂基板（図示せず）を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂１６としての、エポキシ系樹脂上に専用の処理液を用い、無電解Ｃｕめっきを行う事で、Ｃｕ薄膜を形成した。
次いで、Ｃｕ薄膜表面に厚さ１２μｍのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線９となるＣｕ薄膜表面を露出させた。
次に、露出しているＣｕ薄膜表面に電解Ｃｕめっきを行い、Ｃｕを１２μｍ程度析出させた。
次いで、４０μｍ厚のドライフィルムレジストをラミネートし、ＵＶＹＡＧレーザーを用い、層間の電気的接続用のバンプ１７となる穴を形成した。
次いで、電解Ｃｕめっきを行い、バンプ１７となる穴にＣｕを４０μｍ程度析出させた。
次に、表面を１〜２μｍ程度研磨しバンプ１７の高さを揃え、更にバンプ１７先端に電解金めっきを行い、１μｍ程度の金１８を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Ｃｕ薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線９を形成し、所望の基板を作製した（図３（ａ））。
次いで、１０μｍ厚のＣｕ１ａ箔の平滑面に、チタン酸バリウムストロンチウム等のセラミック薄膜を０．２μｍ厚程度スパッタリングし、更に１０００℃前後で熱処理を行うことで部材を作製した。
次いで、５０μｍ厚のエポキシ系の半硬化性絶縁樹脂シート５と部材のＣｕ箔１ａ側とを１３０℃、３０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、続いて、上記基板４上に、１３０℃、５０Ｎ／ｃｍ2の条件で加熱加圧ラミネートし、更に２００℃、１時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート５の硬化および層間の電気的接続を行った。
次に、誘電材表面に厚さ１５μｍのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のキャパシタの誘電材パターン７以外のＣｕ箔１ａ表面を露出させた。ここで、ウレタン樹脂系を用いた理由は、次工程で行うサンドブラスト時において、衝撃吸収性に優れているためである。
次に、数μｍから数十μｍ径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、誘電材２を除去し、キャパシタ下部電極８および配線９となるＣｕ箔１ａ表面を露出させた。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。
次に、基板表面にＣｕ薄膜をスパッタリング法にて形成し、更にＣｕ薄膜上に電解Ｃｕめっきを施し、３μｍ厚程度の厚膜Ｃｕ１１ａを形成した（図５（ａ））。
次に、厚膜Ｃｕ１１ａ表面にドライフィルムフォトレジストを塗布し、露光現像を行い、所望のキャパシタ上部電極１２、下部電極８及び配線９のフォトレジストパターンを形成した。
次に、塩化第２銅液等でＣｕ箔１ａおよび厚膜Ｃｕ１１ａのエッチングを行い、フォトレジストを専用の剥離液で剥離し、所望のキャパシタ上部電極１２、下部電極８及び配線９を作製した（図５（ｂ））。
次いで、５０μｍ厚のエポキシ系の半硬化性絶縁樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した。
１・・・金属箔
１ａ・・・Ｃｕ箔
２・・・誘電材
３・・・部材
４・・・基板
５・・・半硬化性絶縁樹脂シート
６・・・フォトレジストパターン
７・・・誘電材パターン
８・・・下部電極
９、９’・・・配線
１０・・・金属薄膜
１１・・・厚膜金属
１１ａ・・・厚膜Ｃｕ
１２・・・上部電極
１３・・・抵抗体
１４・・・抵抗金属
１６・・・絶縁樹脂
１７・・・バンプ
１８・・・金
１９・・・ニッケル−リン系金属
１ａ・・・Ｃｕ箔
２・・・誘電材
３・・・部材
４・・・基板
５・・・半硬化性絶縁樹脂シート
６・・・フォトレジストパターン
７・・・誘電材パターン
８・・・下部電極
９、９’・・・配線
１０・・・金属薄膜
１１・・・厚膜金属
１１ａ・・・厚膜Ｃｕ
１２・・・上部電極
１３・・・抵抗体
１４・・・抵抗金属
１６・・・絶縁樹脂
１７・・・バンプ
１８・・・金
１９・・・ニッケル−リン系金属
Claims (8)
- キャパシタが内蔵される配線基板の製造方法において、
１）金属箔の片面に誘電材を有する部材を形成する工程、
２）金属箔の片面に誘電材が形成された前記部材を焼成する工程、
３）配線基板の積層途中工程における配線上に、半硬化性絶縁樹脂シートを介して焼成された前記部材の金属箔側を接着する工程、
４）誘電材表面にフォトレジストを設け、露光、現像を行い、キャパシタとなる部分のフォトレジストパターンを形成する工程、
５）露出した誘電材を除去し、フォトレジストパターンを剥離し、誘電材パターンを形成する工程、
６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、
を具備することを特徴とする配線基板の製造方法。 - 前記６）露出した該金属箔表面及び該誘電材パターン上にフォトレジストを設け、露光、現像を行い、キャパシタ下部電極及び配線となる部分のフォトレジストパターンを形成する工程、
７）露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ下部電極及び配線を形成する工程、
８）該誘電材パターン上にキャパシタ上部電極を形成する工程、に代わり、
イ）露出した該金属箔表面及び該誘電材パターン上に、金属薄膜、或いは、金属薄膜及び厚膜金属を形成する工程、
ロ）該金属薄膜、或いは、該厚膜金属上にフォトレジストを設け、露光、現像を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線となる部分のフォトレジストパターンを形成する工程、
ハ）該フォトレジストパターンから露出した上記金属薄膜面、或いは、厚膜金属面から前記金属箔までエッチングを行い、フォトレジストパターンの剥離を行い、キャパシタ上部電極、キャパシタ下部電極、及び配線を形成する工程、
を具備することを特徴とする請求項１記載の配線基板の製造方法。 - 前記焼成の温度は３００℃以上であり、前記焼成された部材の誘電材は３００℃以上で焼成されたセラミックであることを特徴とする請求項１、又は請求項２記載の配線基板の製造方法。
- 前記誘電材が、有機系の絶縁樹脂にセラミック系の粉末が分散されてなることを特徴とする請求項１、又は請求項２記載の配線基板の製造方法。
- 前記誘電材が、金属箔上にスパッタリング、ＣＶＤ等で形成される誘電体薄膜であることを特徴とする請求項１、又は請求項２記載の配線基板の製造方法。
- 前記部材が、誘電材と相対する金属箔表面に抵抗体となる抵抗金属が形成されている部材であることを特徴とする請求項１〜請求項５のいずれか１項に記載の配線基板の製造方法。
- 前記部材を、金属箔と誘電材シートをラミネートして形成することを特徴とする請求項１〜請求項６のいずれか１項に記載の配線基板の製造方法。
- 前記キャパシタ下部電極及び配線の形成と同時にインダクタを形成することを特徴とする請求項１〜請求項７のいずれか１項に記載の配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278845A JP4337453B2 (ja) | 2003-07-24 | 2003-07-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003278845A JP4337453B2 (ja) | 2003-07-24 | 2003-07-24 | 配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045096A JP2005045096A (ja) | 2005-02-17 |
| JP4337453B2 true JP4337453B2 (ja) | 2009-09-30 |
Family
ID=34265131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003278845A Expired - Fee Related JP4337453B2 (ja) | 2003-07-24 | 2003-07-24 | 配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337453B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4899353B2 (ja) * | 2005-06-24 | 2012-03-21 | 凸版印刷株式会社 | 配線基板の製造方法 |
-
2003
- 2003-07-24 JP JP2003278845A patent/JP4337453B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005045096A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6910266B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| JP2001210956A (ja) | 多層ラミネート | |
| JP2004031682A (ja) | プリント配線基板の製造方法 | |
| JP2003309356A (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
| JP4453301B2 (ja) | 配線基板の製造方法 | |
| JP4337453B2 (ja) | 配線基板の製造方法 | |
| JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
| JPH06120673A (ja) | 多層印刷配線板およびその製造方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| JP2006287138A (ja) | 受動部品形成用積層フィルム及びシート型受動部品並びにその製造方法 | |
| JP4687072B2 (ja) | 配線基板の製造方法及び配線基板 | |
| JP2005086141A (ja) | 配線基板 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JP4501570B2 (ja) | キャパシタ内蔵多層配線基板の製造方法 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| JP2000323839A (ja) | 多層基板の製造方法 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
| JP4802575B2 (ja) | 電気回路基板 | |
| JP4899353B2 (ja) | 配線基板の製造方法 | |
| JP2007299849A (ja) | 配線基板の製造方法 | |
| JP4337408B2 (ja) | プリント配線板の製造方法 | |
| JP4529614B2 (ja) | プリント配線板の製造方法 | |
| JP2006128520A (ja) | 多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140710 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |