JP4899353B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP4899353B2 JP4899353B2 JP2005184559A JP2005184559A JP4899353B2 JP 4899353 B2 JP4899353 B2 JP 4899353B2 JP 2005184559 A JP2005184559 A JP 2005184559A JP 2005184559 A JP2005184559 A JP 2005184559A JP 4899353 B2 JP4899353 B2 JP 4899353B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist pattern
- forming
- wiring
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
近年、キャパシタ内蔵の配線基板としては、図2に示すように、キャパシタ下部電極11aの上面と絶縁層44の上面が同一面となっており、キャパシタ下部電極11aと絶縁層44と配線層11b上に誘電率の高い平滑な誘電体層22を設けてあり、キャパシタ下部電極11a上の誘電体層22上の所定位置にキャパシタ上部電極12aを形成してキャパシタ20を形成している。さらに、絶縁層45を介してビア20aを、絶縁層45及び誘電体層22を介してビア20bを、絶縁層45上に配線層19a、配線層19bを形成して、キャパシタ内蔵の配線基板200としている。
このように、キャパシタ20を構成している誘電体層22は全面に形成されているので、この誘電体層22と同一層内に抵抗体や信号線を形成することはできない。
図9(a)〜(g)及びず10(h)〜(l)に配線基板の製造方法の一例を示す。
まず、金属箔等からなる金属層11上に誘電体樹脂溶液を塗布するか、誘電体シートをラミネートする等の方法で誘電体層22を形成する。
続いて、誘電体層22上に金属箔を加圧・加熱ラミネートする等の方法で金属層12を形成し、積層材を作製する(図9(a)参照)。
金属層11及び12の接着面は、キャパシタ容量の精度を良くするため、荒れが少ないことが要求され、その反面、密着力の低下が問題となる。
特に、LCP(液晶ポリマー)等の樹脂を用いた場合、密着力が極端に小さくなるため、接着剤(図示せず)を介して金属層12を接着させた積層材を形成する場合もある。
高誘電率化により、誘電体層22内に混入されるチタン酸バリウム等の割合も大きくなっており、誘電体層22の強度が弱く、従来の様に、積層材の金属層11と金属層12の両面を同時にエッチング加工することが工程上不可能となっている。
、キャパシタ下部電極11a及び配線層11bを形成する(図9(c)参照)。
ここで、工程中、強度を持たせるために、片面に支持体層を設ける方法も提案されている(例えば、特許文献1参照)。
さらに、誘電体層22が高誘電率であることから、配線層と配線層もしくはビア等の相互干渉により、電気信号等の特性悪化を防ぐ為、この誘電体層22には極力、配線や抵抗体の形成は避けざるを得ない。
さらに、レジストパターン73a及びレジスト層74aを専用の剥離液で剥離し、所望のキャパシタ上部電極12aを形成し、誘電体層22がキャパシタ下部電極11aとキャパシタ上部電極12aとで狭持されたキャパシタ20を作製する(図9(g)参照)。
また、誘電体層22と絶縁層44との密着力も弱いために、熱ストレス等により、その層間での剥離が発生するといった問題がある。
また、本発明の配線基板の製造方法によると、ブラスト法によりパターン化された誘電体層が形成されるため、ビルドアッププロセスで配線層を形成する際、パターン化された誘電体層以外は通常の絶縁層領域となり、配線層及び印刷抵抗体等の受動素子を自由にレイアウトできる。
また、余分な誘電体層が除去され、下層の絶縁層が露出するため、上層に形成する絶縁層との密着性が強固なものとなり、熱ストレス等で剥離することがない。
また、従来とは異なり、キャパシタ上への上層回路積層時に、層間接続として用いるビアのビア長を全て等しく、また、ビアは絶縁層のみに形成されることから、めっきの歩留まりやその密着信頼性を向上することができる。
図1は、本発明の配線基板の一実施例を示す配線基板100の部分模式構成断面図である。
配線基板100は、絶縁層41の一方の面にキャパシタ10が、他方の面に配線層13a、13b、13cが形成されており、キャパシタ10はパターン化された誘電体層21aがキャパシタ下部電極11aと導電ペーストからなるキャパシタ上部電極51aとで狭持された構造になっている。
キャパシタ下部電極11aの上面と絶縁層41の上面が同一面であり、キャパシタ上部電極51aと、キャパシタ下部電極11aと配線層11bとを電気的に接続するための引き出し電極51bとが導電性ペーストからなる導体層51で形成されている。
5a、配線層15bが形成されており、キャパシタ下部電極11aと配線層14bとはビア15にて、キャパシタ上部電極51aと配線層14aとはビア15にて電気的に接続されている。
また、キャパシタ上への上層回路積層時に、層間接続として用いるビアのビア長を全て等しく、また、ビアは絶縁層のみに形成されることから、めっきの歩留まりやその密着信頼性を向上することができる。
図3(a)〜(h)、図4(i)〜(n)及び図5(o)〜(r)は請求項1に係る配線
基板の製造方法の一実施例を示す模式構成部分断面図である。まず、銅箔等からなる金属層11上に誘電体樹脂溶液を塗布するか、誘電体シートをラミネートする等の方法で誘電体層21を形成する(図3(a)参照)。
ここで、金属層11としては12μm厚程度の銅箔が使用される。また、誘電体層21は、例えば、エポキシ系樹脂、ポリイミド系樹脂、LCP(液晶ポリマー)樹脂に、チタン酸バリウムや酸化チタンなどを混入した誘電体溶液塗布するか、またはエポキシ系樹脂、ポリイミド系樹脂、LCP(液晶ポリマー)樹脂に、チタン酸バリウムや酸化チタンなどを混入した誘電体シートをラミネートすることにより得ることができる。
ここで、誘電体層21の厚み精度と金属層11のエッチング精度がキャパシタの加工精度に関係するため、この積層材の完成度が最も重要となる。
ここで、誘電体層21が一連の後工程に対して充分耐え得る強度がある場合は保護支持体61を省略することも可能である。
さらに、開口部12aより炭酸ガスレーザー等のレーザービームを照射し、絶縁層41を孔開け加工し、ビア用孔41aを形成する。さらに、ビア用孔41aのデスミア処理を行って、無電解銅めっき等によりビア用孔41a内及び金属層12上にめっき下地導電層(特に、図示せず)を形成する(図3(g)参照)。
層13及びビア14を形成する(図3(h)参照)。
さらに、レジストパターン32aをマスクにしてブラスト法、例えば、アルミナ等の砥粒を混合した水をノズルより噴射するウエットブラストにより、レジストパターン32a以外の誘電体層21を除去する(図4(k)参照)。
ここで、誘電体層21除去後のキャパシタ下部電極11aの上面と絶縁層21の上面とはほぼ段差の無い状態となる。
さらに必要であれば、キャパシタ10を除く絶縁層41上領域に抵抗素子等の受動素子を形成可能である。
線層17bを形成し、キャパシタ電極10が内蔵された本発明の配線基板100を得る(図5(r)参照)。
ここでは、配線層形成にセミアディティブ法を用いたが、これはあくまでも一例であって、これに限定されるものではない。
また、余分な誘電体層が除去され、下層の絶縁層が露出するため、上層に形成する絶縁層との密着性が強固なものとなり、熱ストレス等で剥離することがない。
さらに、保護支持体フィルム(ソマタックPS−503WA:ソマール株式会社製)を誘電体層21表面に貼り付けて保護支持体61を形成し、金属層11上に誘電体層21及び保護支持体61が形成された積層材を作製した(図3(b)参照)。
さらに、開口部12aより炭酸ガスレーザー等のレーザービームを照射し、絶縁層41を孔開け加工し、ビア用孔41aを形成した。さらに、ビア用孔41aのデスミア処理を行って、無電解銅めっきにより金属層12上及びビア用孔41a内にめっき下地導電層(特に、図示せず)を形成した(図3(g)参照)。
光層を形成し、パターン露光、現像等のパターニング処理を行って、誘電体層21上の所定位置にレジストパターン32aを、導体層13上の所定位置にレジストパターン33a、33b及び33cを形成した(図4(i)参照)。
さらに、レジストパターン32aをマスクにして、約5μm径のアルミナ等の微細砥粒をエアー圧0.2MPa等でノズルから噴出させるウエットブラスト法にて、レジストパターン32a以外の誘電体層21を除去した(図4(k)参照)。
さらに、ビア用孔42a及び43aのデスミア処理を行い、無電解銅めっきにより絶縁層42及び絶縁層43上、ビア用孔42a及び43a内にめっき下地導電層(特に、図示せず)を形成した(図5(o)参照)。
さらに、保護支持体フィルム(ソマタックPS−503WA:ソマール株式会社製)を誘電体層21表面に貼り付けて保護支持体61を形成し、金属層11上に誘電体層21及び保護支持体61が形成された積層材を作製した(図6(b)参照)。
さらに、レジストパターン31a、31b及び31cをマスクにして金属層11をエッチングし、レジストパターン31a、31b及び31cを専用の剥離液で除去して、キャパシタ下部電極11a、配線層11b及び配線層11cを形成した(図6(d)参照)。
含浸させたプリプレグを積層して絶縁層42、絶縁層43をそれぞれ形成した(図7(m)参照)
次に、絶縁層42及び絶縁層43の所定位置をレーザー加工等により孔開け加工を行って、絶縁層42の所定位置にビア用孔42aを、絶縁層43の所定位置にビア用孔43aを形成した。
さらに、ビア用孔42a及び43aのデスミア処理を行い、無電解銅めっきにより絶縁層42及び絶縁層43上、ビア用孔42a及び43a内にめっき下地導電層(特に、図示せず)を形成した(図8(n)参照)。
11、12、13、17……金属層
11a……キャパシタ下部電極
11b、11c、13a、13b、13c、15a、15b、17a、17b、19a、19b……配線層
12a……開口部
15、17、19……導体層
14、16、18、20a、20b……ビア
21、22……誘電体層
21a……パターン化された誘電体層
31a、31b、31c、33a、33b、33c、34a、34b、34c、35a、35b、35c、37a、37b、71a、71b、71c、73a、75a、75b、75c……レジストパターン
32a、38……レジストパターン
41、42、43、44、45……絶縁層
41a、42a、43a、45a、45b……ビア用孔
51……導体層
51a、12a……キャパシタ上部電極
51b……引き出し電極
61……保護支持体
72a、74a、76a……レジスト層
Claims (2)
- 少なくとも以下の工程を具備することを特徴とする配線基板の製造方法。
(a)銅箔からなる12μmの金属層の一方の面に誘電体層と保護支持体が形成された積層材を作製する工程。
(b)金属層上の所定位置にレジストパターンを形成する工程。
(c)レジストパターンをマスクにして金属層をエッチングし、レジストパターンを剥離、除去することで、前記誘電体層上にキャパシタ下部電極及び配線層を形成する工程。
(d)キャパシタ下部電極及び配線層面にプリプレグを介して銅箔を積層し、絶縁層及び導体層を形成する工程。
(e)前記保護支持体を剥離し、誘電体層を露出する工程。
(f)前記誘電体層上に主要構成樹脂がウレタン系樹脂である感光層を形成し、パターン露光、現像等のパターンニング処理を行って、前記誘電体層上の所定位置にレジストパターンを形成する工程。
(g)前記レジストパターンをマスクにしてウエットブラスト法にて、露出した誘電体層を除去し、レジストパターンを剥離、除去することで、所望のパターン化された誘電体層を形成する工程。
(h)銅ペーストをスクリーン印刷し、乾燥硬化することにより、キャパシタ上部電極及び引き出し電極を形成する工程。
(i)前記(h)の配線基板の両面にプリプレグを積層して絶縁層を形成し、当該絶縁層にレーザー加工によりビア用孔を形成する工程。
(j)前記ビア用孔にデスミア処理を行い、下地導電層を形成する工程。
(k)前記(j)の配線基板の最外層の両面にレジストパターンを形成し、当該レジストパターンをめっきマスクにし、めっき下地導電層をめっき電極にして電解銅めっきを行い、銅電層及びビアをそれぞれ形成する工程。
(l)前記(k)のレジストパターンを及びめっき下地導電層を除去する工程。 - 少なくとも以下の工程を具備することを特徴とする配線基板の製造方法。
(a)銅箔からなる12μmの金属層の一方の面に誘電体層と保護支持体が形成された積層材を作製する工程。
(b)前記金属層上の所定位置にレジストパターンを形成する工程。
(c)レジストパターンをマスクにして金属層をエッチングし、レジストパターンを剥離、除去することで、前記誘電体層上にキャパシタ下部電極及び配線層を形成する工程。
(d)キャパシタ下部電極及び配線層面にプリプレグを介して金属箔を積層し、絶縁層及び導体層を形成する工程。
(e)前記保護支持体を剥離し、誘電体層を露出する工程。
(f)レジストペーストを印刷して、前記誘電体層上の所定位置に主要構成樹脂がウレタン系樹脂であるレジストパターンを形成する工程。
(g)前記レジストパターンをマスクにしてブラスト法にて、露出した誘電体層を除去し、レジストパターンを剥離、除去することで、所望のパターン化された誘電体層を形成する工程。
(h)導電ペーストを印刷し、乾燥硬化することにより、キャパシタ上部電極及び引き出し電極を形成する工程。
(i)前記(h)の配線基板の両面にプリプレグを積層して絶縁層を形成し、当該絶縁層にレーザー加工によりビア用孔を形成する工程。
(j)前記ビア用孔にデスミア処理を行い、下地導電層を形成する工程。
(k)前記(j)の配線基板の最外層の両面にレジストパターンを形成し、当該レジストパターンをめっきマスクにし、めっき下地導電層をめっき電極にして電解銅めっきを行い、銅電層及びビアをそれぞれ形成する工程。
(l)前記(k)のレジストパターンを及びめっき下地導電層を除去する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184559A JP4899353B2 (ja) | 2005-06-24 | 2005-06-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005184559A JP4899353B2 (ja) | 2005-06-24 | 2005-06-24 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005593A JP2007005593A (ja) | 2007-01-11 |
JP4899353B2 true JP4899353B2 (ja) | 2012-03-21 |
Family
ID=37690899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005184559A Expired - Fee Related JP4899353B2 (ja) | 2005-06-24 | 2005-06-24 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4899353B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722725A (ja) * | 1993-06-22 | 1995-01-24 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ付回路基板及びその製造方法 |
JPH08125302A (ja) * | 1994-10-20 | 1996-05-17 | Hokuriku Electric Ind Co Ltd | コンデンサ付き回路基板及び該回路基板を用いた多層回路基板 |
JPH09237976A (ja) * | 1996-02-29 | 1997-09-09 | Tokyo Ohka Kogyo Co Ltd | 多層配線板の製造方法 |
JP3535030B2 (ja) * | 1999-02-05 | 2004-06-07 | 日本メクトロン株式会社 | 可撓性回路基板の端子部形成法 |
JP4337453B2 (ja) * | 2003-07-24 | 2009-09-30 | 凸版印刷株式会社 | 配線基板の製造方法 |
-
2005
- 2005-06-24 JP JP2005184559A patent/JP4899353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007005593A (ja) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100455890B1 (ko) | 커패시터 내장형 인쇄회로기판 및 그 제조 방법 | |
JP4291279B2 (ja) | 可撓性多層回路基板 | |
JP3954294B2 (ja) | 多層回路構造体の製作方法 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
JP4192657B2 (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
JPH1084186A (ja) | 配線基板の製造方法並びに配線基板 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JP2009188401A (ja) | キャパシタ内蔵プリント配線板 | |
JP2004031682A (ja) | プリント配線基板の製造方法 | |
JP2002064270A (ja) | 回路基板とその製造方法 | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
JP7148278B2 (ja) | 配線基板及びその製造方法 | |
JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
JP4899353B2 (ja) | 配線基板の製造方法 | |
JP4626225B2 (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板及び多層プリント配線板の製造方法 | |
US7441329B2 (en) | Fabrication process circuit board with embedded passive component | |
JPH06120673A (ja) | 多層印刷配線板およびその製造方法 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP4453301B2 (ja) | 配線基板の製造方法 | |
JP2002176266A (ja) | プリント配線板およびその製造方法 | |
JP4593009B2 (ja) | プリント基板の製造方法 | |
KR100669826B1 (ko) | 적층 공법을 이용한 캐패시터 내장형 인쇄 회로 기판 및제조 방법 | |
JP6234132B2 (ja) | 配線基板の製造方法 | |
JP4337453B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |