KR100669826B1

KR100669826B1 - 적층 공법을 이용한 캐패시터 내장형 인쇄 회로 기판 및제조 방법

Info

Publication number: KR100669826B1
Application number: KR1020060023452A
Authority: KR
Inventors: 고영주; 이한성
Original assignee: 대덕전자 주식회사
Priority date: 2006-03-14
Filing date: 2006-03-14
Publication date: 2007-01-16

Abstract

본 발명은 캐패시터 내장형 인쇄 회로 기판에 관한 것으로, 보강재에 부착된 고유전률 레진 도포 동박을 이용하여 캐패시터의 상부 전극과 하부 전극을 서로 독립적으로 생성하도록 함으로써, 절연체 부위 제거를 위한 식각 공정을 생략하고, 캐패시터 설계에 있어 자유도를 가질 수 있으며, 그 결과 인쇄 회로 기판의 집적도를 향상시키고 공정을 단순화시킬 수 있다.

인쇄 회로 기판, 캐패시터 내장형, 프리프레그, RCC.

Description

적층 공법을 이용한 캐패시터 내장형 인쇄 회로 기판 및 제조 방법{PRINTED CIRCUIT BOARD HAVING AN EMBEDDED CAPACITOR FABRICATED BY PRESS LAMINATION AND MANUFACTURING METHOD THEREOF}

도1은 종래기술에 따라 캐패시터 내장형 인쇄 회로 기판을 제조하는 방법을 나타낸 도면.

도2는 본 발명에 따라 캐패시터 내장형 인쇄 회로 기판을 제조하는 방법을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

20 : 내층 적층판

20a, 20c : 동박

110 : 보강판

120a, 120b : 고유전률 레진 도포 동박(RCC)

140 : 프리프레그(PREPREG)

본 발명은 인쇄 회로 기판(PCB; Printed Circuit Board) 제조 기술에 관한 것으로, 특히 캐패시터 내장형 인쇄 회로 기판(Capacitor-embedded PCB)에 관한 것이다.

본 발명에 따른 캐패시터 내장형 인쇄 회로 기판은 레진이 도포된 동박(resin coated copper; 이하 'RCC'라 칭함)을 사용하여 내장형 캐패시터를 형성하되 적층 공법으로 캐패시터의 전극과 절연체를 형성하는 것을 특징으로 한다.

전자 기기의 휴대성 향상과 기능 향상 등을 위해 능동 부품 또는 수동 부품 내장형 기판(Embedded active or passive device PCB) 기술이 등장하였으며, 이를 적용할 경우 기판의 소형화가 가능하고 부품의 실장 밀도가 증대되며 전자 회로의 고주파 특성이 개선되는 등의 효과가 있다.

종래의 내장형 인쇄 회로 기판 기술은 그 공정의 특성상 주로 수동 소자를 내장하는 기술을 중심으로 개발이 이루어지고 있으며, 여기에는 기존 칩 형태의 부품을 기판 내부에 삽입하는 기술과, 박막 또는 후막 기술을 응용하여 수동 부품을 제조 및 내장하는 기술이 있다. 대표적인 기판 내장형 수동 부품으로는 저항과 캐패시터 및 코일 인덕터가 있다.

본 발명에서는 기판 내장형 캐패시터를 제조하는데 있어서 후막 기술을 적용함을 특징으로 한다. 캐패시터는 일종의 축전기로서, 특정 면적을 지니고 있는 두 개의 도체 전극 사이에 고 유전율(High dielectric constant) 절연체를 삽입한 구조로 되어 있다. 이러한 구조의 캐패시터 내장 기판의 제조와 관련된 종래기술로서 본원 발명의 출원인이 대한민국 특허청에 출원하여 등록받은 대한민국 특허 제482,822호 및 제512,688호 기술이 있다.

대한민국 특허 제482,822호에 개시된 기술의 경우 기판의 동박 상단에 고유전율 레진 도포 동박(high dielectric constant RCC)을 적층한 후, RCC 상단부 동박을 에칭하여 윈도우를 형성하고, 윈도우 부분의 절연체 부분을 레이저, 제트 스크럽(jet scrub) 또는 감광성 수지의 경우 노광 및 현상 공법을 이용해서 제거하고, 상단 전극 부분은 드라이 필름 등의 레지스트를 사용하여 보호하고, 식각 공정을 통해 상부 전극 및 하부 전극을 형성하게 된다. 따라서, 종래기술은 캐패시터의 상부 전극과 하부 전극의 크기가 동일하여야 하는 제한이 따르게 된다.

도1a 내지 도1i를 참조하여 종래기술에 따른 내장형 캐패시터를 제조하는 공법을 살펴보면 다음과 같다. 도1a를 참조하면 내층에 회로 접지 등이 형성되어 있는 반제품 상태의 내층 적층판(20)을 제작한다. 이어서, 내층 적층판(20)에 캐패시터 적층판(30)을 적층하는데 내층에는 전면에 도전막, 즉 동박(20a, 20c)을 잔류시켜 캐패시터 적층판(30)을 적층한다. 이 때에, 캐패시터 적층판(30)은 레진 도포 동박(RCC)을 사용하게 되며, 도1c에서와 같이 불필요한 부위의 동박(40)을 부식에 의해 제거하고, CO₂레이저 가공 또는 제트 스크럽(jet scrub)을 이용해서 선택적으로 유전막층(30b)을 제거한다.

이어서, 도1d에 도시한 대로 드라이 필름(dry film) 또는 그에 상응하는 식각 레지스트(etching resist)를 사용하여 보호막(50)을 덮어 필요한 부위의 동박(30a)을 보호한다. 그리고 나면, 도1e에 도시한 대로, 부식액으로 표면과 내층의 불필요한 동박을 제거한다. 이어서, 보호막(50)으로 사용되었던 드라이 필름을 박리할 수 있다.

이어서, 도1g에 도시한 바와 같이 RCC(60) 또는 동박과 프리프레그(Prepreg)를 완성된 내층 캐패시터 층의 상하면에 라이네이트한다. 한편, 도1h에 도시한 바와 같이 블라인드 비아 홀(70) 및 관통 홀(80)을 가공한다. 이어서, 도1i에 도시한 대로 도금(90) 등을 통하여 홀(70) 속을 도통시킨다.

따라서, 앞서 지적한 대로 종래기술은 적층된 레진 도포 동박(RCC)을 식각 공정을 통해 상부 전극과 하부 전극을 형성하기 때문에, 상부 전극과 하부 전극의 크기가 동일하게 되어 기판 설계에 있어서 설계 자유도를 제한받는 단점이 있다. 더욱이, 종래 기술의 경우 절연막을 제거하여야 하는 공정상의 불편함도 있다.

따라서, 본 발명의 제1 목적은 캐패시터 내장형 인쇄 회로 기판을 제작하는데 있어서, 캐패시터를 구성하는 상부 전극과 하부 전극의 패턴을 서로 독립적으로 설계 제작할 수 있는 제조 방법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 종래기술이 사용하던 별도의 레이저 가공 또는 제트 스크럽 공정을 생략한 캐패시터 내장형 인쇄 회로 기판 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 캐패시터 내장형 인쇄 회로 기판을 제조하는 방법에 있어서, (a) 동박/절연막/동박의 캐패시터 구조를 형성하고 보강재에 부착하여 보강재 위에 캐패시터 구조를 형성하는 단계; (b) 상기 보강재 위의 캐패시터 구조의 노출 동박을 패턴 형성함으로써 캐패시터의 하부 전극 패턴을 형 성하는 단계; (c) 상기 단계 (b) 결과 하부 전극 패턴이 형성된 보강재 위의 구조물 2개를 서로 마주보도록 하고 사이에 절연체를 두고 압착하여 적층하는 단계; (d) 상기 단계 (c) 결과 형성된 적층 구조물에서 양단의 보강재를 제거하는 단계; 및 (e) 상기 단계 (d) 결과 노출된 동박을 패턴 형성하여 캐패시터의 상부 전극을 패턴 형성하는 단계를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법을 제공한다.

이하에서는, 첨부도면 도2a 내지 도2k를 참조하여 본 발명에 따른 캐패시터 내장형 인쇄 회로 기판 제조 방법을 상세히 설명한다.

도2a 및 도2b를 참조하면, 본 발명에 따른 내장형 캐패시터를 제조하는 방법은 고유전율 레진 도포 동박(high Dk RCC; 120)를 동박(130)에 미리 적층한 후에 보강판(110)에 부착한 형태의 자제에서 시작된다. 즉, 도2a에서 도면부호 120a와 120b로 구성된 도면부호 120은 고유전율 레진 도포 동박(high Dk RCC)을 나타내고 있으며, 동박(130)과 함께 동박/절연체/동박의 평행판 캐패시터 구조를 형성하게 된다. 또한, 한 층의 동박(120a)은 예를 들어 상부 전극, 또 다른 한 층의 동박(130)은 하부 전극을 형성하게 된다. 여기서, 상부 전극과 하부 전극은 바꾸어서 지칭할 수 있음은 물론이다.

이 때에, 절연층(120b)의 두께가 수 마이크론 내지 수십 마이크론 정도이므로 동박(130)을 양쪽에 적층한 후에도 그 두께가 50 마이크로 미터 이하이므로 보강재(110)의 사용이 필요하다.

본 발명의 양호한 실시예로서, 보강재(110)로서는 폴리이미드(polyimid) 또 는 에폭시(epoxy) 계열의 재료가 사용될 수 있으며, 이후 공정에서 캐패시터의 전극 패턴이 형성되고 나면 쉽게 벗겨질 수 있는(peel off) 재료가 바람직하다.

도2c를 참조하면, 보강재(110) 위에 적층된 RCC(120, 120')의 하부 전극(130, 130')을 먼저 패턴 형성한다. 이 때에, 상부 전극과 독립적으로 하부 전극(130, 130')만을 패턴 형성하므로 설계 자유도가 있으며, 그 결과 회로 밀도를 높일 수 있도록 부품들을 배치할 수 있게 된다. 이어서, 섬유재(fiber)가 레진(resin)에 첨가된 프리프레그(PREPREG; 140)를 가운데 두고 하부 전극이 패턴 형성된 보강재판(210, 210')을 적층하게 된다(도2d 참조). 이 때에, 반드시 프리프레그를 사용할 필요는 없으며, 파이버 글라스 (fiber glass)와 같은 물질이 첨가된 수지재가 샌드위치 형태로 적층될 수 있다.

도2e는 두 장의 보강재판(210, 210')과 프리프레그(140)가 압착 적층된 구조를 나타낸 도면이다. 이어서, 도2f를 참조하면 보강재(110)를 벗겨 내고 이후에는 상부 전극과 패턴을 형성하게 된다.

도2g는 보강재(110)를 벗겨낸 후의 기판 단면을 나타낸 도면이다. 중앙에 프리프레그(140)와 패턴 형성된 하부 전극(130, 130')이 도시되어 있다. 이어서, 도2h를 참조하면, 상부 전극 패턴 형성을 위하여 윈도우(160, 160')를 형성한다. 이어서, 절연막(150, 150')을 올리고 동박(165, 165')을 형성한 후 비아(180)를 형성하여 배선을 제작하게 된다(도2j 참조).

도2k는 본 발명에 따라 인쇄 회로 기판에 캐패시터를 내장한 최종 단면도이다. 도2k를 참조하면, 내장 캐패시터의 상판(120a)과 하판(130)의 크기가 서로 상 이함을 알 수 있다.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들은 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명은 기판에 내장되는 캐패시터의 상부 전극과 하부 전극을 서로 독립적으로 생성하므로, 캐패시터 설계에 있어 자유도를 가질 수 있으며 그 결과 인쇄 회로 기판의 집적도를 향상시키고 공정을 단순화시킬 수 있다.

Claims

캐패시터 내장형 인쇄 회로 기판을 제조하는 방법에 있어서,

(a) 동박/절연막/동박의 캐패시터 구조를 형성하고 보강재에 부착하여 보강재 위에 캐패시터 구조를 형성하는 단계;

(b) 상기 보강재 위의 캐패시터 구조의 노출 동박을 패턴 형성함으로써 캐패시터의 하부 전극 패턴을 형성하는 단계;

(c) 상기 단계 (b) 결과 하부 전극 패턴이 형성된 보강재 위의 구조물 2개를 서로 마주보도록 하고 사이에 절연체를 두고 압착하여 적층하는 단계;

(d) 상기 단계 (c) 결과 형성된 적층 구조물에서 양단의 보강재를 제거하는 단계; 및

(e) 상기 단계 (d) 결과 노출된 동박을 패턴 형성하여 캐패시터의 상부 전극을 패턴 형성하는 단계

를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.
제1항에 있어서, 상기 단계 (a)의 동박/절연막/동박의 캐패시터 구조는 레진 도포된 동박(RCC)을 동박 위에 형성하여 제작하는 단계를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.
제1항에 있어서, 상기 단계 (c)의 절연체는 파이버 글라스가 첨가된 레진 또 는 프리프레그(PREPREG)를 포함하는 것을 특징으로 하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.
제1항 내지 제3항 중 어느 한 항에 따른 캐패시터 내장형 인쇄 회로 기판 제조 방법으로 제조된 인쇄 회로 기판.