KR100512688B1 - 캐패시터 내장형 인쇄 회로 기판 제조 방법 - Google Patents

Abstract

본 발명은 캐패시터가 인쇄 회로 기판(PCB; Printed Circuit Board)에 일체로 내장되는 캐패시터 내장형 인쇄 회로 기판 제조 공법에 관한 것으로, 초박막 두께의 절연체를 구비한 레진 도포 동박(RCC)을 사용하여 캐패시터 적층판을 형성함으로써 외층 에칭 단계에서 상판 전극의 열 패드(thermal pad) 또는 접지 패드가 함께 소실되는 것을 방지한다. 또한, 본 발명에 따른 캐패시터 내장형 인쇄 회로 제조 방법은 초박막 절연체를 사용하므로 레이저 드릴링 단계에서 생기는 편차를 최소화함으로써 캐패시터 정전 용량을 정확히 구현할 수 있으며, 빔 스폿 사이즈를 크게 함으로써 작업성을 향상시킬 수 있다.

Description

캐패시터 내장형 인쇄 회로 기판 제조 방법{METHOD OF MANUFACTURING CAPACITOR-EMBEDDED PRINTED CIRCUIT BOARD}

본 발명은 캐패시터가 인쇄 회로 기판(PCB; Printed Circuit Board)에 일체로 내장되는 캐패시터 내장형 인쇄 회로 기판 제조 공법에 관한 것으로, 특히 초박막(5∼10㎛)의 절연 코팅 동박(예를 들어, RCC; resin coated copper foil)에서 동박을 제거한 후 재차 RCC 또는 절연 물질인 프리프레그(PREPREG)와 동박을 사용하여 그 절연층이 용량성 기능을 지니도록 하여 캐패시터를 제조하는 캐패시터 내장형 인쇄 회로 기판 제조 방법에 관한 것이다.

인쇄 회로 기판에 수동 소자(passive elements)를 내장하는 경우, 수동 소자의 제조 단가를 절감할 수 있고 수동 소자의 실장에 따른 실장 비용을 절감할 수 있는 효과가 있다. 또한, 수동 소자의 납땜 조인트에서 발생하는 잡음과 인덕턴스를 현저히 감소시킬 수 있으며, 동시에 수동 소자를 내장형으로 변환시킴에 따라 인쇄 회로 기판의 면적을 줄여서 원가 절감 및 제품의 소형화에 기여할 수 있다.

한편, 캐패시터를 인쇄 회로 기판에 내장하는 종래 기술로서 대한민국특허 제227,528호가 있다. 종래 기술의 경우 ZBC-2000 방법이라 부르고 있는데, 상기 종래 기술은 1∼2 mil(25∼50㎛)의 두께를 지닌 절연체를 동박 사이에 넣은 적층판을 형성하여, 이 적층판이 캐패시터 역할을 하도록 하고 있다.

그런데, 종래 기술은 일반적인 에폭시 수지를 절연체로 사용하므로 캐패시터의 정전 용량이 작다는 단점이 있다. 이와 같은 종래 기술이 지니는 문제점을 해결하기 위하여, 본 출원인은 2002년 10월 24일 특허 출원한 대한민국특허출원 제10-2002-0065114호에서 1∼2 mil의 절연체를 구비한 RCC를 완전 동박에 적층함으로써 균일한 두께의 절연층을 형성하는 기술을 제안한 바 있다.

그런데, 상기 특허출원 제10-2002-0065114호에 개시되어 있는 캐패시터 내장 제조 기술에 의하면, 하판 전극이 클리어런스 패드(clearance pad), 상판 전극이 열 패드(thermal pad) 혹은 접지(ground)인 상황에서 상기 클리어런스 패드를 형성하기 위하여 외층 식각 및 레이저 드릴 가공 후에 RCC 절연체를 식각 레지스트 etching resist)로 사용하여 동박을 제거하게 된다. 이 때에, 외측 식각 단계에서 상판 전극의 열 패드 또는 접지 패드가 함께 소실되는 문제점이 발생하게 된다.

따라서, 상기 문제점을 해결하기 위하여 제조 현장에서는 편법으로서 제작상 설계를 변경하거나, 해당 부위를 일일이 사전에 구분함으로써 해결하고 있다. 그런데, 제품의 사이즈가 커서 일일이 사전 구분해야 할 부위가 많거나 복잡한 경우에는 상기 편법에 의존하는 경우에 구분 작업을 위한 시간도 길어지고, 작업자의 실수에 의한 제품 불량이 발생할 가능성이 높아진다.

따라서, 본 발명의 제1 목적은 캐패시턴스의 제조 편차를 최소화하면서 높은 정전 용량 값을 구현할 수 있는 캐패시터 내장형 인쇄 회로 기판 제조 방법을 제공하는데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 외층 식각 단계에서 상판 전극의 열 패드 또는 접지 패드가 소실되지 않는 캐패시터 내장형 인쇄 회로 기판 제조 공법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은 전극 패턴이 형성되는 내층 적층판 위에 캐피시터 적층판을 적층하여 캐패시터 내장형 인쇄 회로 기판을 제조하는 방법에 있어서, (a) 상기 내층 적층판의 동박 표면 위에 수 마이크론 내지 수십 마이크론 두께의 레진이 도포된 동박(RCC)을 적층하여 캐패시터 적층판을 형성하는 단계; (b) 상기 캐패시터 적층판의 동박 중 불필요한 부분을 부식 제거한 후 노출된 상기 레진 부위를 제거하는 단계; (c) 상기 단계 (b) 공정 진행 후 남아있는 레진 절연체를 보호막(식각 레지스트)으로 하여 노출되어 있는 동박을 제거하는 단계; (d) 표면이 절연체로 노출되어 있는 상기 내층 적층판에 레진이 도포된 동박(RCC) 또는 프리프레그(PREPREG)와 동박을 2차 적층하는 단계; (e) 2차 적층된 적층판의 동박 중 불필요한 부분의 동박을 식각 레지스트 패터닝을 통해 부식 제거함으로 패턴 형성하는 단계; (f) 상기 단계 (e)에서 패턴 형성된 2차 적층판의 동박 위에 레진이 도포된 동박(RCC) 또는 프리프레그(PREPREG)와 동박을 완성된 내층에 적층하는 단계; (g) 상기 캐패시터의 전극판에 이르는 비아 홀 또는 관통 홀을 가공하고 상기 비아 홀 내부를 도금하여 도통하는 단계를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법을 제공한다.

이하에서는, 첨부도면 도1a 내지 도1j를 참조하여 본 발명에 따른 캐패시터 내장형 인쇄 회로 기판 제조 공법을 상세히 설명하기로 한다.

도1a 내지 도1j는 본 발명에 따른 캐패시터 내장형 인쇄 회로 기판 제조 공법의 작업 흐름을 나타낸 도면이다. 도1a를 참조하면, 우선 절연층 내층(100)에 완전 동박(101, 102) 상태의 적층판을 제작한다. 여기서, 내층(100) 재료로서 에폭시(epoxy)와 글라스 파이버 (glass fiber)가 일반적으로 사용되어진다.

도1b를 참조하면, 내층 적층판(100, 101, 102)에 초박막 절연체(103a, 104a)를 적층한다. 여기서, 초박막 절연체(103a, 104a)의 두께는 약 5∼10㎛ 정도로 유지할 수 있으며, 양호한 실시예로서 RCC를 사용할 수 있다. 더욱이, 내층은 완전 동박 (101, 102)이므로 RCC를 적층할 때에 수지의 두께 편자를 최소화할 수 있다.

도1c를 참조하면, 불필요한 부분의 동박(105, 106)을 부식에 의해 제거한 후 레이저 드릴을 이용하여 선택적으로 절연층을 제거한다. 이 때에, 초박막(5∼10㎛) 절연층을 레이저 드릴링하므로 비교적 큰 빔 사이즈(beam size)를 사용하여 드릴링 공정을 수행할 수 있다. 본 발명의 양호한 실시예에 따라 수 mm 크기의 빔 사이즈를 사용하는 것이 가능하다. 이 때에, 레이저 드릴로 제거되는 절연체 부분의 상부와 하부의 길이 차이가 매우 적게 나타나는데, 이것은 절연막의 두께가 초박막이기 때문이다. 즉, 제거되는 위와 아랫부분의 길이가 거의 동일하므로 편차가 적은 하판 전극을 구성하게 되는 것이다.

그 결과, 캐패시터의 정전 용량의 편차를 최소화하게 된다. 또한, 본 발명의 경우 레이저 빔 사이즈를 수 mm 정도로 최대화시킬 수 있으므로 작업성을 향상시킬 수 있으며, 현재 사용 중인 100∼400㎛ 크기의 빔 사이즈와 비교할 때에 최소한 10∼50배의 작업성을 개선할 수 있게 된다.

다시 도1c를 참조하면, 하판 전극이 클리어런스 패드, 상판 전극이 열패드 또는 접지 패드인 경우 상판 전극이 식각에 의해 소실되게 된다. 이어서, 도1d를 참조하면, RCC 절연체의 동박(103b, 104b) 부분을 식각 레지스트(etching resist)를 사용하여 제거한다. 이 때에, 드라이 필름(dry film)과 같은 별도의 식각 레지스트가 불필요하게 된다.

도1e를 참조하면, RCC 또는 프리프레그(110a, 111a)와 동박(110b, 111b)을 2차 적층한다. 이어서, 도1f에 나타낸 바와 같이, 드라이 필름(115) 또는 그에 상응하는 식각 레지스트를 사용하여 필요한 부분의 동박을 보호한다.

도1g 및 도1h를 참조하면, 부분적으로 표면의 불필요한 부분 동박을 제거하고, 이어서 드라이 필름을 박리한다. 이와같이 함으로써, 캐패시터가 절연막 (103a, 110a)을 가운데 층으로 하여 양 플레이트(110b, 101)로 형성된다. 도1i를 참조하면, RCC 또는 프리프레그(120a, 121a)와 동박(120b, 121b)을 완성된 내층 캐패시턴스 층에 적층하고, 일반 PCB와 같은 공법으로 블라인드 비아 홀(130)과 관통 홀(140)을 가공한다(단계 S1j).

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.

이상과 같이, 본 발명은 초박막 두께의 절연체(5∼10㎛) RCC를 사용하여 동박이 완전히 있는 상태에서 적층을 하여 캐패시터의 두께 편차를 극소화하고 필요없는 내층의 동박 부분 제거를 위하여 외층 동박을 에칭하여 제거한 후 절연체를 레이저 드릴로 제거하고 남은 절연체를 식각 레지스트로 사용하여 동박은 제거한 후 2차 적층함으로써 외층 에칭 단계에서 상판 전극의 열 패드(thermal pad) 또는 접지 패드가 함께 소실되는 것을 방지할 수 있다.

또한, 본 발명에 따른 캐패시터 내장형 인쇄 회로 제조 방법은 초박막 절연체를 사용하므로 레이저 드릴링 단계에서 생기는 편차를 최소화함으로써 캐패시터 정전 용량을 정확히 할 수 있으며, 빔 스폿 사이즈를 크게 함으로써 작업성을 향상시킬 수 있다.

도1a 내지 도1j는 본 발명에 따른 캐패시터 내장형 인쇄 회로 기판 제조 공법의 작업 흐름을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 내층 적층판의 절연층

101, 102 : 캐패시터 하판 전극

103a, 104a : 초박막 (5∼10㎛) 절연체

110b, 111b : 캐패시터 상판 전극

130 : 비아 홀

Claims (1)

1. 전극 패턴이 형성되는 내층 적층판 위에 캐피시터 적층판을 적층하여 캐패시터 내장형 인쇄 회로 기판을 제조하는 방법에 있어서,

   (a) 상기 내층 적층판의 동박 표면 위에 수 마이크론 내지 수십 마이크론 두께의 레진이 도포된 동박(RCC)을 적층하여 캐패시터 적층판을 형성하는 단계;

   (b) 상기 캐패시터 적층판의 동박 중 불필요한 부분을 부식 제거한 후 노출된 상기 레진 부위를 제거하는 단계;

   (c) 상기 단계 (b) 공정 진행 후 남아있는 레진 절연체를 보호막(식각 레지스트)으로 하여 노출되어 있는 동박을 제거하는 단계;

   (d) 표면이 절연체로 노출되어 있는 상기 내층 적층판에 레진이 도포된 동박(RCC) 또는 프리프레그(PREPREG)와 동박을 2차 적층하는 단계;

   (e) 2차 적층된 적층판의 동박 중 불필요한 부분의 동박을 식각 레지스트 패터닝을 통해 부식 제거함으로 패턴 형성하는 단계;

   (f) 상기 단계 (e)에서 패턴 형성된 2차 적층판의 동박 위에 레진이 도포된 동박(RCC) 또는 프리프레그(PREPREG)와 동박을 완성된 내층에 적층하는 단계;

   (g) 상기 캐패시터의 전극판에 이르는 비아 홀 또는 관통 홀을 가공하고 상기 비아 홀 내부를 도금하여 도통하는 단계

   를 포함하는 캐패시터 내장형 인쇄 회로 기판 제조 방법.