KR102324695B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR102324695B1
KR102324695B1 KR1020150024300A KR20150024300A KR102324695B1 KR 102324695 B1 KR102324695 B1 KR 102324695B1 KR 1020150024300 A KR1020150024300 A KR 1020150024300A KR 20150024300 A KR20150024300 A KR 20150024300A KR 102324695 B1 KR102324695 B1 KR 102324695B1
Authority
KR
South Korea
Prior art keywords
conductive layers
circuit board
printed circuit
via holes
disposed
Prior art date
Application number
KR1020150024300A
Other languages
English (en)
Other versions
KR20160101537A (ko
Inventor
박성원
유동균
유지헌
이승엽
최택균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150024300A priority Critical patent/KR102324695B1/ko
Priority to US15/045,480 priority patent/US10111321B2/en
Publication of KR20160101537A publication Critical patent/KR20160101537A/ko
Application granted granted Critical
Publication of KR102324695B1 publication Critical patent/KR102324695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

커패시커를 내장한 인쇄회로기판과 관련된 다양한 실시예들이 기술된 바, 한 실시예에 따르면, 커패시커는, 복수의 제 1 비아홀이 형성되고, 적층방향을 따라 배치되는 복수의 제 1 도전층; 복수의 제 2 비아홀이 형성되고, 상기 제 1 도전층들의 사이에 배치됨과 아울러 상기 제 1 도전층들과 서로 번갈아 가면서 교대로 배치되는 복수의 제 2 도전층; 및 상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함할 수 있으며, 이외에도 다양한 다른 실시예들이 가능하다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 발명의 다양한 실시예들은 커패시터를 내장하는 인쇄회로기판에 관련된 것이다.
일반적으로, 휴대용 전자 장치와 같은 이동 단말기는 그 특성상 재충전이 가능한 배터리팩으로 구성되며, 이러한 배터리팩은 충전하기 위해서는 별도의 충전 장치를 이용하여 이동 단말기의 배터리팩에 전기 에너지를 공급한다.
통상적으로, 이러한 충전 장치는 충전시 전자파 장해(Electro-magnetic Interference: EMI ) 저감을 위해 1차 AC 그라운드와 2차 DC 그라운드 사이에 Y-Cap이 존재한다. 상기 Y-Cap는 상기 충전 장치에 구비된 인쇄회로기판에 구비되고, 상기 Y-Cap을 통해 220v 60Hz 교류 전압이 통과한다.
여기서, 상기 전자파 장해(EMI) 현상은 전자 장치의 노이즈를 발생시킴은 물론 인체에도 유해한 요소로 작용하는 현상을 말한다. 즉, 전자파는 무선 통신이나 레이더와 같이 유용하게 쓰이는 측면이 있는 반면에 전자 장치의 동작에 악영향을 미칠 수 도 있는데, 이러한 현상을 전자파 장해(EMI)현상이라 한다.
상기 충전 장치는 케이블에 의해 상기 전자 장치에 구비된 커넥터에 전기적으로 연결되고, 상기 커넥터는 상기 전자 장치에 구비된 배터리팩에 상기 충전 장치의 전류를 공급하여 충전한다. 상기 커넥터는 인쇄회로기판상에 탑재된다.
상기 충전 장치의 전류가 인쇄회로기판으로 누출되는 전류 누출 현상이 발생되고, 이러한 누출 전류는 인쇄회로기판에 구비된 전자 부품을 손상을 초래하며, 더 나아가서는 사용자의 감전 사고를 발생시킬 수 있다.
예를 들면, 상기 누출 전류는 사용자가 전자 장치를 접촉시 사용자가 갖고 있는 저항과 통하여 감전 사고를 발생시킬 뿐만 아니라, 정전기 방전(Electro-Static Discharge: ESD)이 발생할 수 있다. 이러한 상기 정전기 방전(ESD)는 인쇄회로기판에 발생시 상기 인쇄회로기판상에 구비된 전자 부품 회로에 큰 손상을 줄 수 있다.
따라서, 상기 인쇄회로기판에는 상기 정전기 방전(ESD)에 의한 전자 부품의 손상을 막기 위해 복수의 방지용 캡(Cap)이 구비되고 있다.
상기 방지용 캡은 상기 정전기 방전을 차단할 뿐만 아니라, 감전 전류의 발생을 방지하고, 더불어, RF 방사 특성을 향상시킬 수 있다.
그러나, 종래의 인쇄회로기판에 구비되는 방지용 캡은 정전기 방전에 의해 파손될 수 있고, 이로인해 인쇄회로기판에 감전 전류가 발생되어 사용자의 감전 사고를 유발시킬 수 있을 뿐만 아니라, RF 성능 열화를 발생시켜 전자 장치의 RF 성능을 저하시키는 단점이 있었다.
이러한 단점을 극복하기 위해 인쇄회로기판에 방지용 캡을 여러 개를 구비할 경우, 제품의 제조원가를 상승하고, 인쇄회로기판의 설치 공간에 제약이 발생한다. 즉, 인쇄회로기판에 구비된 복수의 방지용 캡으로 인해 회로기판의 공간이 협소해 지는 단점이 있었다.
결국, 기존의 방지용 캡을 대신 정전기 방전(ESD)의 차단하고, 감전 전류을 방지함은 물론 RF 열화 발생을 방지할 수 있는 커패시터를 인쇄회로기판내에 내장형으로 제공하는 장치가 요구되고 있다.
따라서, 본 발명의 다양한 실시 예들에서는 인쇄회로기판의 내부에 복수의 제 1, 2 비아홀을 형성한 복수의 제 1, 2 도전층을 배치한 커패시터(Capacitor)를 구성함으로써, 전자 장치에 구비된 인쇄회로기판의 감전 전류 발생을 방지하여 사용자의 감전 사고를 미연에 방지할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판에 구비된 전자 부품의 파손을 방지하고, 더불어, 인쇄회로기판에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 특성을 향상시킬 수 있고, 더불어, 인쇄회로기판에 감전 전류 발생 방지, 정전기 방전(ESD) 차단 및 RF 열화 발생을 방지하기 위해 기존에 구비되던 복수의 방지용 캡이 필요 없으므로, 인쇄회로기판의 재료비를 절감하고, 이로인해 제품의 제조 원가를 절감 할뿐만 아니라, 조립 공정 시간을 줄일 수 있으며, 인쇄회로기판의 공간 활용을 향상시킬 수 있으며, 또한, 인쇄회로기판에 방지용 캡의 설치 공간이 필요 없어 제품의 공간 활용을 향상시킬 수 있고, 더불어 제품의 크기를 줄일 수 있음은 물론 슬림화 및 강성을 향상시킬 수 있도록 한 인쇄회로기판을 제공하는데 있다.
또한, 본 발명의 다양한 실시 예들에서는 인쇄회로기판의 내부에 제 1, 2 도금부를 형성한 복수의 제 1, 2 도전층을 배치한 커패시터(Capacitor)를 구성함으로써, 전자 장치에 구비된 인쇄회로기판의 감전 전류 발생을 방지하여 사용자의 감전 사고를 미연에 방지할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판에 구비된 전자 부품의 파손을 방지하고, 더불어, 인쇄회로기판에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 향상시킬 수 있도록 한 인쇄회로기판을 제공하는데 있다.
또한, 본 발명의 다양한 실시 예들에서는 인쇄회로기판의 내부에 복수의 제 1, 2 비아홀 및 도면부를 형성한 복수의 제 1, 2 도전층을 배치한 커패시터(Capacitor)를 구성함으로써, 전자 장치에 구비된 인쇄회로기판의 감전 전류 발생을 더욱 방지하여 사용자의 감전 사고를 미연에 방지하고, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판에 구비된 전자 부품의 파손을 더욱 방지할 수 있으며, 더불어, 인쇄회로기판에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 더욱 향상시킬 수 있도록 한 인쇄회로기판을 제공하는데 있다.
본 발명의 다양한 실시예에 따르면, 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
상기 커패시터는,
복수의 제 1 비아홀이 형성되고, 적층방향을 따라 배치되는 복수의 제 1 도전층;
복수의 제 2 비아홀이 형성되고, 상기 제 1 도전층들의 사이에 배치됨과 아울러 상기 제 1 도전층들과 서로 대향되도록 교대로 배치되는 복수의 제 2 도전층; 및
상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
상기 커패시터는,
제 1 도금부가 형성되고, 상기 제 1 도금부에 의해 전기적으로 연결됨과 아울러 적층방향을 따라 배치되는 복수의 제 1 도전층;
제 2 도금부가 형성되고, 상기 제 2 도금부에 의해 전기적으로 연결되며, 상기 제 1 도전층들의 사이에 배치됨과 아울러 상기 제 1 도전층들과 서로 대향되도록 교대로 배치되는 복수의 제 2 도전층; 및
상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
상기 커패시터는,
일측에 복수의 제 1 비아홀이 형성되고, 타일측에 도금부가 형성되며, 적층방향을 따라 배치되는 복수의 제 1 도전층;
일측에 복수의 제 2 비아홀이 형성되고, 상기 제 1 도전층들의 사이에 배치됨과 아울러 상기 제 1 도전층들과 서로 대향되도록 교대로 배치되는 복수의 제 2 도전층; 및
상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함할 수 있다.
본 발명의 다양한 실시예에 따르면, 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
상기 커패시터는,
일측에 복수의 제 1 비아홀이 형성되고, 타일측에 도금부가 형성되는 복수의 제 1 도전층;
일측에 복수의 제 2 비아홀이 형성되는 복수의 제 2 도전층; 및
상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함하고,
상기 제 1 도전층들은 상기 제 2 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 2 도전층들의 사이에 연속적으로 배치되며,
상기 제 2 도전층들은 상기 제 1 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 1 도전층들의 사이에 연속적으로 배치될 수 있다.
본 발명의 다양한 실시예에 따르면, 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
상기 커패시터는,
복수의 제 1 도전층;
복수의 제 2 도전층; 및
상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함하고,
상기 제 1 도전층들은 상기 제 2 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 2 도전층들의 사이에 연속적으로 배치되며,
상기 제 2 도전층들은 상기 제 1 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 1 도전층들의 사이에 연속적으로 배치될 수 있다.
본 발명의 다양한 실시예 들에 따르면,
복수의 제 1, 2 비아홀을 형성한 복수의 제 1, 2 도전층을 인쇄회로기판의 내부에 배치한 커패시터(Capacitor)를 구성하고, 또한, 인쇄회로기판의 내부에 제 1, 2 도면부를 형성한 복수의 제 1, 2 도전층을 배치한 커패시터(Capacitor)를 구성하여 인쇄회로기판의 감전 전류 발생을 방지하여 사용자의 감전 사고를 미연에 방지하고, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판에 구비된 전자 부품의 파손을 방지함은 물론, 인쇄회로기판에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 특성을 향상시킬 수 있다. 이로인해 전자 장치의 성능을 향상시킬 수 있다.
더불어, 인쇄회로기판에 감전 전류 발생 방지, 정전기 방전(ESD) 차단 및 RF 열화 발생을 방지하기 위해 구비되던 기존 복수의 방지용 캡이 필요 없으므로, 인쇄회로기판의 재료비 절감은 물론 제조 원가를 절감 할뿐만 아니라, 조립 공정 시간을 줄일 수 있고, 또한, 인쇄회로기판에 방지용 캡의 설치 공간이 필요 없어 제품의 공간 활용을 향상시킴은 물론 크기를 줄여 제품의 슬림화 및 강성을 향상시킬 수 있다.
또한, 인쇄회로기판의 내부에 제 1, 2 비아홀 및 제 1, 2 도금부를 함께 형성한 복수의 제 1, 2 도전층을 배치한 커패시터(Capacitor)를 구성하여 앞서 언급한 전자 장치에 구비된 인쇄회로기판의 감전 전류 발생을 더욱 방지하여 사용자의 감전 사고를 미연에 방지할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판에 구비된 전자 부품의 파손을 더욱 방지하고, 더불어, 인쇄회로기판에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 더욱 향상시킬 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판을 구비하는 전자 장치의 전면을 나타내는 사시도.
도 2는 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판을 구비하는 전자 장치의 후면을 나타내는 사시도.
도 3은 본 발명의 다양한 실시예에 따른 전자 장치를 포함하는 네트워크 환경을 도시한 블록도.
도 4는 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성을 나타내는 평면도.
도 5는 도 4의 A-A' 선단면도.
도 6은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 제작 과장을 나타내는 사시도.
도 7은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 결합 상태를 나타내는 사시도.
도 8은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 결합 상태를 나타내는 측단면도.
도 9는 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 제 1, 2 비아홀의 배치를 나타내는 평면도.
도 10은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 제 1, 2 비아홀의 다른 배치 실시예를 나타내는 평면도.
도 11은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 제 1, 2 비아홀의 또 다른 배치 실시예를 나타내는 평면도.
도 12는 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 제 1, 2 비아홀의 또 다른 배치 실시예를 나타내는 평면도.
도 13은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 도전층의 제 1, 2 비아홀의 또 다른 배치 실시예를 나타내는 평면도.
도 14a는 본 발명의 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1 도금부를 나타내는 사시도.
도 14b는 본 발명의 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 2 도금부를 나타내는 사시도.
도 15a는 본 발명의 또 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1 비아홀 및 도금부를 나타내는 사시도.
도 15b는 본 발명의 또 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 비아홀 및 도금부를 나타내는 사시도.
도 16a는 본 발명의 또 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1 비아홀 및 도금부를 나타내는 사시도.
도 16b는 본 발명의 또 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1, 2 비아홀 및 도금부를 나타내는 사시도.
도 16c는 본 발명의 또 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 구성 중 제 1 비아홀 및 도금부를 나타내는 측단면도.
도 17은 본 발명의 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판의 주파수 응답 특성 결과를 나타내는 그래프.
본 발명의 다양한 실시 예들에서 사용되는 용어에 대해 간략히 설명하고, 본 발명의 다양한 실시 예들에 대해 구체적으로 설명하기로 한다.
본 발명의 다양한 실시 예들에서 사용되는 용어는 본 발명의 다양한 실시 예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 다양한 실시 예들의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명의 다양한 실시 예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 다양한 실시 예들의 전반에 걸친 내용을 토대로 정의되어야 한다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 발명의 실시 예에 따른 상기 전자 장치의 적용예로는, 다양한 통신 시스템들에 대응되는 통신 프로토콜들에 의거하여 동작하는 모든 이동통신 단말기(mobile communication terminal)를 비롯하여, 화상전화기, 전자북 리더기(e-book reader), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3(MPEG-1 audio layer-3) 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 기기(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smart watch)등 모든 정보통신기기와 멀티미디어 기기 및 그에 대한 응용기기를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 스마트 가전 제품(smart home appliance)일 수 있다. 스마트 가전 제품은, 예를 들자면, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(game consoles), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치 및 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛, 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller's machine) 또는 상점의 POS(point of sales) 중 적어도 하나를 포함할 수 있다.
어떤 실시예들에 따르면, 전자 장치는 통신 기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 입력장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다.
본 발명의 다양한 실시예에 따른 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 또한, 본 발명의 다양한 실시예에 따른 전자 장치는 플렉서블 장치일 수 있다. 또한, 본 발명의 다양한 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않음은 당업자에게 자명하다.
도 1은 전자 장치의 전면을 나타내는 사시도이다. 도 2는, 전자 장치 (예를 들면, 전자 장치)의 후면을 나타내는 사시도이다. 상기 전자 장치(10)는 스마트 폰이나 웨어러블 기기(wearable device)가 될 수 있다. 도 1 및 도 2를 참조하여 스마트 폰과 같은 전자 장치의 구성에 대해서 설명하기로 한다.
도 1과 같이, 상기 전자 장치(10)의 전면 중앙에는 터치스크린(11)이 배치될 수 있다. 상기 터치스크린(11)은 전자 장치(10)의 전면의 대부분을 차지할 수 있다. 도 1에서는, 상기 터치스크린(11)에 메인 홈 화면이 표시된 예를 나타낸다. 상기 메인 홈 화면은 전자 장치(10)의 전원을 켰을 때 상기 터치스크린(11) 상에 표시되는 첫 화면이다. 또한 상기 전자 장치(10)가 여러 페이지의 서로 다른 홈 화면들을 가지고 있을 경우, 메인 홈 화면은 상기 여러 페이지의 홈 화면들 중 첫 번째 홈 화면일 수 있다. 상기 홈 화면에는 자주 사용되는 어플리케이션들을 실행하기 위한 단축 아이콘들, 메인메뉴 전환키, 시간, 날씨 등이 표시될 수 있다. 상기 메인메뉴 전환키는 상기 터치스크린(11) 상에 메뉴 화면을 표시할 수 있다. 또한, 상기 터치스크린(11)의 상단에는 배터리 충전상태, 수신신호의 세기, 현재 시각과 같은 상태를 표시하는 상태 바(11d;Status Bar)가 형성될 수도 있다. 상기 터치스크린(11)의 하부에는 홈키(11a), 메뉴 버튼(11b), 및 뒤로 가기 버튼(11c)이 형성될 수 있다.
상기 홈키(11a)은 터치스크린(11)에 메인 홈 화면(main Home screen)을 표시할 수 있다. 예를 들어, 상기 터치스크린(11)에 상기 메인 홈 화면과 다른 홈 화면(any Home screen) 또는 메뉴화면이 표시된 상태에서, 상기 홈 버튼(11a)이 터치되면, 터치스크린(11)에 메인 홈 화면이 디스플레이될 수 있다. 또한, 상기 터치스크린(11) 상에서 어플리케이션들이 실행되는 도중 홈키(11a)이 터치되면, 상기 터치스크린(11)상에는 메인 홈 화면이 디스플레이될 수 있다. 또한, 상기 홈 키(11a)은 상기 터치스크린(11) 상에 최근에(recently) 사용된 어플리케이션들을 디스플레이하도록 하거나, 태스크 매니저(Task Manager)를 디스플레이하기 위하여 사용될 수도 있다. 상기 메뉴 버튼(11b)은 터치스크린(11) 상에서 사용될 수 있는 연결 메뉴를 제공할 수 있다. 상기 연결 메뉴에는 위젯 추가 메뉴, 배경화면 변경 메뉴, 검색 메뉴, 편집 메뉴, 환경 설정 메뉴 등이 포함될 수 있다. 상기 뒤로 가기 버튼(11c)은 현재 실행되고 있는 화면의 바로 이전에 실행되었던 화면을 디스플레이하거나, 가장 최근에 사용된 어플리케이션을 종료시킬 수 있다.
본 발명의 다양한 실시 예에 따르면, 상기 전자 장치(10)의 전면 상단영역에는 제 1 카메라(12a)와, 조도 센서(12b) 또는 근접 센서(12c)가 포함될 수 있다. 상기 전자 장치(10)의 후면에는 제 2 카메라(13a), 플래시(flash)(13b) 또는 스피커(13c)가 포함될 수 있다. 만약, 상기 전자 장치(10)가 배터리 팩이 착탈가능하게 구성된다면, 상기 전자 장치(10)의 저면은 착탈가능한 배터리 커버(15)가 될 수 있다.
이하에서 설명될 전자 장치(10)는 앞서 언급한 웨어러블 기기(wearable device), 노트북, 넷북, 스마트 폰(Smart Phone), 테블릿 PC, 갤랙시 탭 및 아이패드 중 어느 하나로 이루어질 수 있다. 본 실시예에서 상기 스마트 폰으로 이루어질 수 있다.
도 3은 다양한 실시예에 따른, 전자 장치(101)를 포함하는 네트워크 환경(100)을 도시한다.
도 3을 참조하면, 전자 장치(10)는 버스(110), 프로세서(120), 메모리(130), 입출력 인터페이스(140), 디스플레이부(150), 통신 인터페이스(160)를 포함할 수 있다. 버스(110)는 전자 장치(10)의 구성요소들을 서로 연결하고, 구성요소들 간의 통신(예: 제어 메시지)을 전달하는 회로일 수 있다.
프로세서(120)는, 예를 들면, 버스(110)를 통해 다른 구성요소들(예를 들어 메모리(130), 입출력 인터페이스(140), 디스플레이부(150), 통신 인터페이스(160) 등)으로부터 명령을 수신하여, 수신된 명령을 해독하고, 해독된 명령에 따른 연산이나 데이터 처리를 실행할 수 있다.
메모리(130)는, 프로세서(120) 또는 다른 구성요소들(예: 입출력 인터페이스(140), 디스플레이부(150), 통신 인터페이스(160) 등)로부터 수신되거나 프로세서(120) 또는 다른 구성요소들에 의해 생성된 명령 또는 데이터를 저장할 수 있다. 메모리(130)는, 예를 들면, 커널(131), 미들웨어(132), 어플리케이션 프로그래밍 인터페이스(API: application programming interface)(133) 또는 어플리케이션(134) 등의 프로그래밍 모듈들을 포함할 수 있다. 각각의 프로그래밍 모듈들은 소프트웨어, 펌웨어, 하드웨어 또는 이들 중 적어도 둘 이상의 조합으로 구성될 수 있다.
커널(131)은 나머지 다른 프로그래밍 모듈들, 예를 들면, 미들웨어(132), API(133) 또는 어플리케이션(134)에 구현된 동작 또는 기능을 실행하는 데 사용되는 시스템 리소스들(예: 버스(110), 프로세서(120) 또는 메모리(130) 등)을 제어 또는 관리할 수 있다. 또한, 커널(131)은 미들웨어(132), API(133) 또는 어플리케이션(134)에서 전자 장치(10)의 개별 구성요소에 접근하여 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다.
미들웨어(132)는 API(133) 또는 어플리케이션(134)이 커널(131)과 통신하여 데이터를 주고받을 수 있도록 중개 역할을 수행할 수 있다. 또한, 미들웨어(132)는 어플리케이션(134)으로부터 수신된 작업 요청들과 관련하여, 예를 들면, 어플리케이션(134) 중 적어도 하나의 어플리케이션에 전자 장치(10)의 시스템 리소스(예: 버스(110), 프로세서(120) 또는 메모리(130) 등)를 사용할 수 있는 우선 순위를 배정하는 등의 방법을 이용하여 작업 요청에 대한 제어(예: 스케쥴링 또는 로드 밸런싱)를 수행할 수 있다.
API(133)는 어플리케이션(134)이 커널(131) 또는 미들웨어(132)에서 제공되는 기능을 제어하기 위한 인터페이스로, 예를 들면, 파일 제어, 창 제어, 화상 처리 또는 문자 제어 등을 위한 적어도 하나의 인터페이스 또는 함수(예: 명령어)를 포함할 수 있다.
다양한 실시예에 따르면, 어플리케이션(134)은 SMS/MMS 어플리케이션, 이메일 어플리케이션, 달력 어플리케이션, 알람 어플리케이션, 건강 관리(health care) 어플리케이션(예: 운동량 또는 혈당 등을 측정하는 어플리케이션) 또는 환경 정보 어플리케이션(예: 기압, 습도 또는 온도 정보 등을 제공하는 어플리케이션) 등을 포함할 수 있다. 추가적으로 또는 대체적으로, 어플리케이션(134)은 전자 장치(10)와 외부 전자 장치(예: 전자 장치(104)) 사이의 정보 교환과 관련된 어플리케이션일 수 있다. 정보 교환과 관련된 어플리케이션은, 예를 들어, 외부 전자 장치에 특정 정보를 전달하기 위한 알림 전달(notification relay) 어플리케이션, 또는 외부 전자 장치를 관리하기 위한 장치 관리(device management) 어플리케이션을 포함할 수 있다.
예를 들면, 알림 전달 어플리케이션은 전자 장치(10)의 다른 어플리케이션(예: SMS/MMS 어플리케이션, 이메일 어플리케이션, 건강 관리 어플리케이션 또는 환경 정보 어플리케이션 등)에서 발생한 알림 정보를 외부 전자 장치(예: 전자 장치(104))로 전달하는 기능을 포함할 수 있다. 추가적으로 또는 대체적으로, 알림 전달 어플리케이션은, 예를 들면, 외부 전자 장치(예: 전자 장치(104))로부터 알림 정보를 수신하여 사용자에게 제공할 수 있다. 장치 관리 어플리케이션은, 예를 들면, 전자 장치(10)와 통신하는 외부 전자 장치(예: 전자 장치(104))의 적어도 일부에 대한 기능(예: 외부 전자 장치 자체(또는, 일부 구성 부품)의 활성화/비활성화 또는 디스플레이의 밝기(또는, 해상도) 조절), 상기 외부 전자 장치에서 동작하는 어플리케이션 또는 상기 외부 전자 장치에서 제공되는 서비스(예: 통화 서비스 또는 메시지 서비스)를 관리(예: 설치, 삭제 또는 업데이트)할 수 있다.
다양한 실시예에 따르면, 어플리케이션(134)은 외부 전자 장치(예: 전자 장치(104))의 속성(예: 전자 장치의 종류)에 따라 지정된 어플리케이션을 포함할 수 있다. 예를 들어, 외부 전자 장치가 MP3 플레이어인 경우, 어플리케이션(134)은 음악 재생과 관련된 어플리케이션을 포함할 수 있다. 유사하게, 외부 전자 장치가 모바일 의료기기인 경우, 어플리케이션(134)은 건강 관리와 관련된 어플리케이션을 포함할 수 있다. 한 실시예에 따르면, 어플리케이션(134)은 전자 장치(10)에 지정된 어플리케이션 또는 외부 전자 장치(예: 서버(106) 또는 전자 장치(104))로부터 수신된 어플리케이션 중 적어도 하나를 포함할 수 있다.
입출력 인터페이스(140)는, 입출력 장치(예: 센서, 키보드 또는 터치 스크린)를 통하여 사용자로부터 입력된 명령 또는 데이터를, 예를 들면, 버스(110)를 통해 프로세서(120), 메모리(130), 통신 인터페이스(160)에 전달할 수 있다. 예를 들면, 입출력 인터페이스(140)는 터치 스크린을 통하여 입력된 사용자의 터치에 대한 데이터를 프로세서(120)로 제공할 수 있다. 입출력 인터페이스(140)는, 예를 들면, 버스(110)를 통해 프로세서(120), 메모리(130), 통신 인터페이스(160)로부터 수신된 명령 또는 데이터를 입출력 장치(예: 스피커 또는 디스플레이)를 통하여 출력할 수 있다. 입출력 인터페이스(140)는 오디오 모듈을 포함할 수 있다.
디스플레이부(150)는 사용자에게 각종 정보(예: 멀티미디어 데이터 또는 텍스트 데이터 등)을 표시할 수 있다.
통신 인터페이스(160)는 전자 장치(10)와 외부 장치(예: 전자 장치(104) 또는 서버(106)) 간의 통신을 연결할 수 있다. 예를 들면, 통신 인터페이스(160)는 무선 통신 또는 유선 통신을 통해서 네트워크(162)에 연결되어 외부 장치와 통신할 수 있다. 무선 통신은, 예를 들어, Wifi(wireless fidelity), BT(Bluetooth), NFC(near field communication), GPS(global positioning system) 또는 셀룰러(cellular) 통신(예: LTE, LTE-A, CDMA, WCDMA, UMTS, WiBro 또는 GSM 등) 중 적어도 하나를 포함할 수 있다. 유선 통신은, 예를 들어, USB(universal serial bus), HDMI(high definition multimedia interface), RS-232(recommended standard 232) 또는 POTS(plain old telephone service) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 네트워크(162)는 통신 네트워크(telecommunications network)일 수 있다. 통신 네트워크는 컴퓨터 네트워크(computer network), 인터넷(internet), 사물 인터넷(internet of things) 또는 전화망(telephone network) 중 적어도 하나를 포함할 수 있다. 한 실시예에 따르면, 전자 장치(10)와 외부 장치 간의 통신을 위한 프로토콜(예: transport layer protocol, data link layer protocol 또는 physical layer protocol)은 어플리케이션(134), API(133), 미들웨어(132), 커널(131) 또는 통신 인터페이스(160) 중 적어도 하나에서 지원될 수 있다.
본 발명의 다양한 실시예에 따라, 제어부는 프로세서(120)와 프로세서(120)에 의해 요구되는 정보를 저장하기 위한 메모리(130)를 포함할 수 있다. 제어부는 중앙처리장치로서 전자 장치(10)의 전반적인 동작을 제어한다.
또한. 본 발명의 전자 장치에 구비된 배터리팩은 외부의 충전 장치를 통해 전력을 공급받아 충전된다. 예를 들어, 상기 전자 장치의 인쇄회로기판에 구비된 커넥터와 상기 외부의 충전 장치를 케이블에 의해 전기적으로 연결시킨다.
도 4는 본 발명의 다양한 실시예(' 제 1 실시예 ')에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성을 나타내는 평면도 이고, 도 5는 도 4의 A-A' 선단면도 이며, 도 6은 본 발명의 다양한 실시예에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)을 나타내는 사시도 이다.
도 4와 같이, 본 발명의 다양한 실시예에 따른 커패시터(200)는 상기 전자 장치(10; 도 1에 도시됨)에 구비되는 전자 부품을 실장하는 인쇄회로기판(PCB)에 내장될 수 있다. 즉, 상기 커패시터(200)는 전자 부품을 실장하는 회로 기판이라면 다양하게 적용될 수 있다. 예컨대, 상기 커패시터(200)는 연성회로기판(FPCB)에도 적용될 수 있다.
좀 더 구체적으로 도 4 내지 도 6을 참조하면, 상기 인쇄회로기판(201)에 내장되는 커패시터(200)(Capacitor)는 복수의 제 1, 2 도전층(210)(220) 및 복수의 유전체층(230)을 포함한다.
상기 제 1 도전층(210)들은 적층방향을 따라 배치되고, 후술하는 제 2 도전층(220)들의 사이에 배치됨과 동시에 상기 제 2 도전층(220)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 1 도전층(210)들을 전기적으로 연결시킬 수 있도록 복수의 제1 비아홀(211)이 형성될 수 있다.
상기 제 2 도전층(220)들은 적층방향을 따라 배치되고, 상기 제 1 도전층(210)들의 사이에 배치됨과 동시에 상기 제 1 도전층(210)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 2 도전층(220)들을 전기적으로 연결시킬 수 있도록 복수의 제 2 비아홀(221)이 형성될 수 있다
상기 유전체층(230)들은 상기 제 1, 2 도전층(210)(220)들을 전기적으로 연결되지 않도록 상기 제 1, 2 도전층(210)(220)들의 사이에 구비되어 있다.
이와 같이, 인쇄회로기판(201)의 내부에 복수의 제 1, 2 비아홀(211)(221)을 형성한 복수의 제 1, 2 도전층(210)(220)들을 서로 대향되도록 교대로 배치하여 커패시터(200)(Capacitor)를 구성함으로써, 커패시터(200)에 의해 전자 장치의 감전 전류 발생을 방지하여 사용자의 감전 사고를 방지 할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판(201)에 구비된 전자 부품(201a)의 파손을 방지함은 물론 인쇄회로기판(201)에 구비된 안테나부(201b)의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 향상시킬 수 있다.
또한, 상기 제 1, 2 도전층(210)(220)은 상부에는 상기 복수의 전자 부품(201a) 중 하나가 배치됨과 동시에 전기적으로 연결된다.
상기 전자 부품(201a)은 상기 전자 장치에 구비된 안테나부(201b)와 전기적으로 연결되는 안테나 클립(201a)으로 이루어질 수 있다. 상기 전자 부품(201a)은 안테나 클립(201a)으로 이루어지는 것을 예를 들어 설명하나 이에 한정되는 것은 아니다. 즉, 상기 전자 부품(201a)은 인쇄회로기판(201)에 구비되는 다른 전자 부품(201a)도 적용될 수 있다. 예컨데, 상기 전자 부품(201a)은 커넥터 및 스위치 장치등으로 이루어질 수 있다.
상기 안테나 클립(201a)은 씨클립(201a)(C-Clip), 판 스프링 및 포고 스프링 중 어느 하나로 이루어질 수 있다, 상기 안테나 클립(201a)은 상기 개시된 클립(201a)이외에 다른 클립(201a)도 적용될 수 있다.
상기 제 1, 2 도전층(210)(220)은 금속 재질로 이루어질 수 있다, 상기 제 1, 2 도전층(210)(220)은 금속재질을 예들 들어 설명하나 이에 한정되는 것을 아니다. 즉, 상기 제 1, 2 도전층(210)(220)은 금속재질이외에 전기적으로 도통되는 재질이라면, 다양하게 적용될 수 있다.
또한, 상기 제 1, 2 도전층(210)(220)들은 복수의 신호선 및 복수의 그라운드 중 어느 하나와 전기적으로 연결될 수 있다.
상기 제 1, 2 비아홀(211)(221)들은 상기 제 1, 2 도전층(210)(220)들의 둘레를 따라 형성되고, 상기 제 1, 2 비아홀(211)(221)들은 상기 제 1, 2 비아홀(211)(221)들의 사이에 형성된 각각의 공간(211a)(221a)들에 배치될 수 있다.
예들 들어, 앞서 언급한 도 6a 내지 도 6j와 같이, 상기 제 1, 2 도전층(210)(220)들을 적층방향으로 배치한다. 이때, 상기 제 1 도전층(210)의 둘레에는 복수의 제1 비아홀(211)들이 형성하고, 상기 제 1 바아홀(211)들의 사이에는 공간(211a)들이 형성되어 있으므로, 상기 제 1 바아홀(211)들의 공간(211a)에 상기 제 2 도전층(220)의 제 2 비아홀(221)들을 배치한다. 마찬가지로, 상기 제 2 도전층(220)의 둘레에는 복수의 제 2 비아홀(221)들이 형성되고, 상기 제 2 비아홀(221)들의 사이에는 공간(221a)들이 형성되어 있으므로, 상기 제 2 비아홀(221)들의 공간(221a)에 상기 제 1 도전층(210)의 제1 비아홀(211)들을 배치한다.
따라서, 상기 제 1 도전층(210)들은 상기 제1 비아홀(211)에 의해 상기 제 1 도전층(210)들만 전기적으로 연결되고, 또한 상기 제 2 도전층(220)들은 상기 제 2 비아홀(221)에 의해 상기 제 2 도전층(220)들만 전기적으로 연결된다.
이 상태에서, 앞서 언급한 도 6a 내지 도 6j 을 참조하여 커패시터(200)를 내장한 인쇄회로기판(201)의 제작 과장을 설명하면, 다음과 같다.
먼저, 도 6a와 같이, 그 양측면에 복수의 제1 비아홀(211)을 형성한 제 1 도전층(210)이 구비되고, 도 6b와 같이, 상기 제 1 도전층(210)의 상부에 적층방향으로 제 2 도전층(220)을 구비한다. 상기 제 2 도전층(220)의 양측면에는 복수의 제 2 비아홀(221)이 형성된다. 이때, 상기 제 2 비아홀(221)들은 상기 제 1 도전층(210)의 제1 비아홀(211)들의 사이에 형성된 공간(211a)들에 배치된다. 마찬가지로, 상기 제1 비아홀(211)들은 상기 제 2 비아홀(221)들의 사이에 형성된 공간(221a)들에 배치된다.
도 6c,d와 같이, 상기 제 2 도전층(220)의 상부에 다른 제 1 도전층(210)을 적층으로 배치하고, 다른 상기 제 1 도전층(210)의 상부에 다른 상기 제 2 도전층(220)을 배치한다.
이때, 상기 다른 제 2 도전층(220)은 상기 다른 제 1 도전층(210)과 서로 번갈아 교대로 배치된다. 즉, 제 1 도전층(210)의 상부에 제 2 도전층(220)을 적층으로 배치하며, 상기 제 2 도전층(220)의 상부에 다른 제 1 도전층(210)을 배치하고, 상기 다른 제 1 도전층(210)의 상부에 다른 제 2 도전층(220)의 적층방향으로 순차적으로 교대로 배치한다.
마찬가지로, 도 6e 내지 도 6j와 같이, 상기 다른 제 2 도전층(220)의 상부에 또 다른 상기 제 1 도전층(210)을 적층으로 배치하고, 상기 또 다른 제 1 도전층(210)의 상부에 또 다른 제 2 도전층(220)을 적층방향으로 배치한다. 따라서, 상기 제 1 도전층(210)들의 사이에 상기 제 2 도전층(220)들이 배치됨과 동시에 상기 제 1 도전층(210)들의 제1 비아홀(211)들은 상기 제 1 도전층(210)들을 전기적으로 연결시키고, 상기 제 2 도전층(220)들의 제 2 비아홀(221)들은 상기 제 2 도전층(220)들을 전기적으로 연결시킨다.
상기 제 1, 2 도전층(210)(220)들은 서로 번갈아 대향되도록 교대로 10층으로 배치될 수 있다. 또한, 상기 제 1, 2 도전층(210)(220)들은 10층 이하 또는 10층 이상으로도 배치될 수 있다.
상기 제 1, 2 도전층(210)(220)들의 각각의 사이에는 상기 제 1, 2 도전층(210)(220)들을 전기적으로 연결되는 것을 방지하기 위해 유전체층(230)이 구비된다.
즉, 상기 유전체층(230)들은 상기 제1 비아홀(211)들에 의해 상기 제 1 도전층(210)들만 전기적으로 연결시키고, 상기 제 2 비아홀(221)들에 의해 상기 제 2 도전층(220)들만 전기적으로 연결시킨다.
본 발명의 다양한 실시예에 따르면, 상기 인쇄회로기판(201)에 내장된 커패시터(200)의 동작 과장을 설명하면, 다음과 같다.
먼저, 도 7은 본 발명에 따른 커패시터(200)를 구성 중 제 1, 2 도전층(210)(220)들의 결합 상태를 나타내는 사시도 이고, 도 8은 본 발명의 다양한 실시예에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 결합 상태를 나타내는 측단면도 이다.
도 7 및 도 8과 같이, 상기 인쇄회로기판(201)내에 내장된 커패시터(200)의 상부에 안테나 클립(201a)을 설치한다. 이때, 상기 안테나 클립(201a)은 상기 커패시터(200)의 상부에 설치된 제 1 도전층(210)과 전기적으로 연결된다. 여기서, 상기 커패시터(200)의 상부에 제 2 도전층(220)이 배치되면, 상기 안테나 클립(201a)은 상기 제 2 도전층(220)과 전기적으로 연결된다.
본 실시예에세는 상기 안테나 클립(201a)이 상기 제 1, 2 도전층(210)(220)과 전기적으로 연결되는 실시예에 대해서 설명하기로 한다.
상기 안테나 클립(201a)은 상기 전자 장치에 구비된 안테나부(201b)와 전기적으로 연결된다.
즉, 상기 안테나 클립(201a)은 상기 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)과 전기적으로 연결된다. 이를 통하여 상기 제 1, 2 도전층(210)(220)들은 상기 제 1, 2 비아홀(211)(221)들에 의해 각각 연결된다.
상기 제 1, 2 비아홀(211)(221)들은 서로 인접하게 배치되고, 상기 제 1, 2 도전층(210)(220)들에 흐르는 전류의 크기를 줄일 수 있으며, 상기 제 1, 2 비아홀(211)(221)들은 전류에 의한 기생 인덕턴스(inductance)를 감소시킨다. 이에 따라 상기 인쇄회로기판(201) 및 상기 안테나 클립(201a)에 발생되는 정전기 방전(ESD)을 방지할 수 있다. 더불어, 상기 제 1, 2 도전층(210)(220)들은 인쇄회로기판(201)에 흐르는 전류의 크기를 줄임으로써, 감전 전류의 발생을 방지할 수 있다.
또한, 상기 제 1, 2 도전층(210)(220)들은 면적을 크게하고, 상기 제 1, 2 도전층(210)(220)들간의 간격을 가깝게 배치함과 동시에 서로 교대로 마주보게 배치함으로써, 인쇄회로기판(201)의 정정 용량(Capacitance)을 증대시킨다. 상기 제 1, 2 도전층(210)(220)들은 정정 용량을 증대시켜 안테나 클립(201a)에 필요한 전기 용량을 제공하고, 이로인해 안테나 클립(201a)은 안테나부(201b)의 작동을 향상시킬 수 있다. 이러한 상기 제 1, 2 도전층(210)(220)들은 안테나부(201b)의 RF 방사 특성을 향상시킬 수 있다.
본 실시예에는 무선 주파수(RF)에서 최적의 성능을 갖는 정정 용량(C)의 수학식 1은 아래와 같다.
Figure 112015016909836-pat00001
A는 면적(Area)을 나타내고, d는 거리(distance)를 나타낸다.
더불어, 본 발명에 따른 상기 커패시터(200)의 아래에는 인쇄회로기판(201)의 배선 및 그라운드 및 기구적 그라운드가 발생하지 않는다. 만약에 상기 커패시터(200)의 아래에는 인쇄회로기판의 배선 및 그라운드가 발생할 경우, 기생 인덕턴스(inductance)가 생성되고, 이로인해 RF 신호가 유실될 수 있다. 따라서, 상기 커패시터(200) 아래의 인쇄회로기판(201)에는 배선 및 그라운드가 없다.
앞서 언급한 도 8과 같이, 상기 각각의 유전체층(230)의 일면의 크기는 상기 각각의 유전체층(230)의 일면에 대향하도록 제 1, 2 도전층(210)(220)의 크기보다 크게 형성된다. 다시 말해, 상기 인쇄회로기판(201)을 제작시 상기 유전체층(230)을 적층으로 형성하고, 이러한 상기 유전체층(230)의 적어도 일부분에 복수의 상기 제 1, 2 도전층(210)(220)을 적층으로 배치한다.
여기서, 도 9는 본 발명에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)의 배치를 나타내는 평면도 이다.
도 9와 같이, 상기 제 1, 2 비아홀(211)(221)들은 상기 제 1, 2 비아홀(211)(221)들의 사이에 형성된 각각의 공간들에 배치함과 동시에 상기 제 1, 2 도전층(210)(220)의 양측면을 따라 배치함으로써, 기생 인덕턴스(inductance)를 줄일 수 있다.
즉, 상기 제 1, 2 비아홀(211)(221)들은 상기 제 1, 2 도전층(210)(220)의 양측면을 따라 배치되고, 이 상태에서, 상기 제 1, 2 도전층(210)(220)들은 적층으로 배치된다.
또한, 도 10은 본 발명에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)의 다른 배치 실시예를 나타내는 평면도 이다.
도 10과 같이, 상기 제1 비아홀(211)들은 상기 제 1 도전층(210)의 양측면을 따라 배치되고, 상기 제 2 비아홀(221)들은 상기 제 2 도전층(220)의 형상 둘레를 따라 배치된다.
즉, 상기 제 1, 2 비아홀(211)(221)들이 배치된 상기 제 1, 2 도전층(210)(220)들은 적층방향을 따라 서로 대향되도록 교대로 배치된다.
상기 제 1, 2 비아홀(211)(221)들은 전류에 의한 기생 인덕턴스(inductance)를 더욱 감소시키고, 정전기 방전(ESD)을 방지함은 물론 인쇄회로기판(201)에 흐르는 전류의 크기를 줄임으로써, 감전 전류의 발생을 방지할 수 있다.
또한, 도 11은 본 발명에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)의 또 다른 배치 실시예를 나타내는 평면도 이다.
도 11과 같이, 상기 제 1, 2 비아홀(211)(221)들은 상기 제 1 도전층(210)의 양측면을 따라 배치되고, 상기 제 2 비아홀(221)들은 상기 제 2 도전층(220)의 수직 및 수평을 따라 배치된다.
마찬가지로, 상기 제 1, 2 비아홀(211)(221)들 배치한 상기 제 1, 2 도전층(210)(220)들은 적층방향을 따라 서로 대향되도록 교대로 배치된다.
이러한 상기 제 1, 2 비아홀(211)(221)들은 전류에 의한 기생 인덕턴스(inductance)를 더욱 감소시킬 뿐만 아니라, 인쇄회로기판의 정전기 방전(ESD)을 방지함은 물론 감전 전류의 발생을 더욱 방지할 수 있다.
또한, 도 12는 본 발명에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)의 또 다른 배치 실시예를 나타내는 평면도 이다.
도 12와 같이, 상기 제 1, 2 도전층의 중심부에는 상기 제 1, 2 비아홀(211)(221)들이 배치된다.
즉, 상기 제 1, 2 비아홀들은 상기 제 1, 2 도전층의 양측면 사이의 중심부을 따라 일렬로 배치된다.
이렇게 상기 제 1, 2 비아홀(211)(221)들 배치한 상기 제 1, 2 도전층(210)(220)들은 적층방향을 따라 서로 대향되도록 교대로 배치된다.
이러한 상기 제 1, 2 비아홀(211)(221)들은 전류에 의한 기생 인덕턴스(inductance)를 더욱 감소시킬 뿐만 아니라, 인쇄회로기판의 정전기 방전(ESD)을 방지함은 물론 감전 전류의 발생을 더욱 방지할 수 있다.
또한, 도 13은 본 발명에 따른 커패시터(200)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 도전층(210)(220)의 제 1, 2 비아홀(211)(221)의 또 다른 배치 실시예를 나타내는 평면도 이다.
도 13과 같이, 상기 제 1, 2 도전층(210)(220)에는 가로방향 및 세로 방향으로 상기 제 1, 2 비아홀(211)(221)들이 배치된다.
즉, 상기 제 1 비아홀(211)들은 상기 제 1 도전층(210)의 가로 방향 및 세로 방향으로 교차되어 배치된다. 다시 말해, 상기 제 1 비아홀(211)들은 “ + “ 자 형상으로 배치된다.
마찬가지로, 상기 제 2 비아홀(221)들은 상기 제 2 도전층(220)의 가로 방향 및 세로 방향으로 교차되어 배치된다. 다시 말해, 상기 제 2 비아홀(211)들은 “ + “ 자 형상으로 배치된다.
본 실시예에서 상기 제 1, 2 비아홀(211)(221)들은 “ + “ 자 형상이외에 다른 형상으로도 배치될 수 있다. 예컨데, 상기 제 1, 2 비아홀(211)(221)들은 “ X ” 자 형상, “ V ” 자 형상등으로 배치될 수 있다.
이렇게 상기 제 1, 2 비아홀(211)(221)들 배치한 상기 제 1, 2 도전층(210)(220)들은 적층방향을 따라 서로 대향되도록 교대로 배치된다.
이러한 상기 제 1, 2 비아홀(211)(221)들은 전류에 의한 기생 인덕턴스(inductance)를 더욱 감소시킬 뿐만 아니라, 인쇄회로기판의 정전기 방전(ESD)을 방지함은 물론 감전 전류의 발생을 더욱 방지할 수 있다.
또한, 도 14a는 본 발명의 다양한 실시예(' 제 2 실시예 ')에 따른 커패시터를 내장한 인쇄회로기판(201)의 구성 중 제 1 도금부(311)를 나타내는 사시도 이고, 도 14b는 본 발명의 다른 다양한 실시예에 따른 커패시터를 내장한 인쇄회로기판(201)의 구성 중 제 2 도금부(321)를 나타내는 사시도 이다.
도 14a 및 도 14b를 참조하면, 상기 인쇄회로기판(201)에 내장되는 커패시터(Capacitor)(300)는 복수의 제 1, 2 도전층(310)(320) 및 복수의 유전체층(미도시 됨)을 포함한다.
상기 제 1 도전층(310)들은 적층방향을 따라 배치되고, 후술하는 제 2 도전층(320)들의 사이에 배치됨과 동시에 후술하는 상기 제 2 도전층(320)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 1 도전층(310)들의 측면에는 상기 제 1 도전층(310)들을 전기적으로 연결시킬 수 있도록 제 1 도금부(311)가 형성될 수 있다.
상기 제 2 도전층(320)들은 적층방향을 따라 배치되고, 상기 제 1 도전층(310)들의 사이에 배치됨과 동시에 상기 제 1 도전층(310)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 2 도전층(320)들의 측면에는 상기 제 2 도전층(320)들을 전기적으로 연결시킬 수 있도록 제 2 도금부(321)가 형성될 수 있다
상기 유전체층(미도시 됨)들은 상기 제 1, 2 도전층(310)(320)들을 전기적으로 연결되지 않도록 상기 제 1, 2 도전층(310)(320)들의 사이에 구비되어 있다.
이와 같이, 상기 인쇄회로기판(201)의 내부에 제 1, 2 도금부(311)(321)를 형성한 복수의 제 1, 2 도전층(310)(320)들을 서로 대향되도록 교대로 배치하여 커패시터(Capacitor)(300)를 구성하고, 상기 제 1, 2 도금부(311)(321)는 상기 제 1, 2 도전층(310)(320)들의 측면에 구성함으로써, 상기 제 1, 2 도전층(310)(320)들의 전기적 연결을 용이하게 하고, 커패시터(300)에 의해 전자 장치의 감전 전류 발생을 방지하여 사용자의 감전 사고를 방지 할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판(201)에 구비된 전자 부품(201a)의 파손을 방지함은 물론 인쇄회로기판(201)에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 향상시킬 수 있다.
상기 제 1, 2 도금부(311)(321)는 도금 영역을 형성하고, 금속 재질로 이루어질 수 있다.
또한, 상기 제 1, 2 도전층(310)(320)은 상부에는 상기 복수의 전자 부품(201a) 중 하나가 배치됨과 동시에 전기적으로 연결된다.
상기 전자 부품(201a; 도 8에 도시됨)은 상기 전자 장치(10; 도 1에 도시됨)에 구비된 안테나부(201b; 도 8에 도시됨)와 전기적으로 연결되는 안테나 클립으로 이루어질 수 있다. 상기 전자 부품(201a; 도 8에 도시됨)은 안테나 클립으로 이루어지는 것을 예를 들어 설명하나 이에 한정되는 것은 아니다. 즉, 상기 전자 부품(201a)은 인쇄회로기판(201; 도 4 및 도 8에 도시됨)에 구비되는 다른 전자 부품(201a)도 적용될 수 있다. 예컨데, 상기 전자 부품(201a)은 커넥터 및 스위치 장치등으로 이루어질 수 있다.
상기 제 1, 2 도전층(310)(320) 및 상기 제 1, 2 도금부(311)(321)는 금속 재질로 이루어질 수 있다, 상기 제 1, 2 도전층(310)(320) 및 상기 제 1, 2 도금부(311)(321)은 금속재질을 예들 들어 설명하나 이에 한정되는 것을 아니다. 즉, 상기 제 1, 2 도전층(310)(320) 및 상기 제 1, 2 도금부(311)(321)는 금속재질이외에 전기적으로 도통되는 재질이라면, 다양하게 적용될 수 있다.
또한, 상기 제 1, 2 도전층(310)(320)들 및 상기 제 1, 2 도금부(311)(321)는 복수의 신호선 및 복수의 그라운드 중 어느 하나와 전기적으로 연결될 수 있다.
앞서 언급한 도 14a 및 도 14b을 참조하여 커패시터(200)를 내장한 인쇄회로기판의 제작 과장을 설명하면, 다음과 같다.
먼저, 도 14a와 같이, 그 측면에 제 1 도금부(311)를 형성한 제 1 도전층(310)이 구비되고, 도 12b와 같이, 그 측면에 제 2 도금부(321)를 형성한 상기 제 2 도전층(320)을 구비한다.
도 14a, b와 같이, 상기 제 2 도전층(320)의 상부에 상기 제 1 도전층(310)을 적층으로 배치하고, 다른 상기 제 1 도전층(310)의 상부에 다른 상기 제 2 도전층(320)을 배치한다.
이때, 상기 다른 제 2 도전층(320)은 상기 다른 제 1 도전층(310)과 서로 번갈아 대향되도록 교대로 배치된다. 즉, 상기 제 1 도전층(310)의 상부에 제 2 도전층(320)을 적층으로 배치하며, 상기 제 2 도전층(320)의 상부에 다른 제 1 도전층(310)을 배치하고, 상기 다른 제 1 도전층(310)의 상부에 다른 제 2 도전층(320)의 적층방향으로 순차적으로 교대로 배치한다.
상기 다른 제 2 도전층(320)의 상부에 또 다른 상기 제 1 도전층(310)을 적층으로 배치하고, 상기 또 다른 제 1 도전층(310)의 상부에 또 다른 제 2 도전층(320)을 적층방향으로 배치한다. 따라서, 상기 제 1 도전층(310)들의 사이에 상기 제 2 도전층(320)들 배치함과 동시에 상기 제 1 도전층(310)들의 측면에 형성된 제 1 도금부(311)는 상기 제 1 도전층(310)들을 전기적으로 연결시키고, 상기 제 2 도전층(320)들의 측면에 형성된 제 2 도금부(321)는 상기 제 2 도전층(320)들을 전기적으로 연결시킨다.
상기 제 1, 2 도전층(310)(320)들은 서로 번갈아 가면서 대향되도록 교대로 10층으로 배치될 수 있다. 또한, 상기 제 1, 2 도전층(310)(320)들은 10층 이하 또는 10층 이상으로도 배치될 수 있다.
상기 제 1, 2 도전층(310)(320)들의 각각의 사이에는 상기 제 1, 2 도전층(310)(320)들을 전기적으로 연결되는 것을 방지하기 위해 유전체층(미도시 됨)이 구비된다.
즉, 상기 유전체층(미도시 됨)들은 상기 제 1 도금부(311)에 의해 상기 제 1 도전층(310)들만 전기적으로 연결시키고, 상기 제 2 도금부(321)에 의해 상기 제 2 도전층(320)들만 전기적으로 연결시킨다.
본 발명의 다양한 실시예에 따르면, 상기 인쇄회로기판에 내장된 커패시터(300)의 동작 과장을 설명하면, 다음과 같다.
상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨)내에 내장된 커패시터(300)의 상부에 안테나 클립(201a; 도 8에 도시됨)을 설치한다. 이때, 상기 안테나 클립(201a)은 상기 커패시터(300; 도 12a,b에 도시됨)의 상부에 설치된 제 1 도전층(310)과 전기적으로 연결된다. 여기서, 상기 커패시터(300)의 상부에 제 2 도전층(320)이 배치되면, 상기 안테나 클립(201a)은 상기 제 2 도전층(320)과 전기적으로 연결된다.
본 실시예에서는 상기 안테나 클립이 상기 제 1, 2 도전층(310)(320)과 전기적으로 연결되는 실시예에 대해서 설명하기로 한다.
상기 안테나 클립(201a; 도 8에 도시됨)은 상기 전자 장치(10; 도 1에 도시됨)에 구비된 안테나부(201b; 도 8에 도시됨)와 전기적으로 연결된다.
즉, 상기 안테나 클립은 상기 제 1, 2 도전층(310)(320)의 제 1, 2 도금부(311)(321)와 전기적으로 연결된다. 이를 통하여 상기 제 1, 2 도전층(310)(320)들은 상기 제 1, 2 도금부(311)(321)들에 의해 각각 연결된다.
상기 제 1, 2 도금부(311)(321)들은 상기 제 1, 2 도전층(310)(320)들에 흐르는 전류의 크기를 줄일 수 있으며, 상기 제 1, 2 도금부(311)(321)들은 전류에 의한 기생 인덕턴스(inductance)를 감소시킨다. 이에 따라 상기 인쇄회로기판(201) 및 상기 안테나 클립에 발생되는 정전기 방전(ESD)을 방지할 수 있다. 더불어, 상기 제 1, 2 도전층(310)(320)들은 인쇄회로기판(201)에 흐르는 전류의 크기를 줄임으로써, 감전 전류의 발생을 방지할 수 있다.
또한, 상기 제 1, 2 도전층(310)(320)들은 면적을 크게하고, 상기 제 1, 2 도전층(310)(320)들간의 간격을 가깝게 배치함과 동시에 서로 교대로 마주보게 배치함으로써, 인쇄회로기판(201)의 정정 용량(Capacitance)을 증대시킨다. 상기 제 1, 2 도전층(310)(320)들은 정정 용량을 증대시켜 안테나 클립에 필요한 전기 용량을 제공하고, 이로인해 안테나 클립(201b; 도 4 및 도 8에 도시됨)을 안테나부(201; 도 4 및 도 8에 도시됨)의 작동을 향상시킬 수 있다. 이러한 상기 제 1, 2 도전층(310)(320)들은 상기 안테나부의 RF 방사 특성을 향상시킬 수 있다.
도 15a는 본 발명의 또 다른 다양한 실시예(' 제 3 실시예 ')에 따른 커패시터(400)를 내장한 인쇄회로기판(201)의 구성 중 제 1, 2 비아홀(411)(412)을 나타내는 사시도 이고, 도 15b는 본 발명의 또 다른 다양한 실시예에 따른 커패시터(400)를 내장한 인쇄회로기판(201)의 구성 중 도금부(412)를 나타내는 사시도 이다.
도 15a 및 도 15b를 참조하면, 상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨)에 내장되는 커패시터(400)(Capacitor)는 복수의 제 1, 2 도전층(410)(420) 및 복수의 유전체층(미도시 됨)을 포함한다.
상기 제 1 도전층(410)들은 적층방향을 따라 배치되고, 후술하는 제 2 도전층(420)들의 사이에 배치됨과 동시에 상기 제 2 도전층(420)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 1 도전층(410)들의 일측에는 상기 제 1 도전층(410)들을 전기적으로 연결시킬 수 있도록 복수의 제 1 비아홀(411)이 형성되고, 상기 제 1 도전층(410)의 타일측에는 상기 제 1 도전층(410)들을 전기적으로 연결시킬 수 있도록 도금부(412)가 형성되어 있다.
상기 제 2 도전층(420)들은 적층방향을 따라 배치되고, 상기 제 1 도전층(410)들의 사이에 배치됨과 동시에 상기 제 1 도전층(410)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 상기 제 2 도전층(420)의 일측에는 상기 제 2 도전층(420)들을 전기적으로 연결시킬 수 있도록 복수의 제 2 비아홀(421)이 형성될 수 있다
상기 유전체층(미도시 됨)들은 상기 제 1, 2 도전층(410)(420)들을 전기적으로 연결되지 않도록 상기 제 1, 2 도전층(410)(420)들의 사이에 구비되어 있다.
이와 같이, 인쇄회로기판(201; 도 4 및 도 8에 도시됨))의 내부에 복수의 제 1, 2 도전층(410)(420)들을 서로 대향되도록 교대로 배치하여 커패시터(400)(Capacitor)를 구성하고, 상기 제 1 도전층(410)의 일측에는 복수의 제 1 비아홀(411)이 형성되고, 상기 제 1 도전층(410)의 타일측에는 도금부(412)가 형성되며, 상기 제 2 도전층(420)의 일측에는 복수의 제 2 비아홀(421)이 형성함으로써, 상기 제 1, 2 도전층(410)(420)의 전기적 연결을 더욱 향상시키고, 커패시터(400)에 의해 전자 장치의 감전 전류 발생을 방지하여 사용자의 감전 사고를 방지 할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판(201)에 구비된 전자 부품(201a)의 파손을 방지함음 물론 인쇄회로기판(201)에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 향상시킬 수 있다.
상기 제 1, 2 도전층(410)(420)들 및 상기 도금부(412)는 금속 재질로 이루어질 수 있다, 상기 제 1, 2 도전층(410)(420)들 및 상기 도금부(412)는 금속 재질을 예들 들어 설명하나 이에 한정되는 것을 아니다. 즉, 상기 제 1, 2 도전층(410)(420)들 및 상기 도금부(412)는 금속재질이외에 전기적으로 도통되는 재질이라면, 다양하게 적용될 수 있다.
또한, 상기 제 1, 2 도전층(410)(420)들 및 상기 도금부(412)는 복수의 신호선(202; 도 4 및 도 5에 도시됨) 및 복수의 그라운드 중 어느 하나와 전기적으로 연결될 수 있다.
상기 제 1, 2 비아홀(411)(421)들은 상기 제 1, 2 도전층(410)(420)들의 일측면을 따라 형성되고, 상기 제 1, 2 비아홀(411)(421)들은 상기 제 1, 2 비아홀(411)(421)들의 사이에 형성된 각각의 공간들에 배치될 수 있다.
예들 들어, 앞서 언급한 도 13a 내지 도 13b와 같이, 상기 제 1, 2 도전층(410)(420)들을 적층방향으로 배치한다. 이때, 상기 제 1 도전층(410)의 일측에는 복수의 제 1 비아홀(411)들이 형성되고, 상기 제 1 바이홀들의 사이에는 공간들이 형성되어 있으므로, 상기 제 1 바이홀(411)들의 공간에 상기 제 2 도전층(420)의 일측에 형성된 제 2 비아홀(421)들을 배치한다. 마찬가지로, 상기 제 2 도전층(420)의 상기 제 2 비아홀(421)들의 사이에는 공간들이 형성되어 있으므로, 상기 제 2 비아홀(421)들의 공간에 상기 제 1 도전층(410)의 제 1 비아홀(411)들을 배치한다. 또한, 상기 제 1 도전층(410)의 타일측에는 도금부(412)를 형성한다.
따라서, 상기 제 1 도전층(410)들은 상기 제 1 비아홀(411)들 및 도금부(412)에 의해 상기 제 1 도전층(410)들만 전기적으로 연결되고, 또한 상기 제 2 도전층(420)들은 상기 제 2 비아홀(421)들에 의해 상기 제 2 도전층(420)들만 전기적으로 연결된다.
이 상태에서, 앞서 언급한 도 15a 및 도 15b 을 참조하여 커패시터(400)를 내장한 인쇄회로기판(201)의 동작 과장을 설명하면, 다음과 같다.
먼저, 도 15a와 같이, 그 양측면에 복수의 제 1 비아홀(411) 및 도금부(412)를 형성한 제 1 도전층(410)이 구비되고, 도 13b와 같이, 상기 제 1 도전층(410)의 상부에 적층방향으로 제 2 도전층(420)을 구비한다. 상기 제 2 도전층(420)의 일측면에는 복수의 제 2 비아홀(421)이 형성된다. 이때, 상기 제 2 비아홀(421)들은 상기 제 1 도전층(410)의 제 1 비아홀(411)들의 사이에 형성된 공간들에 배치된다. 마찬가지로, 상기 제 1 비아홀(411)들은 상기 제 2 비아홀(421)들의 사이에 형성된 공간들에 배치된다.
도 15a,b와 같이, 상기 제 2 도전층(420)의 상부에 다른 제 1 도전층(410)을 적층으로 배치하고, 다른 상기 제 1 도전층(410)의 상부에 다른 상기 제 2 도전층(420)을 배치한다.
이때, 상기 다른 제 2 도전층(420)은 상기 다른 제 1 도전층(410)과 서로 번갈아 대향되도록 교대로 배치된다. 즉, 제 1 도전층(410)의 상부에 제 2 도전층(420)을 적층으로 배치하고, 상기 제 2 도전층(420)의 상부에 다른 제 1 도전층(410)을 배치하고, 상기 다른 제 1 도전층(410)의 상부에 다른 제 2 도전층(420)의 적층방향으로 순차적으로 교대로 배치한다.
마찬가지로, 상기 다른 제 2 도전층(420)의 상부에 또 다른 상기 제 1 도전층(410)을 적층으로 배치하고, 상기 또 다른 제 1 도전층(410)의 상부에 또 다른 제 2 도전층(420)을 적층방향으로 배치한다. 따라서, 상기 제 1 도전층(410)들의 사이에 상기 제 2 도전층(420)들 배치함과 동시에 상기 제 1 도전층(410)들의 양측면에 형성된 제 1 비아홀(411)들 및 도금부(412)는 상기 제 1 도전층(410)들을 전기적으로 연결시키고, 상기 제 2 도전층(420)들의 제 2 비아홀(421)들은 상기 제 2 도전층(420)들을 전기적으로 연결시킨다.
상기 제 1, 2 도전층(410)(420)들은 서로 번갈아 대향되도록 교대로 10층으로 배치될 수 있다. 또한, 상기 제 1, 2 도전층(410)(420)들은 10층 이하 또는 10층 이상으로도 배치될 수 있다.
상기 제 1, 2 도전층(410)(420)들의 각각의 사이에는 상기 제 1, 2 도전층(410)(420)들을 전기적으로 연결되는 것을 방지하기 위해 유전체층(미도시 됨)이 구비된다.
즉, 상기 유전체층(미도시 됨)들은 상기 제 1 비아홀(411)들 및 상기 도금부(412)에 의해 상기 제 1 도전층(410)들만 전기적으로 연결시키고, 상기 제 2 비아홀(421)들에 의해 상기 제 2 도전층(420)들만 전기적으로 연결시킨다.
상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨)내에 내장된 커패시터(400)의 상부에 안테나 클립(201a; 도 4 및 도 8에 도시됨)을 설치한다. 이때, 상기 안테나 클립은 상기 커패시터(400)의 상부에 설치된 제 1 도전층(410)과 전기적으로 연결된다. 여기서, 상기 커패시터(400)의 상부에 제 2 도전층(420)이 배치되면, 상기 안테나 클립은 상기 제 2 도전층(420)과 전기적으로 연결된다.
본 실시예에서는 상기 안테나 클립(201a; 도 4 및 도 8에 도시됨)이 상기 제 1, 2 도전층(410)(420)과 전기적으로 연결되는 실시예에 대해서 설명하기로 한다.
상기 안테나 클립(201a; 도 4 및 도 8에 도시됨)은 상기 전자 장치(10; 도 1에 도시됨)에 구비된 안테나부(201b; 도 4 및 도 8에 도시됨)와 전기적으로 연결된다.
즉, 상기 안테나 클립(201b; 도 4 및 도 8에 도시됨)은 상기 제 1 도전층(410)의 양측면에 형성된 제 1 비아홀(411) 및 도금부(412)에 의해 전기적으로 연결되고, 상기 제 2 도전층(420)의 일측면에 형성된 제 2 비아홀(421)에 의해 전기적으로 연결된다.
상기 제 1, 2 비아홀(411)(421)들 및 상기 도금부(412)는 서로 인접하게 배치되고, 상기 제 1, 2 도전층(410)(420)들에 흐르는 전류의 크기를 줄일 수 있으며, 상기 제 1, 2 비아홀(411)(421)들 및 상기 도금부(412)는 전류에 의한 기생 인덕턴스(inductance)를 감소시킨다. 이에 따라 상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨) 및 상기 안테나 클립(201a; 도 4 및 도 8에 도시됨)에 발생되는 정전기 방전(ESD)을 방지할 수 있다. 더불어, 상기 제 1, 2 도전층(410)(420)들은 인쇄회로기판(201; 도 4 및 도 8에 도시됨)에 흐르는 전류의 크기를 줄임으로써, 감전 전류의 발생을 방지할 수 있다.
또한, 상기 제 1, 2 도전층(410)(420)들은 면적을 크게하고, 상기 제 1, 2 도전층(410)(420)들간의 간격을 가깝게 배치함과 동시에 서로 교대로 마주보게 배치함으로써, 인쇄회로기판(201)의 정정 용량(Capacitance)을 증대시킨다. 상기 제 1, 2 도전층(410)(420)들은 정정 용량을 증대시켜 안테나 클립에 필요한 전기 용량을 제공하고, 이로인해 안테나 클립(201b; 도 4 및 도 8에 도시됨)을 안테나부(201; 도 4 및 도 8에 도시됨)의 작동을 향상시킬 수 있다. 이러한 상기 제 1, 2 도전층(410)(420)들은 상기 안테나부의 RF 방사 특성을 향상시킬 수 있다.
도 16a는 본 발명의 또 다른 다양한 실시예(' 제 4 실시예 ')에 따른 커패시터(500)를 내장한 인쇄회로기판의 구성 중 제 1 비아홀(511) 및 도금부(512)를 나타내는 사시도 이고, 도 16b는 본 발명의 또 다른 다양한 실시예에 따른 커패시터(500)를 내장한 인쇄회로기판의 구성 중 제 1, 2 비아홀(511)(521) 및 도금부(512)를 나타내는 사시도 이며, 도 16c는 본 발명의 또 다른 다양한 실시예에 따른 커패시터(500)를 내장한 인쇄회로기판의 구성 중 제 2 비아홀(521) 및 도금부(512)를 나타내는 측단면도 이다.
도 16a 및 도 16b를 참조하면, 상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨)에 내장되는 커패시(Capacitor)는 복수의 제 1, 2 도전층(510)(520) 및 복수의 유전체층(미도시 됨)을 포함한다.
상기 제 1 도전층(510)들은 적층방향을 따라 배치되고, 후술하는 제 2 도전층(520)들의 사이에 배치됨과 동시에 상기 제 2 도전층(520)들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 2 도전층(520)들의 사이에 연속적으로 배치될 수 있다. 상기 제 1 도전층(510)들의 일측에는 상기 제 1 도전층(510)들을 전기적으로 연결시킬 수 있도록 복수의 제 1 비아홀(511)이 형성되고, 상기 제 1 도전층(510)의 타일측에는 상기 제 1 도전층(510)들을 전기적으로 연결시킬 수 있도록 도금부(512)가 형성되어 있다.
상기 제 2 도전층(520)들은 적층방향을 따라 배치되고, 상기 제 1 도전층(510)들의 사이에 배치됨과 동시에 상기 제 1 도전층(510)들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 1 도전층(510)들의 사이에 연속적으로 배치될 수 있다. 상기 제 2 도전층(520)의 일측에는 상기 제 2 도전층(520)들을 전기적으로 연결시킬 수 있도록 복수의 제 2 비아홀(521)이 형성될 수 있다
상기 유전체층(미도시 됨)들은 상기 제 1, 2 도전층(510)(520)들을 전기적으로 연결되지 않도록 상기 제 1, 2 도전층(510)(520)들의 사이에 구비되어 있다.
이와 같이, 상기 제 1 도전층(510)은 상기 제 2 도전층(520)들과 서로 번갈아 가면서 교대로 배치될 수 있다. 또한, 상기 제 2 도전층(520)들의 사이에는 상기 제 1 도전층(510)의 상부 또는 하부에 연속으로 또 다른 상기 제 1 도전층(510)을 배치시킬 수 있다.
마찬가지로, 상기 제 2 도전층(520)은 상기 제 1 도전층(510)들과 서로 번갈아 가면서 교대로 배치시킬 수 있을 뿐만 아니라, 상기 제 1 도전층(510)들의 사이에는 상기 제 2 도전층(520)의 상부 또는 하부에 연속으로 또 다른 상기 제 2 도전층(520)을 배치시킬 수 있다.
이렇게 배치된 제 1, 2 도전층(510)(520)들 및 유전체층을 인쇄회로기판(201; 도 4 및 도 8에 도시됨)의 내부에 구성함으로써, 상기 제 1, 2 도전층(510)(520)의 전기적 연결을 더욱 향상시키고, 커패시터(500)에 의해 전자 장치의 감전 전류 발생을 방지하여 사용자의 감전 사고를 방지 할 뿐만 아니라, 정전기 방전(ESD)의 발생을 차단하여 인쇄회로기판(201)에 구비된 전자 부품(201a)의 파손을 방지함은 물론 인쇄회로기판(201)에 구비된 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 향상시킬 수 있다.
상기 제 1, 2 도전층(510)(520)들 및 상기 도금부(512)는 금속 재질로 이루어질 수 있다, 상기 제 1, 2 도전층(510)(520)들 및 상기 도금부(512)는 금속 재질을 예들 들어 설명하나 이에 한정되는 것을 아니다. 즉, 상기 제 1, 2 도전층(510)(520)들 및 상기 도금부(512)는 금속재질이외에 전기적으로 도통되는 재질이라면, 다양하게 적용될 수 있다.
또한, 상기 제 1, 2 도전층(510)(520)들 및 상기 도금부(512)는 복수의 신호선(202; 도 4 및 도 5에 도시됨) 및 복수의 그라운드 중 어느 하나와 전기적으로 연결될 수 있다.
상기 제 1, 2 비아홀(511)(521)들은 상기 제 1, 2 도전층(510)(520)들의 일측면을 따라 형성되고, 상기 제 1, 2 비아홀(511)(521)들은 상기 제 1, 2 비아홀(511)(521)들의 사이에 형성된 각각의 공간들에 배치될 수 있다.
예들 들어, 앞서 언급한 도 16a 내지 도 16c와 같이, 상기 제 1, 2 도전층(510)(520)들을 적층방향으로 배치한다. 이때, 상기 제 1 도전층(510)의 일측에는 복수의 제 1 비아홀(511)들이 형성되고, 상기 제 1 바이홀(511)들의 사이에는 공간들이 형성되어 있으므로, 상기 제 1 바이홀(511)들의 공간에 상기 제 2 도전층(520)의 일측에 형성된 제 2 비아홀(521)들을 배치한다. 또한, 상기 제 2 도전층(520)의 상기 제 2 비아홀(521)들의 사이에는 공간들이 형성되어 있으므로, 상기 제 2 비아홀(521)들의 공간에 상기 제 1 도전층(510)의 제 1 비아홀(511)들을 배치한다. 또한, 상기 제 1 도전층(510)의 타일측에는 도금부(512)를 형성한다.
따라서, 상기 제 1 도전층(510)들은 상기 제 1 비아홀(511)들 및 도금부(512)에 의해 상기 제 1 도전층(510)들만 전기적으로 연결되고, 또한 상기 제 2 도전층(520)들은 상기 제 2 비아홀(521)들에 의해 상기 제 2 도전층(520)들만 전기적으로 연결된다.
이 상태에서, 앞서 언급한 도 16a 내지 도 16c 을 참조하여 커패시터(500)를 내장한 인쇄회로기판의 제작 과장을 설명하면, 다음과 같다.
먼저, 도 16c와 같이, 그 양측면에 복수의 제 1 비아홀(511) 및 도금부(512)를 형성한 제 1 도전층(510)이 구비되고, 도 16b와 같이, 상기 제 1 도전층(510)의 상부에 적층방향으로 제 2 도전층(520)을 구비한다. 상기 제 2 도전층(520)의 일측면에는 복수의 제 2 비아홀(521)이 형성되고, 상기 제 2 도전층(520)의 상부에 다른 제 2 도전층(520)을 연속으로 배치한다. 상기 제 2 비아홀(521)들은 상기 제 1 도전층(510)의 제 1 비아홀(511)들의 사이에 형성된 공간들에 배치된다. 마찬가지로, 상기 제 1 비아홀(511)들은 상기 제 2 비아홀(521)들의 사이에 형성된 공간들에 배치된다.
도 16a, b, c와 같이, 상기 제 2 도전층(520)의 상부에 적층으로 다른 상기 제 2 도전층(520)을 연속으로 배치하고, 상기 다른 제 2 도전층(520)의 상부에 다른 제 1 도전층(510)을 적층으로 배치하고, 다른 상기 제 1 도전층(510)의 상부에 다른 상기 제 2 도전층(520)을 배치한다.
또한, 도 16a, b와 같이, 상기 제 1 도전층(510)의 상부에 적층으로 다른 상기 제 1 도전층(510)을 연속으로 배치하고, 상기 다른 제 1 도전층(510)의 상부에 다른 제 2 도전층(520)을 적층으로 배치하고, 다른 상기 제 2 도전층(520)의 상부에 다른 상기 제 1 도전층(510)을 배치한다. 이때, 상기 다른 제 2 도전층(520)은 상기 다른 제 1 도전층(510)과 서로 번갈아 대향되도록 교대로 배치된다. 즉, 제 1 도전층(510)의 상부에 제 2 도전층(520)을 적층으로 배치하고, 상기 제 2 도전층(520)의 상부에 다른 제 1 도전층(510)을 배치하고, 상기 다른 제 1 도전층(510)의 상부에 다른 제 2 도전층(520)의 적층방향으로 순차적으로 교대로 배치한다.
마찬가지로, 상기 다른 제 2 도전층(520)의 상부에 또 다른 상기 제 1 도전층(510)을 적층으로 배치하고, 상기 또 다른 제 1 도전층(510)의 상부에 또 다른 제 2 도전층(520)을 적층방향으로 배치한다. 따라서, 상기 제 1 도전층(510)들의 사이에 상기 제 2 도전층(520)들 배치함과 동시에 상기 제 1 도전층(510)들의 양측면에 형성된 제 1 비아홀(511)들 및 도금부(512)는 상기 제 1 도전층(510)들을 전기적으로 연결시키고, 상기 제 2 도전층(520)들의 제 2 비아홀(521)들은 상기 제 2 도전층(520)들을 전기적으로 연결시킨다.
상기 제 1, 2 도전층(510)(520)들은 서로 번갈아 대향되도록 교대로 10층으로 배치될 수 있다. 또한, 상기 제 1, 2 도전층(510)(520)들은 10층 이하 또는 10층 이상으로도 배치될 수 있다.
상기 제 1, 2 도전층(510)(520)들의 각각의 사이에는 상기 제 1, 2 도전층(510)(520)들을 전기적으로 연결되는 것을 방지하기 위해 유전체층(미도시 됨)이 구비된다.
즉, 상기 유전체층(미도시 됨)들은 상기 제 1 비아홀(511)들 및 상기 도금부(512)에 의해 상기 제 1 도전층(510)들만 전기적으로 연결시키고, 상기 제 2 비아홀(521)들에 의해 상기 제 2 도전층(520)들만 전기적으로 연결시킨다.
이와 같이, 상기 제 1 도전층(510)의 상부에는 다른 상기 제 1 도전층(510)을 연속적으로 동시에 배치될 수 있고, 상기 제 2 도전층(520)의 상부에는 다른 상기 제 2 도전층(520)을 연속적으로 동시에 배치될 수 있다.
또한, 상기 인쇄회로기판(201; 도 4 및 도 8에 도시됨)에 내장된 커패시터(500)의 동작 설명은 앞서 실시예에 따른 커패시터(200; 도 4에 도시됨)와 동작 설명 동일하여 생략한다.
본 발명의 다양한 실시예에 따르면, 도 17은 본 발명의 인쇄회로기판 내장형 커패시터(200)(300)(400)(500)와 기존의 방지용 캡(미도시 됨)과의 주파수 응답 특성을 나타낸 그래프 이다. 도 17에 도시된 바와 같이, 본 발명의 주파수 응답 특성 곡선은 종래의 방지용 캡의 곡선보다 0.5dB 이내로 개선됨을 나타낸다. 즉 본 발명의 내장형 커패시터(200)(300)(400)(500)는 인쇄회로기판의 정정 용량(Capacitance)을 증대시키고, 이로인해 주파수의 전달 특성이 우수하다.
따라서, 본 발명의 인쇄회로기판에 내장된 커패시터(200)(300)(400)는 기존의 인쇄회로기판의 외부에 설치된 방지용 캡(미도시 됨)보다 감전 전류 및 정전기 방전(ESD)의 발생을 방지할 수 있고, 안테나부의 RF 성능 열화 발생을 방지하여 RF 방사 특성을 더욱 향상시킬 수 있다.
이상에서 설명한 본 발명의 다양한 실시예의 커패시터를 내장한 인쇄회로기판은 전술한 실시 예 및 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전자 장치 : 10 커패시터 : 200, 300, 400, 500
인쇄회로기판 : 201 전자 부품 : 201a
제 1 도전층 : 210, 310, 410, 510 제 2 도전층 : 220, 320, 420, 520
제 1 비아홀 : 211, 411, 511 제 2 비아홀 : 221, 421, 521
유전체층 : 230 공간 : 211a, 220a
제 1, 2 도금부 : 311, 321 도금부 : 412, 512

Claims (30)

  1. 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
    복수의 제 1 도전층;
    복수의 제 2 도전층; 및
    상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함하고,
    상기 복수의 제1 도전층의 일측에는 상기 복수의 제1 도전층을 전기적으로 연결시키는 복수의 제1 비아홀이 형성되고, 타일측에는 도금부가 형성되며,
    상기 복수의 제2 도전층의 일측에는 상기 복수의 제2 도전층을 전기적으로 연결시키는 제2 비아홀이 형성되는 커패시터를 내장한 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 제 1, 2 도전층의 상부에는 상기 복수의 전자 부품 중 하나가 배치됨과 아울러 전기적으로 연결되는 커패시터를 내장한 인쇄회로기판.
  3. 제 2 항에 있어서, 상기 전자 부품은 전자 장치에 구비된 안테나부와 전기적으로 연결되는 안테나 클립으로 이루어지는 커패시터를 내장한 인쇄회로기판.
  4. 제 3 항에 있어서, 상기 안테나 클립은 씨클립(C-Clip), 판 스프링 및 포고 스프링 중 어느 하나로 이루어지는 커패시터를 내장한 인쇄회로기판.
  5. 제 1 항에 있어서, 상기 제 1, 2 도전층들은 금속 재질로 이루어지는 커패시터를 내장한 인쇄회로기판.
  6. 제 1 항에 있어서, 상기 제 1, 2 도전층들은 복수의 신호선 및 복수의 그라운드 중 어느 하나와 전기적으로 연결되는 커패시터를 내장한 인쇄회로기판.
  7. 삭제
  8. 제 1 항에 있어서, 상기 각각의 유전체층의 일면의 크기는 상기 각각의 유전체층의 일면에 대향하는 제 1, 2 도전층의 크기보다 크게 형성되는 커패시터를 내장한 인쇄회로기판.
  9. 제 1 항에 있어서, 상기 제 1, 2 비아홀들은 상기 제 1, 2 도전층의 양측면을 따라 배치되는 커패시터를 내장한 인쇄회로기판.
  10. 제 1 항에 있어서, 상기 제 1 비아홀들은 상기 제 1 도전층의 양측면을 따라 배치되고,
    상기 제 2 비아홀들은 상기 제 2 도전층의 형상 둘레를 따라 배치되는 커패시터를 내장한 인쇄회로기판.
  11. 제 1 항에 있어서, 상기 제 1 비아홀들은 상기 제 1 도전층의 양측면을 따라 배치되고,
    상기 제 2 비아홀들은 상기 제 2 도전층의 수직 및 수평을 따라 배치되는 커패시터를 내장한 인쇄회로기판.
  12. 제 1 항에 있어서, 상기 제 1, 2 비아홀들은 상기 제 1, 2 도전층의 중심부을 따라 배치되는 커패시터를 내장한 인쇄회로기판.
  13. 제 1 항에 있어서, 상기 제 1, 2 비아홀들은 상기 제 1, 2 도전층에 가로 방향 및 세로 방향으로 교차되도록 배치되는 커패시터를 내장한 인쇄회로기판.
  14. 제 13 항에 있어서, 상기 제 1, 2 비아홀들은 ' + ' 자형상으로 배치되는 커패시터를 내장한 인쇄회로기판.
  15. 제 1 항에 있어서, 상기 제 1, 2 비아홀들은 상기 제 1, 2 비아홀들의 사이에 형성된 각각의 공간들에 배치되는 커패시터를 내장한 인쇄회로기판.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 복수의 전자 부품들을 실장하고, 커패시터를 내장한 인쇄회로기판에 있어서,
    일측에 복수의 제 1 비아홀이 형성되고, 타일측에 도금부가 형성되는 복수의 제 1 도전층;
    일측에 복수의 제 2 비아홀이 형성되는 복수의 제 2 도전층; 및
    상기 제 1, 2 도전층들의 사이에 배치되는 복수의 유전체층을 포함하고,
    상기 제 1 도전층들은 상기 제 2 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 2 도전층들의 사이에 연속적으로 배치되며,
    상기 제 2 도전층들은 상기 제 1 도전층들과 서로 번갈아 가면서 교대로 배치되거나, 상기 제 1 도전층들의 사이에 연속적으로 배치되는 커패시터를 내장한 인쇄회로기판.
  26. 제 25 항에 있어서, 상기 제 1 비아홀들 및 상기 도금부는 상기 제 1 도전층들을 전기적으로 연결시키고,
    상기 제 2 비아홀들은 상기 제 2 도전층들을 전기적으로 연결시키는 커패시터를 내장한 인쇄회로기판.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020150024300A 2015-02-17 2015-02-17 인쇄회로기판 KR102324695B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150024300A KR102324695B1 (ko) 2015-02-17 2015-02-17 인쇄회로기판
US15/045,480 US10111321B2 (en) 2015-02-17 2016-02-17 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150024300A KR102324695B1 (ko) 2015-02-17 2015-02-17 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20160101537A KR20160101537A (ko) 2016-08-25
KR102324695B1 true KR102324695B1 (ko) 2021-11-10

Family

ID=56621707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150024300A KR102324695B1 (ko) 2015-02-17 2015-02-17 인쇄회로기판

Country Status (2)

Country Link
US (1) US10111321B2 (ko)
KR (1) KR102324695B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378584B1 (ko) * 2015-08-04 2022-03-25 삼성전자주식회사 전자 장치의 안테나
KR102454815B1 (ko) * 2018-02-21 2022-10-17 삼성전자주식회사 브라켓과 용량성 결합을 형성하고, 상기 브라켓에 배치된 복수의 회로 기판들의 접지부들과 전기적으로 연결된 도전성 부재를 포함하는 전자 장치
CN108765628B (zh) * 2018-05-04 2020-11-03 深圳佰维存储科技股份有限公司 一种黑匣子
KR20210095037A (ko) * 2018-12-21 2021-07-30 인텔 코포레이션 사물 인터넷을 위한 모듈형 시스템
FR3099632B1 (fr) * 2019-08-01 2022-12-30 Valeo Systemes De Controle Moteur Composant électronique comprenant au moins deux condensateurs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Ｅｓｄ保護機能内蔵基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940020440U (ko) 1993-02-01 1994-09-17 서남현 학습판
KR100567094B1 (ko) 2003-10-29 2006-03-31 삼성전기주식회사 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법
KR100512688B1 (ko) 2003-11-21 2005-09-07 대덕전자 주식회사 캐패시터 내장형 인쇄 회로 기판 제조 방법
CN101682989B (zh) * 2007-03-10 2016-10-26 新美亚通讯设备有限公司 用于制造电容叠层和电子互联平台的方法
US8072732B2 (en) * 2007-04-10 2011-12-06 Ngk Spark Plug Co., Ltd. Capacitor and wiring board including the capacitor
KR100882266B1 (ko) 2007-11-07 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판의 제조방법
KR100910457B1 (ko) * 2007-09-28 2009-08-04 삼성전기주식회사 내장형 박막 캐패시터
US20090128993A1 (en) * 2007-11-21 2009-05-21 Industrial Technology Reaserch Institute Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same
US8654539B2 (en) * 2009-12-15 2014-02-18 Ngk Spark Plug Co., Ltd. Capacitor-incorporated substrate and component-incorporated wiring substrate
KR101120939B1 (ko) * 2010-08-18 2012-03-05 주식회사 이엠따블유 내장형 안테나의 컨택트 구조
US8749438B2 (en) * 2010-09-29 2014-06-10 Qualcomm Incorporated Multiband antenna for a mobile device
KR101472628B1 (ko) 2012-07-02 2014-12-15 삼성전기주식회사 커패시터 내장형 기판
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
EP3100292A4 (en) * 2014-01-28 2017-10-11 Telefonaktiebolaget LM Ericsson (publ) Capacitor structure and capacitor using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009136535A1 (ja) * 2008-05-08 2009-11-12 株式会社 村田製作所 Ｅｓｄ保護機能内蔵基板

Also Published As

Publication number Publication date
KR20160101537A (ko) 2016-08-25
US20160242291A1 (en) 2016-08-18
US10111321B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
US9652073B2 (en) Antenna device and electronic device having the same
US10812636B2 (en) Electronic device with metal frame antenna
US10050332B2 (en) Antenna device and electronic device including the same
CN106410428B (zh) 天线设备和包括天线设备的电子设备
KR102350499B1 (ko) 전자장치용 전자기 쉴드 구조
US10075203B2 (en) Electronic device
US9590291B2 (en) Antenna apparatus and electronic device having the same
KR102324695B1 (ko) 인쇄회로기판
US10468750B2 (en) Antenna and electronic device including the same
KR102239820B1 (ko) 보호 커버
US20160054832A1 (en) Electronic device having touch area
US10034365B2 (en) Board anchoring device and electronic device including the same
KR20150108262A (ko) 쉴드 캔, 전자 장치 및 이의 제조 방법
US10206299B2 (en) Electric connection device and electronic device having the same
KR102343915B1 (ko) 전자 장치
KR102332095B1 (ko) 무선 충전 장치
EP2922077B1 (en) Input device for detecting an external input
US20160099516A1 (en) Electronic devices
US10490909B2 (en) Antenna device and electronic device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant