WO2009136535A1 - Ｅｓｄ保護機能内蔵基板 - Google Patents

Ｅｓｄ保護機能内蔵基板 Download PDF

Info

Publication number
WO2009136535A1
WO2009136535A1 PCT/JP2009/057700 JP2009057700W WO2009136535A1 WO 2009136535 A1 WO2009136535 A1 WO 2009136535A1 JP 2009057700 W JP2009057700 W JP 2009057700W WO 2009136535 A1 WO2009136535 A1 WO 2009136535A1
Authority
WO
WIPO (PCT)
Prior art keywords
esd protection
substrate
protection function
built
discharge
Prior art date
Application number
PCT/JP2009/057700
Other languages
English (en)
French (fr)
Inventor
野間　隆嗣
浦川　淳
Original Assignee
株式会社 村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 村田製作所 filed Critical 株式会社 村田製作所
Priority to EP09742660A priority Critical patent/EP2280458A4/en
Priority to CN2009801165672A priority patent/CN102017339B/zh
Priority to KR1020107023799A priority patent/KR101199681B1/ko
Priority to JP2010511038A priority patent/JP5093345B2/ja
Publication of WO2009136535A1 publication Critical patent/WO2009136535A1/ja
Priority to US12/915,119 priority patent/US8693157B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00—Overvoltage arresters using spark gaps
    • H01T4/08—Overvoltage arresters using spark gaps structurally associated with protected apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/026—Spark gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes

Definitions

  • the present invention relates to a substrate with an ESD protection function.
  • ESD Electro-Static Discharge
  • a charged conductive object such as a human body
  • another conductive object such as an electronic device
  • ESD causes problems such as damage and malfunction of electronic devices. In order to prevent this, it is necessary to prevent an excessive voltage generated during discharge from being applied to the circuit of the electronic device.
  • An ESD protection device is used for such an application, and is also called a surge absorbing element or a surge absorber.
  • the ESD protection device is disposed, for example, between the signal line of the circuit and the ground (ground).
  • An ESD protection device having a structure in which a pair of discharge electrodes are spaced apart from each other has a high resistance in a normal use state, and a signal does not flow to the ground side.
  • an excessive voltage for example, when static electricity is applied from an antenna such as a mobile phone, a discharge occurs between the discharge electrodes of the ESD protection device, and the static electricity can be guided to the ground side. Thereby, a voltage due to static electricity is not applied to a circuit subsequent to the ESD device, and the circuit can be protected.
  • the ESD protection device shown in the exploded perspective view of FIG. 18 and the cross-sectional view of FIG. 19 is a discharge electrode in which a cavity 5 is formed in a ceramic multilayer substrate 7 on which an insulating ceramic sheet 2 is laminated and is electrically connected to an external electrode 1.
  • 6 is disposed oppositely in the cavity 5, and the discharge gas is confined in the cavity 5.
  • a voltage causing dielectric breakdown is applied between the discharge electrodes 6, a discharge occurs between the discharge electrodes 6 in the cavity 5, and an excessive voltage is guided to the ground by the discharge, thereby protecting the subsequent circuit.
  • the present invention intends to provide a configuration in which the circuit can be easily miniaturized and the ESD protection function can be sufficiently exhibited.
  • the present invention provides an ESD protection function built-in substrate configured as follows.
  • the substrate with built-in ESD protection function includes (a) an insulating substrate containing at least one of a circuit element or a wiring pattern, (b) at least one cavity formed inside the insulating substrate, and (c) And having at least a pair of discharge electrodes electrically connected to the circuit element or the wiring pattern and having a facing portion disposed so that the tips thereof face each other with a space in the cavity portion. .
  • the ESD protection portion is formed by disposing the facing portion of the discharge electrode in the cavity formed inside the insulating substrate. That is, when a voltage exceeding a predetermined magnitude is applied between the discharge electrodes, the tips of the opposing portions of the discharge electrodes are short-circuited to function as an ESD protection unit.
  • the mounting area can be reduced by integrating the ESD protection unit and the insulating substrate, compared with the case where a separate and independent ESD protection device is used, and the circuit can be easily downsized. Further, the ESD protection function can be sufficiently exhibited by shortening the wiring distance.
  • the ESD protection function built-in substrate can be produced by integrating the ESD protection part and the insulating substrate without increasing the number of steps.
  • the insulating substrate includes a mixing unit.
  • the mixing portion is disposed in the vicinity of the surface where the discharge electrode is provided and at least adjacent to the facing portion of the discharge electrode and a portion between the facing portions.
  • the mixing unit includes a metal material and an insulating material constituting the insulating substrate.
  • a mixing portion is disposed between the facing portion of the discharge electrode and the insulating substrate. Since the mixing portion includes a metal material that is the same as or similar to the material of the discharge electrode and an insulating material that is the same or similar to the material of the insulating substrate, the thermal expansion coefficient of the mixing portion is that of the opposite portion of the discharge electrode. It can be set to an intermediate value between the thermal expansion coefficient and the thermal expansion coefficient of the insulating substrate. Thereby, the difference in the coefficient of thermal expansion between the facing portion of the discharge electrode and the insulating substrate can be alleviated at the mixing portion, and defects due to peeling of the discharge electrode and the secular change in characteristics can be reduced.
  • the discharge start voltage can be reduced by adjusting the amount and type of the metal material included in the mixing part. It can be set to a desired value. Thereby, the discharge start voltage can be set with higher accuracy than the case where the discharge start voltage is adjusted only by changing the interval between the facing portions of the discharge electrode.
  • the mixing portion is disposed adjacent to the facing portion and only between the facing portions.
  • the mixed portion containing the metal material is not disposed in the peripheral region other than the opposing portion of the discharge electrode and the region adjacent to the opposing portion, the electrical characteristics such as the dielectric constant of the insulating substrate in the peripheral region and the mechanical properties The strength is not lowered by the metal material in the mixing part.
  • the mixing portion when seen in a direction in which the facing portion of the discharge electrode and the mixing portion overlap each other, the mixing portion is in contact with the peripheral edge of the cavity and is formed only inside the peripheral edge.
  • the mixing portion is formed only immediately below the cavity portion, the variation in the interval between the opposing portions of the discharge electrode is reduced, and the discharge start voltage can be set with high accuracy.
  • the insulating substrate is a ceramic substrate.
  • the cavity and the discharge electrode are formed in the vicinity of the signal input portion of the insulating substrate.
  • the wiring distance from the signal input part of the insulating substrate to the ESD protection part can be shortened as much as possible to prevent the degradation of the ESD protection performance due to the influence of the wiring impedance.
  • the ESD protection part is placed between the signal input part of the insulating board and the circuit element formed inside the insulating board or the electronic component mounted on the insulating board, The ESD protection performance can be sufficiently exerted on the circuit elements formed inside the substrate and the electronic components mounted on the insulating substrate.
  • the circuit element or the wiring pattern constitutes a high frequency circuit.
  • the capacity of the ESD protection unit can be made very small, so that the ESD protection function can be sufficiently exerted on the high-frequency circuit.
  • the ESD protection function can be sufficiently exhibited for a high frequency circuit of 300 MHz to several GHz.
  • an IC is mounted on the insulating substrate or in the insulating substrate.
  • the mounted IC operates normally even at a high frequency because the capacity of the ESD protection unit is small. Further, as compared with the case where an independent ESD protection device is used, the distance between the ESD protection unit and the IC can be shortened, and the deterioration of the protection function due to the wiring impedance between the two can be reduced.
  • the substrate with built-in ESD protection function of the present invention is easy to downsize the circuit and can fully exhibit the ESD protection function.
  • FIG. 4 is a cross-sectional view taken along a line AA in FIG. 3.
  • Example 1 It is a perspective view of a substrate with built-in ESD protection function.
  • Example 2 It is an electric circuit diagram which shows the structure of a board
  • Example 2 It is a schematic diagram which shows the structure of a board
  • Example 3) It is an electric circuit diagram which shows the structure of a board
  • Example 3) It is a disassembled perspective view which shows the structure of a board
  • Example 4 It is an electric circuit diagram which shows the structure of a board
  • Example 4 It is a schematic diagram which shows the structure of a board
  • Example 5) It is an electric circuit diagram which shows the structure of a board
  • Example 5 It is a schematic diagram which shows the structure of a board
  • Example 6 It is sectional drawing which shows the structure of an ESD protection part.
  • (Modification 1) It is sectional drawing which shows the structure of an ESD protection part.
  • (Modification 2) It is sectional drawing which shows the structure of an ESD protection part.
  • (Modification 3) It is sectional drawing which shows the structure of an ESD protection part.
  • Modification 4) It is a disassembled perspective view of an ESD protection device.
  • Conventional example It is sectional drawing of an ESD protection device.
  • Conventional example It is sectional drawing of an ESD protection device.
  • Example 1 An ESD protection function-embedded substrate 10 of Example 1 will be described with reference to FIGS.
  • FIG. 1 is a schematic diagram schematically showing a cross-sectional structure of the substrate 10 with a built-in ESD protection function.
  • FIG. 2 is an electric circuit diagram showing a circuit configuration of the substrate 10 with built-in ESD protection function.
  • an ESD protection function built-in substrate 10 includes an inductor element 24 and a capacitor element 26, which are circuit elements, and wiring inside a ceramic multilayer substrate 12 in which a plurality of base material layers are laminated. A pattern 28 and an ESD protection part 30 are formed. On the lower surface 12 s of the ceramic multilayer substrate 12, external electrodes 20, 21, and 22 used for mounting the ESD protection function built-in substrate 10 on another circuit board or the like are formed.
  • the inductor element 24 is formed on the upper portion 12x of the ceramic multilayer substrate 12, and the capacitor element 26 is formed on the lower portion 12y of the ceramic multilayer substrate 12.
  • the inductor element 24 and the capacitor element 26 constitute a low pass filter. That is, the substrate 10 with an ESD protection function is a low-pass filter with an ESD protection function.
  • the wiring pattern 28 electrically connects the inductor element 24, the capacitor element 26, the ESD protection unit 30, and the external electrodes 20, 21, and 22.
  • an insulating substrate other than the ceramic multilayer substrate for example, a ceramic substrate having a single base layer or a substrate using a material other than ceramic such as a resin substrate may be used.
  • a ceramic multilayer substrate when a ceramic multilayer substrate is used, various substrates 10 with built-in ESD protection functions can be easily produced, which is practical.
  • the external electrodes 20 and 21 and the ESD protection part 30 are formed on both sides of a single base material layer, respectively, so as to be substantially opposed to each other. That is, the ESD protection unit 30 is formed in the vicinity of the external electrode 20 serving as an input terminal. As a result, the ESD voltage entering the inside of the substrate 10 with built-in ESD protection function can be blocked at the entrance.
  • the ESD protection unit 30 is connected between an external electrode 20 serving as an input terminal and an external electrode 21 serving as a ground terminal.
  • the ESD protection unit 30 is disposed downstream of the ESD protection unit 30, that is, on the side of the external electrode 22 serving as an output terminal.
  • a capacitor element 26 are connected to a low pass filter.
  • FIG. 3 is a cross-sectional view of the ESD protection unit 30.
  • 4 is a cross-sectional view taken along line AA of FIG.
  • the ESD protection unit 30 includes opposing portions 17 and 19 of the discharge electrodes 16 and 18 in a cavity 13 formed in the ceramic multilayer substrate 12. Yes. That is, the portions of the discharge electrodes 16 and 18 that are disposed in the cavity 13 (the portions that are exposed in the cavity 13) are the facing portions 17 and 19.
  • the opposed portions 17 and 19 of the discharge electrodes 16 and 18 have tips 17k and 19k opposed to each other, and a gap 15 is formed between the opposed portions 17 and 19 of the discharge electrodes 16 and 18.
  • the discharge electrodes 16 and 18 are electrically connected to the external electrodes 20 and 21 through the wiring pattern 28, respectively.
  • a voltage higher than a predetermined value is applied between the external electrodes 20 and 21, a discharge is generated between the facing portions 17 and 19 of the discharge electrodes 16 and 18.
  • the mixing part 14 is formed adjacent to the opposing parts 17 and 19 of the discharge electrodes 16 and 18 and the part 15 therebetween.
  • the mixing portion 14 is in contact with the facing portions 17 and 19 of the discharge electrodes 16 and 18 and the base material layer of the ceramic multilayer substrate 12.
  • the mixing unit 14 includes a particulate metal material 14k dispersed in a ceramic material base material.
  • the mixing portion 14 may be formed wider than the cavity portion 13. On the contrary, although not shown, it may be formed narrower than the cavity 13. For example, you may form only in a part of area
  • the mixing unit 14 may be disposed adjacent to at least the facing portions 17 and 19 of the discharge electrodes 16 and 18 and adjacent to a continuous portion between the facing portions 17 and 19. That is, it suffices that at least the opposing portions 17 and 19 of the discharge electrodes 16 and 18 are connected.
  • the ceramic material in the base material of the mixing unit 14 may be the same as or different from the ceramic material of the base material layer of the ceramic multilayer substrate 12. Matching with the ceramic multilayer substrate 12 is facilitated, and the types of materials used can be reduced.
  • the metal material 14k included in the mixing unit 14 may be the same as or different from the discharge electrodes 16 and 18, but if the same is used, the contraction behavior or the like is reduced. Therefore, it is easy to adjust to the material, and the types of materials used can be reduced.
  • the mixing portion 14 includes the metal material 14k and the ceramic material, the shrinkage behavior of the mixing portion 14 during firing is intermediate between the discharge electrodes 16 and 18 including the facing portions 17 and 19 and the base material layer of the ceramic multilayer substrate 12. It can be made to become the state of. As a result, the difference in shrinkage behavior during firing between the facing portions 17 and 19 of the discharge electrodes 16 and 18 and the base material layer of the ceramic multilayer substrate 12 can be reduced by the mixing portion 14. As a result, it is possible to reduce defects and characteristic variations due to peeling of the facing portions 17 and 19 of the discharge electrodes 16 and 18. In addition, since the variation of the interval 15 between the facing portions 17 and 19 of the discharge electrodes 16 and 18 is reduced, the variation in characteristics such as the discharge start voltage can be reduced.
  • the thermal expansion coefficient of the mixing unit 14 can be set to an intermediate value between the discharge electrodes 16 and 18 and the base material layer of the ceramic multilayer substrate 12. Thereby, the difference in thermal expansion coefficient between the facing portions 17 and 19 of the discharge electrodes 16 and 18 and the base material layer of the ceramic multilayer substrate 12 can be reduced by the mixing portion 14. As a result, it is possible to reduce defects due to peeling of the facing portions 17 and 19 of the discharge electrodes 16 and 18 and changes over time in characteristics.
  • the discharge start voltage can be set to a desired value by adjusting the amount and type of the metal material 14k included in the mixing unit 14. Thereby, the discharge start voltage can be set with higher accuracy than the case where the discharge start voltage is adjusted only by the interval 15 between the facing portions 17 and 19 of the discharge electrodes 16 and 18.
  • the ceramic material a material having a composition centered on Ba, Al, and Si was used. Each material was prepared and mixed so as to have a predetermined composition, and calcined at 800 to 1000 ° C. The obtained calcined powder was pulverized with a zirconia ball mill for 12 hours to obtain a ceramic powder. To this ceramic powder, an organic solvent such as toluene and echinene is added and mixed. Further, a binder and a plasticizer are added and mixed to obtain a slurry. The slurry thus obtained is molded by a doctor blade method to obtain a ceramic green sheet having a thickness of 50 ⁇ m.
  • electrode paste A solvent was added to a binder resin consisting of 80 wt% Cu powder having an average particle size of about 2 ⁇ m and ethyl cellulose, and the mixture was stirred and mixed with three rolls to obtain an electrode paste.
  • Cu powder and the ceramic powder after calcination of the ceramic material were prepared in a predetermined ratio, and a binder resin and a solvent were similarly added to obtain a mixed paste of ceramic and metal.
  • resin and solvent were 20 wt%, and the remaining 80 wt% was ceramic and Cu powder.
  • mixed pastes having different ceramic / Cu powder volume ratios were prepared.
  • a resin paste consisting only of resin and solvent is prepared in the same manner.
  • a resin material a resin that decomposes and disappears upon firing is used.
  • PET polypropylene
  • ethyl cellulose acrylic resin and the like.
  • the ceramic / metal mixed paste is formed in a predetermined pattern with a thickness of about 2 ⁇ m to 100 ⁇ m. Apply by screen printing. When the ceramic / metal mixed paste is thick, etc., the ceramic / metal mixed paste may be filled in the recesses provided in advance in the ceramic green sheet.
  • an electrode paste is applied to form discharge electrodes 16 and 18 having a discharge gap between the opposed portions 17 and 19.
  • the discharge electrodes 16 and 18 are formed to have a thickness of 100 ⁇ m and a discharge gap width (a dimension of the gap between the facing portions 17 and 19) of 30 ⁇ m.
  • a resin paste is applied to form the cavity 13 thereon.
  • the portions other than the portion that becomes the ESD protection portion 30, that is, the portions that become the inductor element 24, the capacitor element 26, the wiring pattern 28, and the external electrodes 20, 21, and 22 are formed in the same manner as a normal ceramic multilayer substrate.
  • a through hole is formed in a ceramic green sheet by machining or laser processing, and the through hole is filled with an electrode paste, or the electrode paste is applied on the ceramic green sheet by screen printing or the like.
  • electrolytic Ni—Sn plating is performed on the external electrodes 20, 21 and 22.
  • the ceramic material is not particularly limited to the above materials, and may be any insulating material, so that other materials such as forsterite added with glass, CaZrO 3 added with glass, etc. May be used.
  • the electrode material is not limited to Cu, but may be Ag, Pd, Pt, Al, Ni, W, or a combination thereof. Further, the ceramic / metal mixed material may be formed not only as a paste but also as a sheet.
  • a resin paste is applied to form the hollow portion 13, but it is sufficient that the resin paste disappears even if it is not a resin, such as carbon. You may arrange
  • the shrinkage start temperature of the paste was compared. Specifically, in order to examine the shrinkage behavior of each paste alone, the paste was dried and then the powder was pressed to produce a pressure-bonded body having a height of 3 mm and measured by the TMA (thermomechanical analysis) method.
  • the shrinkage start temperature of the ceramic is the paste no. It was 885 degreeC similarly to 1.
  • the discharge response to ESD was performed by an electrostatic discharge immunity test defined in IEC standard, IEC61000-4-2. It was investigated whether discharge occurred between the discharge electrodes of the sample by applying 8 kV by contact discharge. Table 2 below shows the ceramic / metal mixed paste conditions and the evaluation results.
  • the shrinkage start temperature of the paste approaches the shrinkage start temperature of the electrode, and is in the vicinity of the middle between the electrode and the ceramic.
  • production of the short circuit, disconnection, electrode peeling, and delamination was not looked at by the sample.
  • the discharge responsiveness with respect to ESD does not deteriorate by arrange
  • the variation in the gap width between the discharge electrodes was small.
  • the proportion of the metal in the ceramic / metal mixed paste is increased to 60 vol% or more, shorting between the discharge electrodes occurs after firing due to contact between the metal particles in the mixed paste. It is not preferable.
  • the above-mentioned problems are eliminated by setting the metal ratio in the mixed material to 10 vol% or more and 50 vol% or less.
  • 30 vol% or more and 50 vol% or less are more preferable. That is, the content of the metal material 14k in the mixing portion 14 is preferably 10 vol% or more and 50 vol% or less, and more preferably 30 vol% or more and 50 vol% or less.
  • a material having an intermediate shrinkage behavior between the ceramic material and the electrode material can be obtained by mixing the electrode material and the ceramic material.
  • the external electrode 20 serving as the input terminal and the external electrode 21 serving as the ground terminal are directly connected via the ESD protection unit 30.
  • the incoming ESD signal is efficiently bypassed to the ground via the ESD protection unit 30. That is, the ESD protection function built-in substrate 10 incorporates an ESD protection function that functions with respect to the low-pass filter subsequent to the ESD protection unit 30.
  • the low-pass filter is used, for example, as a measure against EMI (electro-magnetic interference) for signal transmission lines on both sides of the monitor.
  • EMI electro-magnetic interference
  • the board 10 with a built-in ESD protection function can reduce the mounting area by incorporating the low-pass filter and the ESD protection unit 30 as compared with the case where the low-pass filter single element and the ESD protection device are used. Since the substrate 10 with built-in ESD protection is manufactured by a ceramic sheet laminating method for both the low-pass filter and the ESD protection device, the increase in cost associated with incorporating the ESD protection function in the ESD low-pass filter can be reduced.
  • the board 10 with built-in ESD protection function has an ESD protection function in the previous stage of the low-pass filter, so that the ESD voltage can be efficiently suppressed. Since the capacitance between the terminals of the ESD protection unit 30 is small, the problem of impedance mismatch in signal transmission can be ignored.
  • Example 2 An ESD protection function built-in substrate 10a of Example 2 will be described with reference to FIGS.
  • FIG. 5 is a perspective view showing an external appearance of the substrate 10a with a built-in ESD protection function
  • FIG. 6 is an electric circuit diagram showing a circuit configuration of the substrate 10a with a built-in ESD protection function.
  • the substrate 10a with built-in ESD protection function of the second embodiment is configured in substantially the same manner as the substrate 10 with built-in ESD protection function of the first embodiment. Below, it demonstrates centering on difference with Example 1, and the same code
  • the ESD protection function built-in substrate 10a includes four external terminals 20a and 22a serving as input and output terminals, a ground terminal, and a surface of a cubic ceramic multilayer substrate 12a. And two external electrodes 21a.
  • the four sets of external electrodes 20a and 22a are respectively provided with an inductor element 24, a capacitor element 26, and an ESD protection unit that constitute a low-pass filter, as in the first embodiment. 30 is connected. That is, the substrate 10a with built-in ESD protection function of the second embodiment is a four-unit low-pass filter with an ESD protection function.
  • the low-pass filter, the ESD protection unit 30, and the wiring pattern in the ceramic multilayer substrate 12a can be configured in the same manner as in the first embodiment, and can be manufactured by the same method as in the first embodiment.
  • the board 10a with built-in ESD protection function according to the second embodiment is a component when a plurality of signal lines are arranged in parallel like a monitor image data transmission line because a plurality of low-pass filters are combined in one chip. Mounting area can be reduced.
  • Example 3 The substrate 10b with built-in ESD protection function of Example 3 will be described with reference to FIGS.
  • FIG. 7 is a schematic diagram schematically showing a cross-sectional structure of the substrate 10b with a built-in ESD protection function.
  • FIG. 8 is an electric circuit diagram showing a circuit configuration of the substrate 10b with built-in ESD protection function.
  • the substrate 10b with built-in ESD protection function in the third embodiment includes the inductor elements 24a and 24b, the capacitor element 26, and the wiring pattern 28b in the ceramic multilayer substrate 12.
  • the capacitor element 26 is connected to the connection point of the two inductor elements 24a and 24b, and the inductor element 24a and 24b and the capacitor element 26 have a phase difference.
  • a shifter 32 is configured.
  • the ESD protection unit 30 is connected to the previous stage of the phase shifter 32. That is, the external electrode 20 serving as an input terminal and the external electrode 21 serving as a ground terminal are directly connected via the ESD protection unit 30. Therefore, the ESD signal that has entered from the external electrode 20 that serves as the input terminal is efficiently bypassed to the external electrode 21 that serves as the ground terminal via the ESD protection unit 30.
  • FIG. 7 and 8 show a third-order LC filter as the phase shifter 32.
  • this is merely an example, and in practice, the filter order and configuration may be changed according to the required phase shift amount.
  • the phase shifter is used, for example, at the antenna end of a mobile phone, and improves the efficiency of radio wave radiation from the antenna by shifting the phase of the high-frequency signal input to and output from the antenna.
  • the antenna is easily exposed to ESD from the outside, and the ESD protection is difficult because the signal to be handled is high frequency. Furthermore, impedance matching is very important for the phase shifter in order to increase the radiation efficiency from the antenna, and a normal ESD protection device cannot be applied.
  • the ESD protection unit 30 of the substrate 10b with built-in ESD protection function according to the third embodiment can be applied to the phase shifter 32 because of low capacitance and high impedance.
  • Example 4 An ESD protection function built-in substrate 10c of Example 4 will be described with reference to FIGS.
  • FIG. 9 is a perspective view schematically showing the structure of the ESD protection function built-in substrate 10c.
  • FIG. 10 is an electric circuit diagram showing a circuit configuration of the substrate 10c with built-in ESD protection function.
  • the substrate 10c with built-in ESD protection function of Example 4 has an internal signal line 45 formed as a wiring pattern on the second base layer 42 of the ceramic multilayer substrate, and the ESD protection unit 30 has Is formed.
  • a ground electrode 48 is formed on a substantially entire surface of the third base material layer 43 of the ceramic multilayer substrate as a wiring pattern.
  • One radiation electrode 46 of the ESD protection part 30 of the second base material layer 42 and the ground electrode 48 of the third base material layer 43 are connected by a via conductor 47.
  • each base material layer from the first base material layer 41 to the fourth base material layer 44 of the ceramic multilayer substrate there are two external electrodes 21s serving as a ground terminal, and a signal Is input to one external electrode 20c.
  • the other side surface (the rear side surface in FIG. 9) of each base material layer from the first base material layer 41 to the fourth base material layer 44 is the same as the one side surface.
  • Two external electrodes 21t serving as ground terminals and one external electrode 22c for outputting a signal are formed.
  • the ground electrode 48 formed on the third base material layer 43 is connected to the external electrodes 21s and 21t serving as ground terminals, but is not connected to the external electrodes 20c and 22c through which signals are input and output.
  • the signal line 28y between the external electrodes 20c and 22c serving as the input terminal and the output terminal is formed by the internal signal line 45 of the second base material layer 42. Further, strip lines 28x and 28z between the external electrodes 21s and 21t serving as ground terminals are formed by the ground electrode of the third base material layer 43. An ESD protection unit 30 is formed between the signal line 28y and the strip line 28z.
  • the line impedance can be designed to have a desired value.
  • the signal line on the printed circuit board may be cut and connected by the signal line in the ESD protection element. This is because such a configuration has the advantage that the degree of freedom in designing the printed circuit board is increased.
  • a discontinuous point of line impedance usually designed to be about 50 to 300 ⁇ on the printed circuit board
  • the board 10c with built-in ESD protection function forms a strip line with a ceramic multilayer board, and the line impedance can be matched with the impedance of the printed board, thereby preventing deterioration of signal transmission quality. be able to.
  • FIG. 11 is a schematic diagram schematically showing a cross-sectional structure of the substrate 10d with built-in ESD protection function.
  • FIG. 12 is an electric circuit diagram showing a circuit configuration of the substrate 10d with a built-in ESD protection function.
  • the substrate 10d with built-in ESD protection function of Example 5 has the resonance circuit 34 and the ESD protection unit 30 built in the ceramic multilayer substrate 12.
  • the ESD protection unit is connected between the external electrode 20 serving as an input terminal and the external electrode 21 serving as a ground terminal, and a resonance circuit 34 is provided at a stage after the ESD protection unit 30, that is, on the side of the external electrode 22 serving as an output terminal. It is connected.
  • FIGS. 11 and 12 show bandpass filters using inductor elements 24x and 24y and capacitor elements 26x, 26y and 26z as the resonance circuit 34, but this is an example, for example, a strip using electrode wiring. It may be replaced with a resonance circuit using a line.
  • the resonance circuit is used, for example, at the antenna end of near field communication using magnetic field coupling, and is used to extract a magnetic field signal input / output to / from the antenna with high sensitivity.
  • Such an antenna portion is easily exposed to external ESD and is a portion where ESD protection is difficult because a signal to be handled is high frequency.
  • the substrate 10d with built-in ESD protection function of Example 5 has an advantage that the Q of the resonance circuit is not lowered because the ESD protection unit 30 has a low capacity and a high impedance.
  • Example 6 An ESD protection function-embedded substrate 10e of Example 6 will be described with reference to FIG.
  • FIG. 13 is a schematic diagram schematically showing a cross-sectional structure of the substrate 10e with built-in ESD protection function.
  • the ESD protection function-embedded substrate 10e of the sixth embodiment is a module component in which the IC 50 and mounting components 52 and 54 other than the IC are mounted on the upper surface 12t of the ceramic multilayer substrate 12. 1, an inductor element, a capacitor element, a wiring pattern, and ESD protection parts 30 and 30 e are built in the ceramic multilayer substrate 12, and external electrodes 20, 21 and 22 are provided on the lower surface 12 s of the ceramic multilayer substrate. ing.
  • FIG. 13 illustrates the case where components are mounted only on one side of the ceramic multilayer substrate 12, but the components may be mounted on both sides of the ceramic multilayer substrate 12, and a recess is provided in the ceramic multilayer substrate.
  • the components may be mounted therein, or the components may be mounted on the side surface of the ceramic multilayer substrate.
  • the substrate 10e with built-in ESD protection function of the sixth embodiment is a module component having the ESD protection units 30 and 30e in the ceramic multilayer substrate 12, compared to the case where the same function is configured with different components, the cost and occupation are reduced. This is advantageous in terms of volume.
  • the ESD protection unit 30e is formed on the surface opposite to the base material layer, which is the upper surface 12t of the ceramic multilayer substrate 12, so as to be disposed directly under the IC 50 mounted on the upper surface 12t of the ceramic multilayer substrate 12. .
  • the ESD protection unit 30e directly under the IC 50, the ESD protection performance for the IC 50 can be enhanced.
  • the external electrodes 20 and 21 and the ESD protection part 30 connected to the external electrodes 20 and 21 are formed on both sides of a single base material layer of the ceramic multilayer substrate so as to be substantially opposed to each other. In this way, by arranging the ESD protection unit 30 in the vicinity of the external electrodes 20 and 21 serving as module terminals, the ESD voltage entering the module can be blocked at the entrance of the module.
  • the substrate 10e with built-in ESD protection function of Example 6 has high design flexibility, it can meet various ESD protection needs. In particular, since the volume of the ESD protection part is small, it is possible to arrange the ESD protection part in various places inside the module.
  • the ESD protection unit of Modification 1 will be described with reference to FIG.
  • the ESD protection unit of Modification 1 is configured in substantially the same manner as the ESD protection unit 30 of Example 1. Below, it demonstrates centering around difference and the same code
  • FIG. 14 is a cross section of the ESD protection part.
  • a mixing part 14 a is formed only directly under the cavity part 13. That is, the mixing portion 14a is in contact with the peripheral edge of the cavity portion 13 and seen from the cavity portion 13 when viewed in the direction in which the facing portions 17 and 19 of the discharge electrodes 16 and 18 overlap with the mixing portion 14 (vertical direction in the drawing). It is formed only on the inner side of the peripheral edge.
  • FIG. 15 is a cross-sectional view parallel to the discharge electrodes 16b and 18b, similar to FIG.
  • the width of the facing portion 19 b of one discharge electrode 18 b disposed in the cavity portion 13 is larger than the width of the facing portion 17 b of the other discharge electrode 16 b disposed in the cavity portion 13. Is also wide.
  • One discharge electrode 18b is connected to the ground side.
  • the other discharge electrode 18b is connected to the circuit side protected from static electricity.
  • the width of the facing portion 17b of the discharge electrode 16b connected to the circuit side is narrower than the width of the facing portion 19b of the discharge electrode 18b connected to the ground side, discharge from the circuit side to the ground side is likely to occur. . Further, by increasing the electrode area of the discharge electrode 18b on the ground side, the connection resistance to the ground can be reduced, and discharge from the circuit side to the ground side is more likely to occur. Therefore, the ESD protection part of the modification 2 can reliably prevent the circuit from being destroyed.
  • FIG. 16 is a cross-sectional view parallel to the discharge electrodes 16c and 18c.
  • the tip 19s of the facing portion 19c of one discharge electrode 18c arranged in the cavity 13 is straight and flat, but the other discharge electrode 16c arranged in the cavity 13 is flat.
  • the tip 17s of the facing portion 17c is pointed.
  • One discharge electrode 18c is connected to the ground side.
  • the other discharge electrode 16c is connected to a circuit side (not shown) that is protected from static electricity.
  • the ESD protection unit of Modification 3 can reliably prevent the circuit from being destroyed.
  • FIG. 17 is a cross-sectional view parallel to the discharge electrodes 16d, 16e; 18d.
  • two discharge electrodes 16d and 16e and one discharge electrode 18d are paired, and the opposing portions 17d and 19d are arranged in the cavity portion 13, respectively.
  • the tip 19t of the facing portion 19d of one discharge electrode 18d is flat in a straight line, but the tip 17t of the facing portion 17d of the other discharge electrode 16d, 16e is sharp.
  • One discharge electrode 18d is connected to the ground side.
  • the other discharge electrodes 16d and 16e are connected to the circuit side protected from static electricity.
  • the ESD protection part of the modification 4 can surely prevent the circuit from being destroyed.
  • the discharge electrodes 16d and 16e can be used by being connected to different circuits. In this case, the number of ESD protection devices used in the electronic device can be reduced, and the circuit in the electronic device can be reduced in size.
  • a non-shrinkage substrate in which a shrinkage suppression layer and a base material layer are alternately laminated on a ceramic multilayer substrate having an ESD protection part built therein is used.
  • the base material layer is formed by sintering one or more ceramic green sheets containing the first ceramic material, and governs the substrate characteristics of the ceramic multilayer substrate.
  • the constraining layer is made of one or more ceramic green sheets including the second ceramic material.
  • each base material layer is preferably 8 ⁇ m to 100 ⁇ m after firing.
  • the thickness of each base material layer after firing is not necessarily limited to the above range, but is preferably suppressed to a maximum thickness that can be constrained by the constraining layer during firing.
  • the thickness of the base material layer is not necessarily the same for each layer.
  • the first ceramic material a material whose part (for example, glass component) penetrates into the constraining layer during firing is used.
  • LTCC Low Temperature Co-fired Ceramic
  • a relatively low temperature for example, 1050 ° C. or lower, so that it can be fired simultaneously with a conductor pattern made of a low melting point metal such as silver or copper.
  • a low-temperature fired ceramic Specifically, a glass ceramic in which alumina and borosilicate glass are mixed, or a Ba—Al—Si—O ceramic that generates a glass component during firing can be used.
  • the second ceramic material is fixed by a part of the first ceramic material that has permeated from the base material layer, whereby the constraining layer is solidified and the adjacent base material layer and the constraining layer are joined.
  • the second ceramic material alumina or zirconia can be used.
  • the constraining layer contains a second ceramic material having a higher sintering temperature than the first ceramic material as it is unsintered. Therefore, the constraining layer exhibits a function of suppressing the shrinkage in the surface direction during the firing process with respect to the base material layer.
  • the constraining layer is fixed and bonded when part of the first ceramic material permeates. Therefore, strictly speaking, the thickness of the constraining layer is preferably 1 ⁇ m to 10 ⁇ m after firing, although it depends on the state of the base material layer and the constraining layer, the desired constraining force, and the firing conditions.
  • the electrode material for the discharge electrode, the internal electrode, and the via electrode may be any material having a conductive component that can be fired simultaneously with the base material layer, and widely known materials can be used. Specifically, Cu, Ag, Ni, Pd, and oxides and alloy components thereof can be used.
  • the mounting area can be suppressed by integrating the ESD protection portion functioning as an ESD protection element with the insulating substrate, the circuit can be easily downsized. Further, by providing the ESD protection part in the insulating substrate, the wiring distance can be shortened and the ESD protection function can be sufficiently exhibited.
  • an ESD protection function-embedded substrate can be produced without increasing the number of steps compared to the case where the ESD protection element is manufactured using a ceramic multilayer substrate.
  • a material having a shrinkage behavior intermediate between the ceramic material and the electrode material by mixing the metal material and the ceramic material is arranged in the gap part between the discharge electrode and the ceramic multilayer substrate and between the tips of the discharge electrode.
  • the stress acting between the discharge electrode and the ceramic multilayer substrate can be reduced, and the discharge electrode can be disconnected, the discharge electrode can be delaminated, the discharge electrode can be separated from the cavity, and the discharge electrode can be shrunk. Dispersion of the discharge gap width due to, short circuit and the like are less likely to occur. Therefore, the discharge start voltage in the ESD protection unit can be set with high accuracy, and the reliability of the ESD protection function can be improved.
  • the capacitance of the ESD protection part is as small as 0.1 pF or less, and the impedance between terminals is sufficiently large even in the frequency range of 300 MHz to several GHz, so that it does not affect the characteristics of other circuits.
  • the ESD protection function can be sufficiently exhibited.
  • an ESD protection part serving as an ESD protection element in the ceramic multilayer substrate on which the IC is mounted, the distance between the ESD protection part and the IC can be shortened, and there is little deterioration in the protection function due to the wiring impedance between the two.
  • a circuit element including a resistor (R) may be formed inside the insulating substrate.

Abstract

　回路の小型化が容易であり、ＥＳＤ保護機能を十分に発揮させることができる構成を提供する。 　絶縁性基板１２に、回路素子２４，２６又は配線パターン２８の少なくとも一方と、ＥＳＤ保護部３０とを内蔵する。ＥＳＤ保護部３０は、絶縁性基板１２の内部に形成された空洞部内に、少なくとも一対の放電電極の対向部が、先端同士が対向するように配置されている。放電電極は、回路素子２４，２６又は配線パターン２８と電気的に接続されている。

Description

ＥＳＤ保護機能内蔵基板
　本発明はＥＳＤ保護機能内蔵基板に関する。
　ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
　ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。一対の放電電極を離間して対向させた構造のＥＳＤ保護デバイスは、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
　例えば図１８の分解斜視図、図１９の断面図に示すＥＳＤ保護デバイスは、絶縁性セラミックシート２が積層されるセラミック多層基板７内に空洞部５が形成され、外部電極１と導通した放電電極６が空洞部５内に対向配置され、空洞部５に放電ガスが閉じ込められている。放電電極６間で絶縁破壊を起こす電圧が印加されると、空洞部５内において放電電極６間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる（例えば、特許文献１参照）。
特開２００１－４３９５４号公報
　しかし、ＥＳＤ保護デバイスを搭載すると、ＥＳＤ保護デバイスの占有スペースが必要となり、回路の小型化が困難である。また、ＥＳＤ保護デバイスから保護すべき電子回路や電子部品までの配線距離が長くなり、配線インピーダンスの影響によってＥＳＤ保護性能が十分に発揮されない場合がある。
　本発明は、かかる実情に鑑み、回路の小型化が容易であり、ＥＳＤ保護機能を十分に発揮させることができる構成を提供しようとするものである。
　本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護機能内蔵基板を提供する。
　ＥＳＤ保護機能内蔵基板は、（ａ）回路素子又は配線パターンの少なくとも一方を内蔵する絶縁性基板と、（ｂ）前記絶縁性基板の内部に形成された、少なくとも一つの空洞部と、（ｃ）前記空洞部の内に間隔を設けて先端同士が対向するように配置された対向部を有し、前記回路素子又は前記配線パターンと電気的に接続された、少なくとも一対の放電電極と、を備える。
　上記構成において、絶縁性基板の内部に形成された空洞部内に、放電電極の対向部が配置されるとことにより、ＥＳＤ保護部が形成されている。すなわち、所定の大きさを超える電圧が放電電極間に印加されると、放電電極の対向部の先端同士の間が短絡し、ＥＳＤ保護部として機能する。
　上記構成によれば、別個独立のＥＳＤ保護デバイスを用いる場合と比べると、ＥＳＤ保護部と絶縁性基板を一体化することで実装面積を抑制することができ、回路の小型化が容易である。また、配線距離を短くしてＥＳＤ保護機能を十分に発揮させることができる。
　さらに、別個独立のＥＳＤ保護デバイスも基板を用いて作製しているので、工数を増やすことなく、ＥＳＤ保護部と絶縁性基板とを一体化してＥＳＤ保護機能内蔵基板を作製することができる。
　好ましくは、前記絶縁性基板は、混合部を備える。前記混合部は、前記放電電極の設けられた表面近傍であって、少なくとも前記放電電極の前記対向部及び前記対向部間の部分に隣接して配置される。前記混合部は、金属材料と前記絶縁性基板を構成する絶縁材料とを含む。
　上記構成において、放電電極の対向部と絶縁性基板との間には、混合部が配置されている。混合部は放電電極の材料と同一又は類似である金属材料と、絶縁性基板の材料と同一又は類似である絶縁性材料とを含むので、混合部の熱膨張率が、放電電極の対向部の熱膨張率と絶縁性基板の熱膨張率との中間の値になるようにすることができる。これによって、放電電極の対向部と絶縁性基板との熱膨張率の差を混合部で緩和することができ、放電電極の剥離等による不良や特性の経年変化を小さくすることができる。
　さらに、放電が発生する放電電極の対向部に隣接して、金属材料を含む混合部が配置されるので、混合部に含まれる金属材料の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧は、放電電極の対向部間の間隔を変えることだけで調整する場合よりも、精度よく設定することができる。
　好ましくは、前記混合部は、前記対向部及び前記対向部間のみに隣接して配置される。
　この場合、放電電極の対向部及び対向部間に隣接する領域以外の周辺領域には、金属材料を含む混合部が配置されないので、周辺領域の絶縁性基板の誘電率等の電気特性や機械的強度が、混合部の金属材料によって低下することがない。
　好ましくは、前記放電電極の前記対向部と前記混合部とが重なる方向に透視したとき、前記混合部は、前記空洞部の周縁に接して前記周縁よりも内側のみに形成されている。
　この場合、混合部は空洞部の直下のみに形成されるので、放電電極の対向部間の間隔のバラツキが小さくなり、放電開始電圧を精度よく設定することができる。
　好ましくは、前記絶縁性基板はセラミック基板である。
　セラミック基板は、複数の基材層を積層して焼成することにより、内部に空洞部を形成したり、内部に回路素子や回路パターンを形成したりすることが容易であるため、ＥＳＤ保護機能内蔵基板の絶縁性基板に好適である。
　好ましくは、前記絶縁性基板の信号入力部付近に、前記空洞部及び前記放電電極が形成されている。
　この場合、絶縁性基板の信号入力部からＥＳＤ保護部までの配線距離をできるだけ短くして、配線インピーダンスの影響によるＥＳＤ保護性能の低下を防止することができる。例えば、絶縁性基板の信号入力部と、絶縁性基板の内部に形成された回路素子や絶縁性基板に実装された電子部品との間にＥＳＤ保護部が配置されている場合には、絶縁性基板の内部に形成された回路素子や絶縁性基板に実装された電子部品に対して、ＥＳＤ保護性能を十分に発揮させることができる。
　好ましくは、前記回路素子又は前記配線パターンは、高周波用回路を構成している。
　ＥＳＤ保護にバリスタやツェナーダイオードを用いる場合と比べると、本発明によればＥＳＤ保護部の容量を非常に小さくすることができるので、高周波回路に対してＥＳＤ保護機能を十分に発揮させることができる。例えば、３００ＭＨｚ～数ＧＨｚの高周波回路に対してＥＳＤ保護機能を十分に発揮させることができる。
　好ましくは、前記絶縁性基板上又は前記絶縁性基板内に、ＩＣが実装されている。
　この場合、実装されたＩＣは、ＥＳＤ保護部の容量が小さいため、高周波でも正常に動作する。また、別個独立のＥＳＤ保護デバイスを用いる場合と比べると、ＥＳＤ保護部とＩＣとの距離を短くして、両者の間の配線インピーダンスによる保護機能劣化を少なくすることができる。
　本発明のＥＳＤ保護機能内蔵基板は、回路の小型化が容易であり、ＥＳＤ保護機能を十分に発揮させることができる。
ＥＳＤ保護機能内蔵基板の構成を示す概要図である。（実施例１） ＥＳＤ保護機能内蔵基板の構成を示す電気回路図である。（実施例１） ＥＳＤ保護部の構成を示す断面図である。（実施例１） 図３の直線Ａ－Ａに沿って切断した断面図である。（実施例１） ＥＳＤ保護機能内蔵基板の斜視図である。（実施例２） ＥＳＤ保護機能内蔵基板の構成を示す電気回路図である。（実施例２） ＥＳＤ保護機能内蔵基板の構成を示す概要図である。（実施例３） ＥＳＤ保護機能内蔵基板の構成を示す電気回路図である。（実施例３） ＥＳＤ保護機能内蔵基板の構成を示す分解斜視図である。（実施例４） ＥＳＤ保護機能内蔵基板の構成を示す電気回路図である。（実施例４） ＥＳＤ保護機能内蔵基板の構成を示す概要図である。（実施例５） ＥＳＤ保護機能内蔵基板の構成を示す電気回路図である。（実施例５） ＥＳＤ保護機能内蔵基板の構成を示す概要図である。（実施例６） ＥＳＤ保護部の構成を示す断面図である。（変形例１） ＥＳＤ保護部の構成を示す断面図である。（変形例２） ＥＳＤ保護部の構成を示す断面図である。（変形例３） ＥＳＤ保護部の構成を示す断面図である。（変形例４） ＥＳＤ保護デバイスの分解斜視図である。（従来例） ＥＳＤ保護デバイスの断面図である。（従来例）
　以下、本発明の実施の形態について、図１～図１７を参照しながら説明する。
　＜実施例１＞　実施例１のＥＳＤ保護機能内蔵基板１０について、図１～図４を参照しながら説明する。
　まず、実施例１のＥＳＤ保護機能内蔵基板１０の全体構成について、図１及び図２を参照しながら説明する。図１は、ＥＳＤ保護機能内蔵基板１０の断面構造を模式的に示す概要図である。図２は、ＥＳＤ保護機能内蔵基板１０の回路構成を示す電気回路図である。
　図１及び図２に示すように、ＥＳＤ保護機能内蔵基板１０は、複数の基材層が積層されてなるセラミック多層基板１２の内部に、回路素子であるインダクタ素子２４及びキャパシタ素子２６と、配線パターン２８と、ＥＳＤ保護部３０とが形成されている。セラミック多層基板１２の下面１２ｓには、ＥＳＤ保護機能内蔵基板１０を他の回路基板等に実装するために用いる外部電極２０，２１，２２が形成されている。
　インダクタ素子２４はセラミック多層基板１２の上部１２ｘに形成され、キャパシタ素子２６はセラミック多層基板１２の下部１２ｙに形成されている。インダクタ素子２４とキャパシタ素子２６とにより、ローパスフィルタが構成されている。すなわち、ＥＳＤ保護機能内蔵基板１０は、ＥＳＤ保護機能つきローパスフィルタである。
　配線パターン２８は、インダクタ素子２４、キャパシタ素子２６、ＥＳＤ保護部３０、外部電極２０，２１，２２との間を電気的に接続している。
　セラミック多層基板１２の代わりに、セラミック多層基板以外の絶縁性基板、例えば、基材層が１層のセラミック基板や、樹脂基板等のセラミック以外の材料を用いた基板を用いることも可能であるが、後述するように、セラミック多層基板を用いると種々のＥＳＤ保護機能内蔵基板１０を容易に作製することができ、実用的である。
　外部電極２０，２１とＥＳＤ保護部３０とは、単一の基材層の両側にそれぞれ形成され、互いに略対向するように形成されている。すなわち、ＥＳＤ保護部３０は、入力端子となる外部電極２０の付近に形成されている。これによって、ＥＳＤ保護機能内蔵基板１０の内部に侵入するＥＳＤ電圧を入口で遮断することができる。
　ＥＳＤ保護部３０は、入力端子となる外部電極２０とグランド端子となる外部電極２１との間に接続され、ＥＳＤ保護部３０よりも後段、すなわち出力端子となる外部電極２２側に、インダクタ素子２４とキャパシタ素子２６とで構成されるローパスフィルタが接続されている。
　次に、ＥＳＤ保護部３０の構成について、図３及び図４を参照しながら説明する。図３はＥＳＤ保護部３０の断面図である。図４は、図３の線Ａ－Ａに沿って切断した断面図である。
　図３及び図４に模式的に示すように、ＥＳＤ保護部３０は、セラミック多層基板１２の内部に形成された空洞部１３内に、放電電極１６，１８の対向部１７，１９が配置されている。すなわち、放電電極１６，１８のうち空洞部１３内に配置されている部分（空洞部１３内に露出する部分）が対向部１７，１９である。放電電極１６，１８の対向部１７，１９は、先端１７ｋ，１９ｋ同士が互いに対向し、放電電極１６，１８の対向部１７，１９間に間隔１５が形成されている。
　放電電極１６，１８は、図１及び図２に示すように、それぞれ、配線パターン２８を介して、外部電極２０，２１に電気的に接続されている。外部電極２０，２１間に所定値以上の電圧が印加されると、放電電極１６，１８の対向部１７，１９間において放電が発生する。
　図３に示すように、放電電極１６，１８の対向部１７，１９及びその間の部分１５に隣接して、混合部１４が形成されている。混合部１４は、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２の基材層とに接している。混合部１４は、セラミック材料の基材中に分散された粒子状の金属材料１４ｋを含んでいる。
　図４に示すように、混合部１４は、空洞部１３よりも外側まで広く形成されてもよい。逆に、図示していないが、空洞部１３よりも狭く形成されてもよい。例えば、空洞部に隣接する領域の一部分にのみ形成されてもよい。
　混合部１４は、少なくとも放電電極１６，１８の対向部１７，１９に隣接し、かつ、対向部１７，１９間の連続する部分に隣接して、配置されていればよい。すなわち、少なくとも放電電極１６，１８の対向部１７，１９間を繋ぐように配置されていればよい。
　混合部１４の基材中のセラミック材料は、セラミック多層基板１２の基材層のセラミック材料と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等をセラミック多層基板１２に合わせることが容易になり、使用する材料の種類を少なくすることができる。また、混合部１４に含まれる金属材料１４ｋは、放電電極１６，１８と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を放電電極１６，１８に合わせることが容易になり、使用する材料の種類を少なくすることができる。
　混合部１４は金属材料１４ｋとセラミック材料とを含むので、混合部１４の焼成時の収縮挙動が、対向部１７，１９を含む放電電極１６，１８とセラミック多層基板１２の基材層との中間の状態になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２の基材層との焼成時の収縮挙動の差を混合部１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極１６，１８の対向部１７，１９間の間隔１５のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。
　また、混合部１４の熱膨張率が、放電電極１６，１８とセラミック多層基板１２の基材層との中間の値になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２の基材層との熱膨張率の差を混合部１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性の経年変化を小さくすることができる。
　さらに、混合部１４に含まれる金属材料１４ｋの量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧を放電電極１６，１８の対向部１７，１９間の間隔１５のみで調整する場合よりも、精度よく放電開始電圧を設定することができる。
　次に、ＥＳＤ保護機能内蔵基板１０の作製例について、説明する。
　（１)材料の準備
　セラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いた。各素材を所定の組成になるよう調合、混合し、８００～１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。
　また、電極ペーストを作製する。平均粒径約２μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、３本ロールで攪拌、混合することで電極ペーストを得た。
　さらに、Ｃｕ粉と上記セラミック材料仮焼後セラミック粉末を所定の割合で調合し、同様にバインダー樹脂と溶剤添加することで、セラミックと金属の混合ペーストを得た。混合ペーストは樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をセラミックとＣｕ粉とした。次の表１に示すように、セラミック／Ｃｕ粉の体積比率が異なる混合ペーストを準備した。
Figure JPOXMLDOC01-appb-T000001
　また、樹脂と溶剤のみからなる、樹脂ペーストも同様の方法にて作製する。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えばＰＥＴ、ポリプロピレン、エチルセルロース、アクリル樹脂などである。
　（２)スクリーン印刷による混合材料、電極、樹脂ペーストの塗布
　セラミックグリーンシート上に、混合部１４を形成するため、セラミック／金属混合ペーストを２μｍ～１００μｍ程度の厚みで、所定のパターンになるよう、スクリーン印刷にて塗布する。セラミック／金属混合ペーストの厚みが大きい場合などには、セラミックグリーンシートに予め設けた凹部に、セラミック／金属混合ペーストを充填するようにしても構わない。
　その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップを有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の隙間の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。
　ＥＳＤ保護部３０となる部分以外、すなわち、インダクタ素子２４、キャパシタ素子２６、配線パターン２８、外部電極２０，２１，２２となる部分は、通常のセラミック多層基板と同様に形成する。例えば、セラミックグリーンシートに機械加工やレーザ加工により貫通孔を形成し、この貫通孔に電極ペーストを充填したり、セラミックグリーンシート上に電極ペーストをスクリーン印刷等により塗布したりして形成する。
　（３)積層、圧着
　通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。ここでは、全体の厚みが０．３ｍｍになるように積層した。
　（４)カット、端面電極塗布
　ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。
　（５)焼成
　次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部１３にＡｒ、Ｎｅなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をＡｒ、Ｎｅなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。
　（６)めっき
　ＬＣフィルタのようなチップタイプの電子部品と同様に、外部電極２０，２１，２２上に電解Ｎｉ－Ｓｎメッキを行う。
　以上により、断面が図１、図３及び図４のようになるＥＳＤ保護機能内蔵基板１０が完成する。
　なお、セラミック材料は、特に上記の材料に限定されるものでなく、絶縁性のものであればよいため、フォルステライトにガラスを加えたものや、ＣａＺｒＯ３にガラスを加えたものなど他のものを用いてもよい。電極材料もＣｕだけでなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗやこれらの組み合わせでもよい。また、セラミック／金属の混合材料は、ペーストとして形成するだけでなく、シート化して配置してもよい。
　また、空洞部１３を形成するために樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよいし、また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを所定の位置のみ貼り付けるようにして配置してもよい。
　上述した作製例のＥＳＤ保護機能内蔵基板１０の１００個の試料について、放電電極１６，１８間のショート、焼成後の断線、デラミネーションの有無を、内部断面観察により評価した。
　さらに、ペーストの収縮開始温度を比較した。具体的には、各ペースト単体の収縮挙動を調べるため、ペーストを乾燥後その粉末をプレスし、高さ３ｍｍの圧着体を作製し、ＴＭＡ（熱機械分析）法にて測定を行った。セラミックの収縮開始温度は、ペーストＮｏ．１と同様に８８５℃であった。
　また、ＥＳＤに対する放電応答性を評価した。ＥＳＤに対する放電応答性は、ＩＥＣの規格、ＩＥＣ６１０００－４－２に定められている、静電気放電イミュニティ試験によって行った。接触放電にて８ｋＶ印加して試料の放電電極間で放電が生じるかどうかを調べた。次の表２に、セラミック／金属混合ペースト条件と評価結果を示す。
Figure JPOXMLDOC01-appb-T000002
　表２において※を付した試料Ｎｏ．は、本発明の範囲外を示している。
　すなわち、セラミック／金属の混合ペースト中に占める金属の割合が５ｖｏｌ％より低い場合には（ペーストＮｏ．１）、ペーストの収縮開始はセラミックとほとんど変わらず、電極（ペーストＮｏ．８）の収縮開始温度である６８０℃と比べ約２００℃の差がある。このため、試料には焼成後にショート、断線が発生している。また、内部観察ではデラミネーション、放電電極の剥離が見られた。
　セラミック／金属の混合ペースト中に占める金属の割合が１０ｖｏｌ％以上になると、ペーストの収縮開始温度が電極の収縮開始温度に近づき、電極とセラミックの中間付近の温度となっている。この場合、試料には、ショート、断線、電極剥離、デラミネーションの発生は見られなかった。また、ＥＳＤに対する放電応答性は、セラミック／金属混合ペーストを配置することで悪化しておらず、良好である。また、放電電極間ギャップ幅のばらつきも小さかった。
　さらに、セラミック／金属の混合ペースト中に占める金属の割合が大きくなり、６０ｖｏｌ％以上になると、混合ペースト中の金属粒同士が接触することで放電電極間のショートが焼成後に発生してしまうため、好ましくない。
　試料Ｎｏ．３～６のように、混合材料中の金属割合を１０ｖｏｌ％以上、５０ｖｏｌ％以下とすることで、上記不具合がなくなる。特に、３０ｖｏｌ％以上、５０ｖｏｌ％以下がより好ましい。つまり、混合部１４における金属材料１４ｋの含有率は、１０ｖｏｌ％以上、５０ｖｏｌ％以下が好ましく、３０ｖｏｌ％以上、５０ｖｏｌ％以下がより好ましい。
　以上に説明したように、電極材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料が得られる。これを電極とセラミックの間及び放電ギャップ部に配置して混合部を形成することで、放電電極とセラミック多層基板との間にかかる応力を小さくでき、放電電極の断線や放電電極部のデラミネーション、空洞部での電極剥離によるショートや電極の収縮ばらつきによる放電ギャップ幅のばらつきなどが生じにくくなる。
　実施例１のＥＳＤ保護機能内蔵基板１０は、入力端子となる外部電極２０とグランド端子となる外部電極２１がＥＳＤ保護部３０を介して直接接続されているため、入力端子となる外部電極２０から入ってきたＥＳＤ信号は、ＥＳＤ保護部３０を介して、効率よくグランドにバイパスされる。つまり、ＥＳＤ保護機能内蔵基板１０は、ＥＳＤ保護部３０より後段のローパスフィルタに対して機能するＥＳＤ保護機能を内蔵している。
　ローパスフィルタは、例えばモニタ両面の信号伝送ライン用のＥＭＩ（electro-magnetic interference；電磁妨害）対策として使用される。このような用途では、外部からＥＳＤが印加される可能性が高く、ＥＳＤ保護機能を有することでＩＣ破損といった問題を減らすことができる。
　ＥＳＤ保護機能内蔵基板１０は、ローパスフィルタとＥＳＤ保護部３０を内蔵することで、ローパスフィルタ単体素子とＥＳＤ保護デバイスとを用いた場合よりも実装面積を小さくできる。ＥＳＤ保護機能内蔵基板１０は、ローパスフィルタもＥＳＤ保護デバイスもセラミックシートの積層工法で製造されるため、ＥＳＤローパスフィルタにＥＳＤ保護機能を内蔵することに伴うコストの増加が小さくてすむ。
　ＥＳＤ保護機能内蔵基板１０は、ローパスフィルタの前段にＥＳＤ保護機能を有することで、効率的なＥＳＤ電圧抑制ができる。ＥＳＤ保護部３０の端子間容量が小さいため、信号伝送のインピーダンス不整合の問題も無視できる。
　＜実施例２＞　実施例２のＥＳＤ保護機能内蔵基板１０ａについて、図５及び図６を参照しながら説明する。図５はＥＳＤ保護機能内蔵基板１０ａの外観を示す斜視図、図６はＥＳＤ保護機能内蔵基板１０ａの回路構成を示す電気回路図である。
　実施例２のＥＳＤ保護機能内蔵基板１０ａは、実施例１のＥＳＤ保護機能内蔵基板１０と略同様に構成されている。以下では、実施例１との相違点を中心に説明し、実施例１と同様の構成部分には同じ符号を用いる。
　図５に示すように、実施例２のＥＳＤ保護機能内蔵基板１０ａは、立方体形状のセラミック多層基板１２ａの表面に、４組の入力端子及び出力端子となる外部電極２０ａ，２２ａと、グランド端子となる２個の外部電極２１ａとを備える。
　図６に示すように、セラミック多層基板１２ａの内部において、４組の外部電極２０ａ，２２ａには、それぞれ、実施例１と同様にローパスフィルタを構成するインダクタ素子２４及びキャパシタ素子２６とＥＳＤ保護部３０とが接続されている。すなわち、実施例２のＥＳＤ保護機能内蔵基板１０ａは、ＥＳＤ保護機能つき４連ローパスフィルタである。
　セラミック多層基板１２ａ内のローパスフィルタやＥＳＤ保護部３０、配線パターンは、実施例１と同様に構成することができ、実施例１と同様の方法で製造することができる。
　実施例２のＥＳＤ保護機能内蔵基板１０ａは、複数のローパスフィルタが１つのチップに複合化されているので、モニタ画像データ伝送ラインのように複数の信号線が並行して配置される場合に部品実装面積を削減できる。
　＜実施例３＞　実施例３のＥＳＤ保護機能内蔵基板１０ｂについて、図７及び図８を参照しながら説明する。図７は、ＥＳＤ保護機能内蔵基板１０ｂの断面構造を模式的に示す概要図である。図８は、ＥＳＤ保護機能内蔵基板１０ｂの回路構成を示す電気回路図である。
　実施例３のＥＳＤ保護機能内蔵基板１０ｂは、実施例１のＥＳＤ保護機能内蔵基板１０と同様に、セラミック多層基板１２の内部に、インダクタ素子２４ａ，２４ｂと、キャパシタ素子２６と、配線パターン２８ｂと、ＥＳＤ保護部３０とが形成されているが、実施例１と異なり、キャパシタ素子２６は、２つのインダクタ素子２４ａ，２４ｂの接続点に接続され、インダクタ素子２４ａ，２４ｂとキャパシタ素子２６とにより位相シフタ３２が構成されている。
　位相シフタ３２の前段にはＥＳＤ保護部３０が接続されている。すなわち、入力端子となる外部電極２０とグランド端子となる外部電極２１との間は、ＥＳＤ保護部３０を介して直接接続されている。そのため、入力端子となる外部電極２０から入ってきたＥＳＤ信号は、ＥＳＤ保護部３０を介して、効率よくグランド端子となる外部電極２１にバイパスされる。
　図７及び図８は、位相シフタ３２として三次ＬＣフィルタを示しているが、これはあくまでも一例であり、実際には必要な位相シフト量に応じて、フィルタ次数や構成を変えればよい。
　位相シフタは、例えば携帯電話のアンテナ端に用いられ、アンテナに入出力する高周波信号の位相をずらすことで、アンテナからの電波放射の効率を改善する。アンテナは外部からのＥＳＤにさらされやすく、かつ、扱う信号が高周波ゆえにＥＳＤ保護が困難である。さらに、位相シフタは、アンテナからの放射効率を高めるためにインピーダンスマッチングが非常に大切であり、通常のＥＳＤ保護デバイスは適用できない。
　これに対して実施例３のＥＳＤ保護機能内蔵基板１０ｂのＥＳＤ保護部３０は、低容量でインピーダンスが高いため、位相シフタ３２にも適用できる。
　＜実施例４＞　実施例４のＥＳＤ保護機能内蔵基板１０ｃについて、図９及び図１０を参照しながら説明する。図９は、ＥＳＤ保護機能内蔵基板１０ｃの構造を模式的に示す斜視図である。図１０は、ＥＳＤ保護機能内蔵基板１０ｃの回路構成を示す電気回路図である。
　図９及び図１０に示すように、実施例４のＥＳＤ保護機能内蔵基板１０ｃは、セラミック多層基板の第２基材層４２に、配線パターンとして内部信号ライン４５が形成され、ＥＳＤ保護部３０が形成されている。セラミック多層基板の第３基材層４３には、配線パターンとして、略全面にグランド電極４８が形成されている。第２基材層４２のＥＳＤ保護部３０の一方の放射電極４６と、第３基材層４３のグランド電極４８との間は、ビア導体４７によって接続されている。
　セラミック多層基板の第１基材層４１から第４基材層４４までの各基材層の一方の側面（図において手前側の側面）には、グランド端子となる２つの外部電極２１ｓと、信号が入力される１つの外部電極２０ｃとが形成されている。図９では図示していないが、第１基材層４１から第４基材層４４までの各基材層の他方の側面（図９において後側の側面）には、一方の側面と同様に、グランド端子となる２つの外部電極２１ｔと、信号が出力される１つの外部電極２２ｃとが形成されている。第３基材層４３に形成されたグランド電極４８は、グランド端子となる外部電極２１ｓ，２１ｔに接続されるが、信号が入出力される外部電極２０ｃ，２２ｃには接続されない。
　すなわち、第２基材層４２の内部信号ライン４５によって入力端子及び出力端子となる外部電極２０ｃ，２２ｃ間の信号ライン２８ｙが形成されている。また、第３基材層４３のグランド電極によって、グランド端子となる外部電極２１ｓ，２１ｔ間のストリップライン２８ｘ，２８ｚが形成されている。信号ライン２８ｙとストリップライン２８ｚとの間には、ＥＳＤ保護部３０が形成されている。線路インピーダンスは、所望の値になるように設計することができる。
　信号伝送ラインにＥＳＤ保護素子を用いる場合、プリント基板上の信号線を切断してＥＳＤ保護素子内の信号線で接続することがある。このような構成とすることにより、プリント基板の設計自由度が増えるという利点があるためである。しかしながらＥＳＤ保護素子の部分において、線路インピーダンス（プリント基板上では通常５０～３００Ω程度に設計される）の不連続点が生じるため、信号伝送品質が劣化する。
　これに対し、実施例４のＥＳＤ保護機能内蔵基板１０ｃは、セラミック多層基板でストリップラインを構成しており、線路インピーダンスをプリント基板のインピーダンスにマッテングさせることができるので、信号伝送品質の劣化を防ぐことができる。
　＜実施例５＞　実施例５のＥＳＤ保護機能内蔵基板１０ｄについて、図１１及び図１２を参照しながら説明する。図１１は、ＥＳＤ保護機能内蔵基板１０ｄの断面構造を模式的に示す概要図である。図１２は、ＥＳＤ保護機能内蔵基板１０ｄの回路構成を示す電気回路図である。
　図１１及び図１２に示すように、実施例５のＥＳＤ保護機能内蔵基板１０ｄは、セラミック多層基板１２内に共振回路３４とＥＳＤ保護部３０とを内蔵している。
　ＥＳＤ保護部は、入力端子となる外部電極２０とグランド端子となる外部電極２１との間に接続され、ＥＳＤ保護部３０よりも後段、すなわち出力端子となる外部電極２２側に、共振回路３４が接続されている。
　図１１及び図１２には、共振回路３４としてインダクタ素子２４ｘ，２４ｙとキャパシタ素子２６ｘ，２６ｙ，２６ｚを使ったバンドパスフィルタを示しているが、これは一例であり、例えば電極配線を使ったストリップラインによる共振回路に置き換えても構わない。
　共振回路は、例えば磁界結合を使った近距離通信のアンテナ端に用いられ、アンテナに入出力する磁界信号を感度よく抽出するために用いられる。このようなアンテナ部は、外部からのＥＳＤにさらされやすく、かつ、扱う信号が高周波ゆえにＥＳＤ保護の難しい部分である。
　実施例５のＥＳＤ保護機能内蔵基板１０ｄは、ＥＳＤ保護部３０が低容量でインピーダンスが高いため、このような共振回路のＱを下げないという利点がある。
　＜実施例６＞　実施例６のＥＳＤ保護機能内蔵基板１０ｅについて、図１３を参照しながら説明する。図１３は、ＥＳＤ保護機能内蔵基板１０ｅの断面構造を模式的に示す概要図である。
　図１３に示すように、実施例６のＥＳＤ保護機能内蔵基板１０ｅは、セラミック多層基板１２の上面１２ｔに、ＩＣ５０や、ＩＣ以外の実装部品５２，５４が実装されたモジュール部品であり、実施例１と同様に、セラミック多層基板１２の内部に、インダクタ素子、キャパシタ素子、配線パターン、ＥＳＤ保護部３０，３０ｅを内蔵し、セラミック多層基板の下面１２ｓには外部電極２０，２１，２２が設けられている。
　図１３には、セラミック多層基板１２の片側にのみ部品搭載している場合を例示しているが、部品は、セラミック多層基板１２の両面に搭載しても構わないし、セラミック多層基板に凹部を設け、その中に部品を搭載しても構わないし、セラミック多層基板の側面に部品を搭載しても構わない。
　実施例６のＥＳＤ保護機能内蔵基板１０ｅは、セラミック多層基板１２内にＥＳＤ保護部３０，３０ｅを有するモジュール部品であるため、同じ機能を別々の部品で構成した場合に比べて、コスト面や占有体積の面で有利となる。
　ＥＳＤ保護部３０ｅは、セラミック多層基板１２の上面１２ｔとなる基材層の反対側の面に、セラミック多層基板１２の上面１２ｔに実装されるＩＣ５０の直下に配置されるように、形成されている。このようにＩＣ５０の直下にＥＳＤ保護部３０ｅを配置することで、ＩＣ５０に対するＥＳＤ保護性能を高めることができる。
　さらに、外部電極２０，２１と、外部電極２０，２１に接続されるＥＳＤ保護部３０とは、セラミック多層基板の単一の基材層の両側に、互いに略対向するように形成されている。このように、モジュール端子となる外部電極２０，２１の近傍にＥＳＤ保護部３０を配することで、モジュール内部に侵入するＥＳＤ電圧をモジュールの入口で遮断することもできる。
　実施例６のＥＳＤ保護機能内蔵基板１０ｅは設計柔軟性が高いため、さまざまなＥＳＤ保護のニーズに対応できる。特にＥＳＤ保護部の体積が小さいため、モジュール内部の各所にＥＳＤ保護部を配することが可能である。
　次に、実施例１～６の変形例について説明する。
　＜変形例１＞　変形例１のＥＳＤ保護部について、図１４を参照しながら説明する。変形例１のＥＳＤ保護部は、実施例１のＥＳＤ保護部３０と略同様に構成されている。以下では相違点を中心に説明し、同じ構成部分には同じ符号を用いる。
　図１４は、ＥＳＤ保護部の断面である。図１４に示すように、ＥＳＤ保護部は、空洞部１３の直下のみに混合部１４ａが形成されている。すなわち、混合部１４ａは、放電電極１６，１８の対向部１７，１９と混合部１４とが重なる方向（図において上下方向）に透視したとき、空洞部１３の周縁に接して、かつ空洞部１３の周縁よりも内側のみに形成されている。
　このように混合部１４ａを空洞部１３の直下のみに形成することで、空洞部１３の形状のバラツキが小さくなる。その結果、放電電極１６，１８の対向部１７，１９間の間隔１５のバラツキが小さくなり、放電開始電圧を精度よく設定することができる。
　＜変形例２＞　変形例２のＥＳＤ保護部について、図１５を参照しながら説明する。図１５は、図４と同様に、放電電極１６ｂ，１８ｂに平行な断面図である。
　図１５に示すように、空洞部１３内に配置されている一方の放電電極１８ｂの対向部１９ｂの幅は、空洞部１３内に配置されている他方の放電電極１６ｂの対向部１７ｂの幅よりも広い。一方の放電電極１８ｂは、グランド側に接続される。他方の放電電極１８ｂは、静電気から保護される回路側に接続される。
　回路側に接続される放電電極１６ｂの対向部１７ｂの幅が、グランド側に接続される放電電極１８ｂの対向部１９ｂの幅よりも狭いと、回路側からグランド側への放電が発生しやすくなる。また、グランド側の放電電極１８ｂの電極面積を大きくすることによりグランドへの接続抵抗を小さくでき、回路側からグランド側への放電がさらに発生しやすくなる。そのため、変形例２のＥＳＤ保護部は、回路の破壊を確実に防止することができる。
　＜変形例３＞　変形例３のＥＳＤ保護部について、図１６を参照しながら説明する。図１６は、放電電極１６ｃ，１８ｃに平行な断面図である。
　図１６に示すように、空洞部１３内に配置され一方の放電電極１８ｃの対向部１９ｃの先端１９ｓは直線状であり平らであるが、空洞部１３内に配置されている他方の放電電極１６ｃの対向部１７ｃの先端１７ｓは尖っている。一方の放電電極１８ｃは、グランド側に接続される。他方の放電電極１６ｃは、静電気から保護される不図示の回路側に接続される。
　放電電極１６ｃの対向部１７ｃの先端１７ｓが尖っていると放電が発生しやすくなる。そのため、変形例３のＥＳＤ保護部は、回路の破壊を確実に防止することができる。
　＜変形例４＞　変形例４のＥＳＤ保護部について、図１７を参照しながら説明する。図１７は、放電電極１６ｄ，１６ｅ；１８ｄに平行な断面図である。
　図１７に示すように、２つの放電電極１６ｄ，１６ｅと一つの放電電極１８ｄとが対になり、それぞれの対向部１７ｄ，１９ｄが空洞部１３内に配置されている。一方の放電電極１８ｄの対向部１９ｄの先端１９ｔは直線状に平らであるが、他方の放電電極１６ｄ，１６ｅの対向部１７ｄの先端１７ｔは尖っている。一方の放電電極１８ｄは、グランド側に接続される。他方の放電電極１６ｄ，１６ｅは、静電気から保護される回路側に接続される。
　回路側の放電電極１６ｄ，１６ｅの対向部１７ｄの先端１７ｔが尖っていると放電が発生しやすくなる。そのため、変形例４のＥＳＤ保護部は、回路の破壊を確実に防止することができる。
　また、変形例４のＥＳＤ保護部は、放電電極１８ｄと１つの放電電極１６ｄとの間と、放電電極１８ｄと他の１つの放電電極１６ｅとの間とにおいて、それぞれ、別々に放電が発生するため、放電電極１６ｄ，１６ｅをそれぞれ異なる回路に接続して用いることができる。この場合、電子機器内でのＥＳＤ保護デバイスの使用個数を削減することができ、電子機器内の回路も小型化することができる。
　＜変形例５＞　ＥＳＤ保護部を内蔵するセラミック多層基板に、収縮抑制層と基材層とが交互に積層された無収縮基板を用いる。
　基材層は、第１のセラミック材料を含む１枚又は複数枚のセラミックグリーンシートが焼結されてなり、セラミック多層基板の基板特性を支配する。拘束層は、第２のセラミック材料を含む１枚又は複数枚のセラミックグリーンシートよりなる。
　各基材層の厚みは、焼成後に８μｍ～１００μｍであることが好ましい。各基材層の焼成後の厚みは、必ずしも上記範囲内に限定されるものではないが、拘束層によって焼成時に拘束され得る最大厚み以下に抑えることが好ましい。基材層の厚みは、必ずしも各層が同じである必要はない。
　第１のセラミック材料としては、焼成中にその一部（例えば、ガラス成分）が拘束層に浸透するものが用いられる。また、第１のセラミック材料としては、銀や銅などの低融点金属からなる導体パターンと同時焼成できるように、比較的低温、例えば１０５０℃以下で焼成可能なＬＴＣＣ（Low Temperature Co-fired Ceramic；低温焼成セラミック）を用いることが好ましい。具体的には、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ－Ａｌ－Ｓｉ－Ｏ系セラミックなどを用いることができる。
　第２のセラミック材料は、基材層から浸透してきた第１のセラミック材料の一部により固着され、これにより、拘束層が固化するとともに、隣接する基材層と拘束層とが接合される。
　第２のセラミック材料としては、アルミナやジルコニアを用いることができる。拘束層は、第１のセラミック材料よりも高い焼結温度を有する第２のセラミック材料を未焼結のままで含有する。そのため、拘束層は基材層に対して、焼成過程で面方向の収縮を抑制する機能を発揮する。また、前述したように、拘束層は、第１のセラミック材料の一部が浸透することによって固着、接合される。そのため、厳密には、基材層及び拘束層の状態や所望の拘束力、焼成条件にも依存するが、拘束層の厚みは、概ね、焼成後に１μｍ～１０μｍであることが好ましい。
　放電電極、内部電極やビア電極の電極材料は、基材層と同時焼成が可能な導電性成分を主成分とするものであればよく、広く公知のものが使用可能である。具体的には、Ｃｕ、Ａｇ、Ｎｉ、Ｐｄ、及びそれらの酸化物、合金成分が使用可能である。
　＜まとめ＞　以上に説明したように、ＥＳＤ保護素子として機能するＥＳＤ保護部を絶縁性基板と一体化することで実装面積を抑制できるので、回路の小型化が容易である。また、ＥＳＤ保護部を絶縁基板内に設けることで配線距離を短くして、ＥＳＤ保護機能を十分に発揮させることができる。
　絶縁性基板にセラミック多層基板を用いると、ＥＳＤ保護素子をセラミック多層基板で製造する場合と比べて工数が増加することなく、ＥＳＤ保護機能内蔵基板を作製することができる。
　また、ＥＳＤ保護部において、金属材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料を、放電電極とセラミック多層基板との間及び放電電極の先端間のギャップ部に配置して混合部を形成すると、放電電極とセラミック多層基板との間に作用する応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での放電電極の剥離や放電電極の収縮ばらつきによる放電ギャップ幅のばらつき、ショートなどが生じにくくなる。したがって、ＥＳＤ保護部における放電開始電圧を精度よく設定することができ、ＥＳＤ保護機能の信頼性を高めることができる。
　さらに、ＥＳＤ保護部の容量が０．１ｐＦ以下程度と非常に小さい上、３００ＭＨｚ～数ＧＨｚの周波数領域でも端子間インピーダンスが十分大きく、他の回路の特性に影響を与えないため、高周波用ＬＣフィルタの前段に適用でき、ＥＳＤ保護機能を十分に発揮できる。
　従来のバリスタやツェナーダイオードでは、静電容量は小さくてもせいぜい２ｐＦ程度までであり、適用できる周波数範囲は約３００ＭＨｚまでである。これに対して、本発明の実施例のＥＳＤ保護機能内蔵基板のＥＳＤ保護部の静電容量は、例えば１／２０まで小さくすることができるので、適用可能な周波数領域が２０倍程度広がる。つまり３００ＭＨｚ～６ＧＨｚの高周波領域に適用できる。
　高周波用ＩＣは静電気で破壊しやすい一方で、数ｐＦもの容量をつけると正常な動作ができなくなるという点で、ＥＳＤ対策が困難な部品である。しかし、本発明の実施例のＥＳＤ保護機能内蔵基板のＥＳＤ保護部の静電容量は、例えば0.1ｐＦ程度と非常に小さいため、高周波ＩＣの保護用に適用できる。
　また、ＩＣを搭載するセラミック多層基板内に、ＥＳＤ保護素子となるＥＳＤ保護部を形成することで、ＥＳＤ保護部とＩＣとの距離を短くでき、両者間の配線インピーダンスによる保護機能劣化が少ない。
　なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
　例えば、絶縁性基板の内部に、インダクタ（Ｌ）やキャパシタ（Ｃ）に限らず、抵抗（Ｒ）を含む回路素子を形成してもよい。
　１０，１０ａ～１０ｅ　ＥＳＤ保護機能内蔵基板
　１２，１２ａ　セラミック多層基板（絶縁性基板、セラミック基板）
　１３　空洞部
　１４，１４ａ　混合部
　１４ｋ　金属材料
　１５　間隔
　１６，１６ｂ，１６ｃ，１６ｄ，１６ｅ　放電電極
　１７，１７ｂ，１７ｃ，１７ｄ　対向部
　１７ｋ、１７ｓ、１７ｔ　先端
　１８，１８ｂ，１８ｃ，１８ｄ　放電電極
　１９，１９ｂ，１８ｃ，１９ｄ　対向部
　１９ｋ，１９ｓ，１９ｔ　先端
　２０，２０ａ，２０ｃ　外部電極（信号入力部）
　２１，２１ａ，２１ｓ，２１ｔ　外部電極
　２２，２２ａ，２２ｃ　外部電極
　２４，２４ａ，２４ｂ，２４ｘ，２４ｙ　インダクタ素子（回路素子）
　２６，２６ｘ，２６ｙ，２６ｚ　キャパシタ素子（回路素子）
　２８，２８ｂ　配線パターン
　３０，３０ｅ　ＥＳＤ保護部
　５０　ＩＣ

Claims (8)

  1. 　回路素子又は配線パターンの少なくとも一方を内蔵する絶縁性基板と、
    　前記絶縁性基板の内部に形成された、少なくとも一つの空洞部と、
    　前記空洞部の内に間隔を設けて先端同士が対向するように配置された対向部を有し、前記回路素子又は前記配線パターンと電気的に接続された、少なくとも一対の放電電極と、を備えたことを特徴とするＥＳＤ保護機能内蔵基板。
  2. 　前記絶縁性基板は、前記放電電極の設けられた表面近傍であって、少なくとも前記放電電極の前記対向部及び前記対向部間の部分に隣接して配置される、金属材料と前記絶縁性基板を構成する絶縁材料とを含む混合部を備えたことを特徴とする請求項１に記載のＥＳＤ保護機能内蔵基板。
  3. 　前記混合部は、前記対向部及び前記対向部間のみに隣接して配置されたことを特徴とする請求項２に記載のＥＳＤ保護機能内蔵基板。
  4. 　前記放電電極の前記対向部と前記混合部とが重なる方向に透視したとき、前記混合部は、前記空洞部の周縁に接して前記周縁よりも内側のみに形成されていることを特徴とする請求項２又は請求項３に記載のＥＳＤ保護機能内蔵基板。
  5. 　前記絶縁性基板はセラミック基板であることを特徴とする請求項１ないし請求項４に記載のＥＳＤ保護機能内蔵基板。
  6. 　前記絶縁性基板の信号入力部付近に、前記空洞部及び前記放電電極が形成されていることを特徴とする請求項１ないし請求項５に記載のＥＳＤ保護機能内蔵基板。
  7. 　前記回路素子又は前記配線パターンは、高周波用回路を構成していることを特徴とする請求項１ないし請求項６に記載のＥＳＤ保護機能内蔵基板。
  8. 　前記絶縁性基板上又は前記絶縁性基板内に、ＩＣが実装されていることを特徴とする請求項１ないし請求項７に記載のＥＳＤ保護機能内蔵基板。
PCT/JP2009/057700 2008-05-08 2009-04-16 Ｅｓｄ保護機能内蔵基板 WO2009136535A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP09742660A EP2280458A4 (en) 2008-05-08 2009-04-16 SUBSTRATE WITH INTEGRATED PROTECTION AGAINST ELECTROSTATIC DISCHARGE
CN2009801165672A CN102017339B (zh) 2008-05-08 2009-04-16 内置esd保护功能的基片
KR1020107023799A KR101199681B1 (ko) 2008-05-08 2009-04-16 Ｅｓｄ 보호 기능 내장 기판
JP2010511038A JP5093345B2 (ja) 2008-05-08 2009-04-16 Ｅｓｄ保護機能内蔵基板
US12/915,119 US8693157B2 (en) 2008-05-08 2010-10-29 Substrate including an ESD protection function

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-122801 2008-05-08
JP2008122801 2008-05-08

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/915,119 Continuation US8693157B2 (en) 2008-05-08 2010-10-29 Substrate including an ESD protection function

Publications (1)

Publication Number Publication Date
WO2009136535A1 true WO2009136535A1 (ja) 2009-11-12

Family

ID=41264591

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/057700 WO2009136535A1 (ja) 2008-05-08 2009-04-16 Ｅｓｄ保護機能内蔵基板

Country Status (6)

Country Link
US (1) US8693157B2 (ja)
EP (1) EP2280458A4 (ja)
JP (1) JP5093345B2 (ja)
KR (1) KR101199681B1 (ja)
CN (1) CN102017339B (ja)
WO (1) WO2009136535A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052480A1 (ja) * 2009-11-02 2011-05-05 株式会社村田製作所 電子部品デバイスおよびパッケージ基板
JP2011187439A (ja) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Ｅｓｄ保護装置
JP2011243896A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd セラミック多層基板および電子モジュール
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Ｅｓｄ保護デバイス
US8760830B2 (en) 2010-05-20 2014-06-24 Murata Manufacturing Co., Ltd. ESD protection device
WO2014168141A1 (ja) * 2013-04-11 2014-10-16 株式会社村田製作所 Ｅｓｄ保護装置
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
JP2015135981A (ja) * 2011-07-08 2015-07-27 ケメット エレクトロニクス コーポレーション 過電圧保護構成要素
KR20160101537A (ko) * 2015-02-17 2016-08-25 삼성전자주식회사 인쇄회로기판
US9741477B2 (en) 2013-12-06 2017-08-22 Hitachi Metals, Ltd. Sintered body for varistor, multilayer substrate using same, and production method for these
US10057970B2 (en) 2013-05-08 2018-08-21 Murata Manufacturing Co., Ltd. ESD protection device
US10062501B2 (en) 2014-11-19 2018-08-28 Murata Manufacturing Co., Ltd. ESD protection device and common mode choke coil with built-in ESD protection device
US10770451B2 (en) 2017-03-17 2020-09-08 Murata Manufacturing Co, Ltd. Thin-film ESD protection device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028865A2 (en) * 2007-08-27 2009-03-05 Amotech Co., Ltd. Surge absorber with side gap electrode and method of manufacturing the same
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
TWI439225B (zh) 2011-10-14 2014-05-21 Pegatron Corp 電子保護裝置
DE102012101606A1 (de) * 2011-10-28 2013-05-02 Epcos Ag ESD-Schutzbauelement und Bauelement mit einem ESD-Schutzbauelement und einer LED
JP5704282B2 (ja) * 2012-06-15 2015-04-22 株式会社村田製作所 Ｅｓｄ保護装置
JP5725262B2 (ja) * 2012-08-13 2015-05-27 株式会社村田製作所 Ｅｓｄ保護装置
JP6209966B2 (ja) * 2013-12-26 2017-10-11 Tdk株式会社 静電気保護部品
KR20150135909A (ko) 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101608226B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101608224B1 (ko) * 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
WO2016178543A1 (ko) * 2015-05-07 2016-11-10 주식회사 이노칩테크놀로지 감전 방지 소자 및 이를 구비하는 전자기기
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
WO2016178541A1 (ko) * 2015-05-07 2016-11-10 주식회사 이노칩테크놀로지 감전 방지 소자 및 이를 구비하는 전자기기
TWI557998B (zh) 2015-06-18 2016-11-11 和碩聯合科技股份有限公司 天線模組
CN108141993B (zh) * 2015-10-28 2019-09-03 阿莫泰克有限公司 触电保护装置
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
CN208433948U (zh) * 2016-08-01 2019-01-25 株式会社村田制作所 带有静电放电保护功能的滤波器部件
CN109891679B (zh) 2016-11-04 2021-11-02 阿莫技术有限公司 功能性接触器
US10999916B2 (en) 2016-11-04 2021-05-04 Amotech Co., Ltd. Functional contactor for an electronic device
KR102565034B1 (ko) 2016-11-09 2023-08-09 주식회사 아모텍 기능성 컨택터
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor
CN112770614A (zh) * 2020-12-07 2021-05-07 深圳顺络电子股份有限公司 一种静电抑制器及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235480A (ja) * 1985-08-02 1987-02-16 ゼネラル　モ−タ−ズ　コ−ポレ−シヨン 高電圧過渡防護装置
JPH083670A (ja) * 1994-06-17 1996-01-09 Mitsubishi Materials Corp 加工性および耐食性に優れたＮｉ基合金
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JPH1069961A (ja) * 1996-08-27 1998-03-10 Mitsubishi Materials Corp サージアブソーバ
JP2000353583A (ja) * 1999-06-11 2000-12-19 Tokin Corp サージ吸収素子及びその製造方法
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2002035202A (ja) * 2000-07-31 2002-02-05 Sensatec Co Ltd パチスロ
JP2003297524A (ja) * 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004214005A (ja) * 2002-12-27 2004-07-29 Murata Mfg Co Ltd サージアブソーバ及びサージアブソーバアレイ

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883670A (ja) * 1994-09-09 1996-03-26 Mitsubishi Materials Corp チップ型サージアブソーバ
JP3390671B2 (ja) * 1998-04-27 2003-03-24 炳霖 ▲楊▼ チップなしサージアブソーバの製造方法
JP2000173743A (ja) * 1998-12-09 2000-06-23 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2001143846A (ja) 1999-11-16 2001-05-25 Tokin Corp 表面実装型サージアブソーバおよびその製造方法
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
WO2003030384A1 (de) * 2001-09-28 2003-04-10 Epcos Ag Schaltungsanordnung, schaltmodul mit der schaltungsanordnung und verwendung des schaltmoduls
JP2003229669A (ja) * 2002-02-01 2003-08-15 Tdk Corp 多層セラミック基板、その製造方法および製造装置
JP2003283362A (ja) 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd アンテナスイッチモジュール及びそれを用いた移動体通信機器
JP2004014437A (ja) * 2002-06-11 2004-01-15 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
JP2004127614A (ja) 2002-09-30 2004-04-22 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP3900104B2 (ja) 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
EP1612899A4 (en) * 2003-04-10 2010-02-24 Okaya Electric Industry Co DISCHARGE TUBES AND TOP ABSORPTION DEVICE
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2005276666A (ja) * 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ
JP4513389B2 (ja) 2004-04-09 2010-07-28 株式会社村田製作所 多層配線基板及びその製造方法
EP1662610B1 (en) 2004-11-30 2014-03-26 TDK Corporation Surge absorption circuit
JP4483552B2 (ja) * 2004-11-30 2010-06-16 Ｔｄｋ株式会社 サージ吸収回路
KR100747978B1 (ko) 2005-06-17 2007-08-08 엘지이노텍 주식회사 프론트 앤드 모듈 및 그 제조방법
CN1942042A (zh) * 2005-09-26 2007-04-04 佳邦科技股份有限公司 电子电路的保护元件
JP2007227259A (ja) 2006-02-24 2007-09-06 Murata Mfg Co Ltd サージアブソーバ
US8493704B2 (en) * 2007-04-11 2013-07-23 Innochips Technology Co., Ltd. Circuit protection device and method of manufacturing the same
KR101027092B1 (ko) * 2007-05-28 2011-04-05 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
US8422190B2 (en) * 2008-09-30 2013-04-16 Tdk Corporation Composite electronic device, manufacturing method thereof, and connection structure of composite electronic device
JP5003985B2 (ja) * 2008-11-26 2012-08-22 株式会社村田製作所 Ｅｓｄ保護デバイス
JP4866952B2 (ja) * 2009-07-02 2012-02-01 Ｔｄｋ株式会社 複合電子部品

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235480A (ja) * 1985-08-02 1987-02-16 ゼネラル　モ−タ−ズ　コ−ポレ−シヨン 高電圧過渡防護装置
JPH083670A (ja) * 1994-06-17 1996-01-09 Mitsubishi Materials Corp 加工性および耐食性に優れたＮｉ基合金
JPH08236260A (ja) * 1995-02-27 1996-09-13 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JPH1069961A (ja) * 1996-08-27 1998-03-10 Mitsubishi Materials Corp サージアブソーバ
JP2000353583A (ja) * 1999-06-11 2000-12-19 Tokin Corp サージ吸収素子及びその製造方法
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2002035202A (ja) * 2000-07-31 2002-02-05 Sensatec Co Ltd パチスロ
JP2003297524A (ja) * 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2004214005A (ja) * 2002-12-27 2004-07-29 Murata Mfg Co Ltd サージアブソーバ及びサージアブソーバアレイ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2280458A4

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2011052480A1 (ja) * 2009-11-02 2013-03-21 株式会社村田製作所 電子部品デバイスおよびパッケージ基板
US8659861B2 (en) 2009-11-02 2014-02-25 Murata Manufacturing Co., Ltd. Electronic component device and package substrate
JP5590042B2 (ja) * 2009-11-02 2014-09-17 株式会社村田製作所 電子部品デバイスおよびパッケージ基板
WO2011052480A1 (ja) * 2009-11-02 2011-05-05 株式会社村田製作所 電子部品デバイスおよびパッケージ基板
JP2011187439A (ja) * 2010-02-15 2011-09-22 Murata Mfg Co Ltd Ｅｓｄ保護装置
US8760830B2 (en) 2010-05-20 2014-06-24 Murata Manufacturing Co., Ltd. ESD protection device
JP2011243896A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd セラミック多層基板および電子モジュール
JP2015135981A (ja) * 2011-07-08 2015-07-27 ケメット エレクトロニクス コーポレーション 過電圧保護構成要素
JP2018191002A (ja) * 2011-07-08 2018-11-29 ケメット エレクトロニクス コーポレーション 過電圧保護構成要素
JP2018191001A (ja) * 2011-07-08 2018-11-29 ケメット エレクトロニクス コーポレーション 過電圧保護構成要素
JP2017050557A (ja) * 2011-07-08 2017-03-09 ケメット エレクトロニクス コーポレーション 過電圧保護構成要素
JPWO2013065672A1 (ja) * 2011-11-01 2015-04-02 株式会社村田製作所 Ｅｓｄ保護デバイス
US9590417B2 (en) 2011-11-01 2017-03-07 Murata Manufacturing Co., Ltd. ESD protective device
WO2013065672A1 (ja) * 2011-11-01 2013-05-10 株式会社 村田製作所 Ｅｓｄ保護デバイス
WO2014168141A1 (ja) * 2013-04-11 2014-10-16 株式会社村田製作所 Ｅｓｄ保護装置
US10057970B2 (en) 2013-05-08 2018-08-21 Murata Manufacturing Co., Ltd. ESD protection device
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
US9741477B2 (en) 2013-12-06 2017-08-22 Hitachi Metals, Ltd. Sintered body for varistor, multilayer substrate using same, and production method for these
US10062501B2 (en) 2014-11-19 2018-08-28 Murata Manufacturing Co., Ltd. ESD protection device and common mode choke coil with built-in ESD protection device
KR20160101537A (ko) * 2015-02-17 2016-08-25 삼성전자주식회사 인쇄회로기판
KR102324695B1 (ko) * 2015-02-17 2021-11-10 삼성전자주식회사 인쇄회로기판
US10770451B2 (en) 2017-03-17 2020-09-08 Murata Manufacturing Co, Ltd. Thin-film ESD protection device

Also Published As

Publication number Publication date
EP2280458A4 (en) 2013-03-06
KR20100139075A (ko) 2010-12-31
US8693157B2 (en) 2014-04-08
KR101199681B1 (ko) 2012-11-08
EP2280458A1 (en) 2011-02-02
CN102017339A (zh) 2011-04-13
US20110038088A1 (en) 2011-02-17
JP5093345B2 (ja) 2012-12-12
JPWO2009136535A1 (ja) 2011-09-08
CN102017339B (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
JP5093345B2 (ja) Ｅｓｄ保護機能内蔵基板
US7633735B2 (en) ESD protection device
KR101439398B1 (ko) Ｅｓｄ 보호장치의 제조방법 및 ｅｓｄ 보호장치
US7283032B2 (en) Static electricity countermeasure component
JP6269574B2 (ja) 複合電子部品
KR101462798B1 (ko) 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품
JP2004311877A (ja) 静電気対策部品
JP5403370B2 (ja) Ｅｓｄ保護装置
JP5912533B2 (ja) 多層構造およびその作製方法
CN103177875B (zh) 层叠陶瓷电子元器件
JP2005203479A (ja) 静電気対策部品
JP5292728B2 (ja) 静電気対策部品
KR101421454B1 (ko) 비가역 회로 소자 및 그 중심 도체 조립체
KR100981037B1 (ko) 적층형 필터
JP2000077265A (ja) バリスタ機能付ｌｃフィルタ
JP4565979B2 (ja) 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機
KR101963294B1 (ko) 복합 전자부품 및 그 실장 기판
TW202109577A (zh) 複合組件以及包括其之電子裝置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980116567.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09742660

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010511038

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20107023799

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009742660

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE