JP5088396B2 - Esd保護デバイス及びその製造方法 - Google Patents

Esd保護デバイス及びその製造方法 Download PDF

Info

Publication number
JP5088396B2
JP5088396B2 JP2010116346A JP2010116346A JP5088396B2 JP 5088396 B2 JP5088396 B2 JP 5088396B2 JP 2010116346 A JP2010116346 A JP 2010116346A JP 2010116346 A JP2010116346 A JP 2010116346A JP 5088396 B2 JP5088396 B2 JP 5088396B2
Authority
JP
Japan
Prior art keywords
discharge
ceramic substrate
thermosetting resin
protection device
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010116346A
Other languages
English (en)
Other versions
JP2011243492A (ja
Inventor
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010116346A priority Critical patent/JP5088396B2/ja
Priority to US13/106,921 priority patent/US8717730B2/en
Publication of JP2011243492A publication Critical patent/JP2011243492A/ja
Application granted granted Critical
Publication of JP5088396B2 publication Critical patent/JP5088396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Description

本発明は、静電気から半導体や電子回路を保護するためのESD保護デバイス及びその製造方法に関し、より詳細には、空洞内において、第1,第2の放電電極がギャップを隔てて対向されている構造を有するESD保護デバイス及びその製造方法に関する。
従来、半導体装置や電子回路を静電気から保護するために、様々なESD保護デバイス101が用いられている。
例えば下記の特許文献1には、図5(a),(b)に示すESD保護デバイスが開示されている。ESD保護デバイス101は、セラミック多層基板102を有する。ここでは、セラミック多層基板102は、ガラスセラミックス、すなわち低温焼成セラミックス(LTTC)からなる。セラミック多層基板102内には、空洞103が形成されている。また、セラミック多層基板102内には、第1の放電電極104と、第2の放電電極105とが配置されている。第1の放電電極104及び第2の放電電極105の先端部分が空洞103内に位置している。図5(a)に示すように、空洞103内においてギャップGを隔てて、第1,第2の放電電極104,105の先端同士が対向している。また、上記空洞103の下面には、混合部106が配置されている。混合部106は、第1,第2の放電電極104,105を接続するように第1,第2の放電電極104,105の下面に接続されている。
混合部106の詳細は、図5(b)に示す通りであり、混合部106では、導電性を有さない無機材料によりコーティングされた導電性粒子106aがセラミック材料中に分散されている。混合部106は、第1,第2の放電電極間の沿面放電を容易とするために設けられている。従って、放電開始電圧を低めることができる。混合部106は、このように、放電補助電極として機能するものである。
WO2008/146514
特許文献1に記載のESD保護デバイス及びその製造方法では、ガラスセラミック基板内に、空洞形成用材料を配置した状態でガラスセラミック基板の焼成が行われる。従って、空洞形成用材料が消失して空洞が形成されるに際し、上記混合部106からなる放電補助電極にガラスセラミック基板内のガラスが浸透することがあった。その結果、第1,第2の放電電極間において、所望でない短絡が生じ、静電気からの保護を確実に図ることができないおそれがあった。
本発明の目的は、放電補助電極が第1,第2の放電電極を接続するように設けられているESD保護デバイスにおいて、第1,第2の放電電極間の所望でない短絡が生じ難く、従って、静電気からの保護を確実に図り得る、ESD保護デバイス及びその製造方法を提供することにある。
本発明に係るESD保護デバイスは、ガラスセラミック基板を除く絶縁性セラミック基板、前記絶縁性セラミック基板上に設けられた熱硬化性樹脂硬化物層を備える。前記熱硬化性樹脂硬化物層に、前記熱硬化性樹脂硬化物層と前記絶縁性セラミック基板との界面に臨む空洞が設けられている。また、前記絶縁性セラミック基板上において先端同士がギャップを設けて対向するようにかつ先端同士及びギャップが前記空洞に露出するように設けられている第1,第2の放電電極と、前記第1,第2の放電電極を電気的に接続するように設けられており、表面が無機絶縁性材料粉末によりコーティングされた金属粒子と、セラミック材料とを含む放電補助電極がさらに備えられている。
本発明に係るESD保護デバイスのある特定の局面では、前記放電補助電極に含まれている前記セラミック材料が半導体粒子である。この場合には、放電補助電極により、放電開始電圧をより確実に低めることができる。従って、静電気からの保護をより確実に図ることができる。
本発明に係るESD保護デバイスの他の特定の局面では、前記熱硬化性樹脂硬化物層が、前記絶縁性セラミック基板の上面の一部にポッティングにより付与された熱硬化性樹脂硬化物層である。この場合には、熱硬化性樹脂をポッティングにより絶縁性セラミック基板上に容易に付与することができる。従って、ESD保護デバイスのコストを低減することができる。
また、本発明に係るESD保護デバイスでは、前記熱硬化性樹脂硬化物層が、前記絶縁性セラミック基板の上面の全面に積層された熱硬化性樹脂硬化物層であってもよい。
本発明に係るESD保護デバイスのさらに他の特定の局面では、前記絶縁性セラミック基板が、アルミナ基板である。この場合には、アルミナ基板は安価で入手しやすい。
本発明に係るESD保護デバイスの製造方法は、ガラスセラミック基板を除く絶縁性セラミック基板を用意する工程と、前記絶縁性セラミック基板上に無機絶縁性材料粉末により表面がコーティングされた金属粒子と、セラミック材料とを含む放電補助電極形成用ペーストを塗工する工程と、前記放電補助電極形成用ペーストを焼成して放電補助電極を形成する工程と、前記第1,第2の放電電極形成用電極ペーストを焼成して第1,第2の放電電極を形成する工程と、前記第1,第2の放電電極の先端間のギャップと、第1,第2の放電電極の先端とを含む領域に、加熱により消失する材料からなる空洞形成用材料を付与する工程と、前記空洞形成用材料が設けられている領域を含む領域において、前記絶縁性セラミック基板上に熱硬化性樹脂を付与する工程と、前記熱硬化性樹脂を加熱により硬化させ、かつ前記空洞形成用材料を消失させることにより空洞を形成する工程とを備える。
本発明に係るESD保護デバイスの製造方法のある特定の局面では、前記放電補助電極に含まれるセラミック材料が半導体粒子である。この場合には、放電開始電圧をより一層低めることができる。従って、ESD保護デバイスにより、静電気からの保護をより確実に図ることができる。
本発明に係るESD保護デバイスの製造方法では、上記放電補助電極形成用ペーストを焼成する工程と、第1,第2の放電電極形成用電極ペーストを焼成する工程は、同じ工程で行われてもよく、別々の焼成工程が行われてもよい。
本発明のESD保護デバイスの製造方法の他の特定の局面では、前記熱硬化性樹脂を付与する工程が、前記絶縁性セラミック基板上に熱硬化性樹脂をポッティングすることにより行われる。この場合には、熱硬化性樹脂をポッティングにより容易に絶縁性セラミック基板上に付与することができる。
本発明に係るESD保護デバイスの製造方法のさらに他の特定の局面では、前記絶縁性セラミック基板上に熱硬化性樹脂を付与する工程が、前記絶縁性セラミック基板の上面の全面に、熱硬化性樹脂を塗工することにより行われる。この場合には、所望の形状となるように熱硬化性樹脂層を形成することができる。従って、例えば、直方体状のあるいは矩形板状のような汎用形状の電子部品を有するESD保護デバイスを製造することができる。また、ESD保護デバイスの外形のばらつきを低減することができる。
本発明に係るESD保護デバイスの製造方法のさらに別の特定の局面では、前記絶縁性セラミック基板が、アルミナ基板である。この場合には、アルミナ基板は安価で入手しやすい。
本発明に係るESD保護デバイス及びその製造方法によれば、ガラスセラミック基板ではない絶縁性セラミック基板を用いているため、空洞形成に際し、加熱されたとしても、放電補助電極にガラス成分が浸透しない。従って、放電補助電極により放電開始電圧を低下させることができるだけでなく、所望でない短絡を防止することができる。よって、信頼性に優れたESD保護デバイスを提供することが可能となる。また、上記ガラス成分の浸透を抑制することができるので、ガラス成分浸透を抑制するためのシール層などを設ける必要もない。
(a)は、本発明の第1の実施形態に係るESD保護デバイスの平面断面図であり、(b)は、その正面断面図であり、(c)は、放電補助電極の詳細を説明するための部分切欠拡大正面断面図である。 (a)は、本発明の第2の実施形態に係るESD保護デバイスの平面断面図であり、(b)は、正面断面図である。 本発明のESD保護デバイスの変形例を説明するための平面図である。 本発明のESD保護デバイスの他の変形例を説明するための平面図である。 (a)及び(b)は、従来のESD保護デバイスを説明するための平面図及び正面断面図である。
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
図1(a)は本発明の第1の実施形態において、熱硬化性樹脂硬化物層を除いた状態を示す平面図であり、(b)は第1の実施形態のESD保護デバイスの正面断面図であり、(c)は放電補助電極の詳細を示す部分切欠拡大断面図である。
図1(b)に示すように、ESD保護デバイス1は、絶縁性セラミック基板2を有する。絶縁性セラミック基板2は、ガラスセラミック基板以外の絶縁性セラミックスからなる。ガラスセラミックスとは、例えば、前述した特許文献1に記載の低温焼成セラミックスLTCC(Low Temperature Co−fired Ceramic)のようなガラス成分を含むセラミックスをいうものとする。本実施形態では、上記ガラスセラミックス以外の絶縁性セラミックスからなる絶縁性セラミックスとして、アルミナが用いられている。もっとも、アルミナ以外に、ムライト、ジルコニアなどを用いてもよい。
上記絶縁性セラミック基板2上に、第1,第2の放電電極3,4が形成されている。第1の放電電極3,4の先端3a,4aは、ギャップGを隔てて対向されている。ギャップGの上記対向方向に沿う寸法をaとする。
第1,第2の放電電極3,4は、適宜の電極形成方法により形成することができるが、本実施形態では、電極ペーストの塗布及び焼成により形成されている。電極ペーストとしては、電極形成用金属粉末と少量のガラスフリットとを含有する適宜の電極ペーストを用いることができる。このような金属としては、Cu、Niなどの卑金属、あるいはAg、Au、AgPd合金のような貴金属を用いることができる。卑金属を用いた場合、コストを低減することができる。
また、絶縁性セラミック基板2の上面には、放電補助電極5が形成されている。放電補助電極5は、第1の放電電極3と、第2の放電電極4とを電気的に接続するように設けられている。本実施形態では、放電補助電極5が先に形成され、次に、第1,第2の放電電極3,4が形成されている。従って、第1,第2の放電電極3,4の先端3a,4a近傍が、放電補助電極5上に重なっている。もっとも、放電補助電極5は、第1,第2の放電電極3,4の後に形成されてもよい。従って、放電補助電極5は、第1,第2の放電電極3,4の上面に重なり合うように設けられてもよい。
上記放電補助電極5は表面が無機絶縁性材料粉末によりコーティングされた金属粒子と、セラミック材料とを含む。
図1(c)は、放電補助電極5の詳細を示す模式的部分拡大正面断面図である。放電補助電極5では、上記の通り、導電性を有さない無機材料粉末が表面に付着されることによりコーティングされた金属粒子8と、セラミック材料7とが分散されている。金属粒子8は、Cu、Niなどの適宜の金属もしくは合金からなる。金属粒子8の直径は、特に限定されないが、2〜3μm程度である。また、上記無機材料粉末としては、特に限定されず、絶縁性の適宜の無機材料を挙げることができる。このような無機材料としては、Alなどを挙げることができる。
このような無機材料粉末の直径は金属粒子8の直径よりも小さい。例えば、直径数nm〜数十nmのAl粒子が好適に用いられる。
また、セラミック材料7は、本実施形態では、炭化ケイ素からなる。放電補助電極5において用いられている上記セラミック材料7については、炭化ケイ素に限らず、様々なセラミック材料を用いることができる。もっとも、ESD応答性を高めるためには、セラミック材料7は、半導体セラミックス粒子であることが好ましい。このような半導体セラミックスとしては、炭化チタン、炭化ジルコニウム、炭化モリブデンもしくは炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウムもしくは窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデンもしくはケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデンもしくはホウ化タングステンなどのホウ化物または酸化亜鉛もしくはチタン酸ストロンチウム等の酸化物などを挙げることができる。特に、比較的安価でありかつ様々な粒径の粒子が市販されているため、炭化ケイ素が特に好ましい。
また、上記半導体セラミックからなるセラミック材料は、1種のみが用いられてもよく、2種以上併用されてもよい。さらに、上記半導体セラミックからなセラミック材料7を、適宜、アルミナなどの絶縁性セラミック材料と混合して用いてもよい。
また、第1,第2の放電電極3,4を構成する電極材料についても、Cuに限らず、Ag、Pd、Pt、Al、NiもしくはWを適宜用いることができる。
上記放電補助電極5中に上記無機絶縁性材料粉末で表面がコートされた金属粒子8が分散されているため、第1の放電電極3の先端3aと第2の放電電極4の先端4aとの間における沿面放電を利用した放電に際しての放電開始電圧を低めることができる。従って、より効果的に静電気からの保護を図ることができる。
なお、上記セラミック材料7は、絶縁性セラミック基板2を構成する材料と同一のセラミックスから構成されていてもよい。この場合には、焼成時の収縮挙動を、絶縁性セラミック基板2とほぼ同じとすることができる。
放電補助電極5を構成している上記金属粒子は、特に限定されないが、第1,第2の放電電極3,4を形成している金属と同じ金属であることが好ましい。それによって、放電補助電極5と第1,第2の放電電極3,4との線膨張係数を近づけることができる。
また、後述する製造方法においても示すように、放電補助電極5を形成するためのペースト及び第1,第2の放電電極3,4を形成するための電極ペーストを印刷した後、同時にこれらを焼成する場合には、金属の酸化を防止するために、以下の組み合わせが望ましい。
例えば、第1,第2の放電電極3,4を構成する金属が、AgやAuまたはAgPd合金のような非酸化性の貴金属からなる場合には、放電補助電極5を構成している金属についても、同様に、非酸化性の貴金属であることが好ましい。それによって、焼成雰囲気を共通化し得る。
また、同時焼成により、第1,第2の放電電極3,4及び放電補助電極5を形成する場合、第1,第2の放電電極3,4がCuやNiなどの酸化性の卑金属からなる場合には、焼成雰囲気を中性もしくは還元性雰囲気または低酸素濃度雰囲気とする必要がある。この場合、放電補助電極5は、CuやNiなどの卑金属で構成されることが好ましい。それによって、コストを低減することができる。もっとも、この場合には、放電補助電極5は、AgやAuなどの非酸化性の貴金属で構成してもよい。
なお、第1,第2の放電電極3,4及び放電補助電極5を別々に焼成する場合には、焼成雰囲気を異ならせることができる。従って、第1,第2の放電電極3,4を構成する金属と、放電補助電極5を形成する金属の組み合わせについては特に限定されない。もっとも、第1,第2の放電電極3,4を構成する金属が卑金属である場合、放電補助電極5を構成する金属も卑金属とすることが好ましい。それによって、コストを低減することができ、かつ焼成雰囲気を共通化することができる。
絶縁性セラミック基板2上には、上記第1,第2の放電電極3,4及び放電補助電極5を覆うように熱硬化性樹脂硬化物層6が形成されている。熱硬化性樹脂硬化物層6は、エポキシ樹脂、フェノール樹脂などの適宜の熱硬化性樹脂の硬化物からなる。熱硬化性樹脂硬化物層6内には、空洞10が形成されている。空洞10は、熱硬化性樹脂硬化物層6の下面に開いている。空洞10に、第1,第2の放電電極3,4の先端3a,4aが露出している。
また、第1の放電電極3の先端3aと、第2の放電電極4の先端4aとの間の領域すなわちギャップGにおいては、放電補助電極5が空洞10に露出している。空洞10の第1,第2の放電電極3,4の対向方向に沿う寸法をbとする。
放電補助電極5の上記対向方向に沿う寸法は、上記寸法bよりも大きくされている。すなわち、図1(a)に示すように、平面視した場合、放電補助電極5の設けられている領域内に含まれるように、空洞10が形成されている。そのため、静電気が加わった際に、第1の放電電極3の先端3aと、第2の放電電極4の先端4aとの間の沿面放電が、放電補助電極5の作用により起こりやすくされている。従って、放電補助電極5が設けられているので、放電開始電圧をより一層低くすることが可能とされている。よって、静電気からの保護を確実に図ることができる。
絶縁性セラミック基板2内には、ビアホール電極11,12が形成されている。ビアホール電極11,12は、絶縁性セラミック基板2の上面から下面に至るように形成されている。ビアホール電極11,12の上端が第1,第2の放電電極3,4に接合されている。
また、絶縁性セラミック基板2の下面には、端子電極13,14が形成されている。端子電極13,14は、ビアホール電極11,12の下端に接合されている。端子電極13,14により、ESD保護デバイス1を外部と電気的に接続することができる。
上記ビアホール電極11,12及び端子電極13,14は、Cu、Alなどの卑金属またはAg、Auなどの貴金属などの適宜の金属もしくは合金により形成することができる。
なお、本実施形態のESD保護デバイス1では、上記沿面放電だけでなく、空洞10内における気中放電も利用される。すなわち、沿面放電だけでは、繰り返し静電気が加わった場合、放電特性が低下する。これに対して、空洞10が設けられており、気中放電も利用するため、繰り返し静電気が加わった場合でも、放電が確実に生じ、ESD保護デバイス1の放電特性の低下を抑制することが可能とされている。
特許文献1に記載のESD保護デバイス101では、セラミック多層基板がガラスセラミックスすなわち低温焼成セラミックスからなるため、焼成に際し、ガラス成分が放電補助電極に浸透し、所望でない短絡が生じるという問題があった。
これに対して、本実施形態のESD保護デバイス1では、絶縁性セラミック基板2が、ガラスセラミックスを除く絶縁性セラミックスからなり、かつ空洞10の上部は熱硬化性樹脂硬化物層6からなる。従って、ガラス成分の放電補助電極5への浸透が生じ難く、所望でない短絡を確実に抑制することができる。
なお、上記ガラス成分のセラミックス側からの染みだしを抑制するために、シール層を設けることも考えられる。すなわち、放電補助電極と絶縁性セラミックスとの間にガラス成分の放電補助電極5側への浸透を防止するためにシール層を設けることも考えられる。しかしながら、このようなシール層を設けた構造では、構造が複雑化し、コストが高くつく。本実施形態では、このようなシール層を設けずとも、放電補助電極5の変質による短絡を確実に抑制することができる。
次に、ESD保護デバイス1の製造方法の一例を説明する。なお、ESD保護デバイス1の製造方法は、以下の例に限定されるものではない。
先ず、ガラスセラミックスを除く絶縁性セラミックスからなる絶縁性セラミック基板2を用意する。絶縁性セラミック基板2上に、放電補助電極5を形成するためのペーストをスクリーン印刷などの適宜の方法により付与する。しかる後、第1,第2の放電電極3,4を形成するための電極ペーストをスクリーン印刷等により付与する。
次に、放電補助電極5を形成するためのペースト及び第1,第2の放電電極3,4を形成するための電極ペーストを焼成し、第1,第2の放電電極3,4及び放電補助電極5を完成させる。この焼成については、例えばAg、AuまたはAgPd合金などの貴金属を用いた第1,第2の放電電極3,4及び放電補助電極5の場合には、空気中などの適宜の雰囲気下で焼成を行えばよい。また、上記金属として、CuやNiなどの卑金属を用いた場合には、5ppm以下の酸素濃度すなわち非酸化性雰囲気で焼成することが必要である。
焼成温度は、使用する金属によっても異なるが、800〜900℃程度の温度とすればよく、またこれらの温度に維持する温度についても10〜30分程度とすればよい。
次に、空洞10を形成するために空洞形成用材料を空洞10の形成位置に塗布する。空洞形成用材料としては、後述の熱硬化性樹脂を加熱硬化させる温度で消失する適宜の材料を用いることができる。このような材料としては、ロウやパラフィンなどのワックスを用いることができる。上記空洞形成用材料の塗布方法についても、特に限定されず、ポッティング等の適宜の方法を用いることができる。
しかる後、上記空洞形成用材料を付与した後、熱硬化性樹脂を塗布する。熱硬化性樹脂の塗布方法については、ディスペンサーを用いた塗布方法の他、適宜の方法を用いることができる。
次に、熱硬化性樹脂をその硬化温度以上に加熱する。このようにして、熱硬化性樹脂を硬化し、熱硬化性樹脂硬化物からなる熱硬化性樹脂硬化物層6を形成する。この硬化に際し、上記空洞形成用材料が溶融し、熱硬化性樹脂中に含浸する。従って、硬化後には、空洞10が形成されることとなる。
本実施形態では、熱硬化性樹脂硬化物層6は、上記絶縁性セラミック基板2の全面を覆うように、また全体として矩形の形状を有するように形成されている。もっとも、図2(a)及び(b)に示す変形例のように、上記空洞10が設けられている領域の周囲のみに熱硬化性樹脂をポッティングし、加熱により硬化させ、熱硬化性樹脂硬化物層6Aを形成してもよい。図2(b)に示すように、変形例では、熱硬化性樹脂硬化物層6Aは、絶縁性セラミック基板2の上面の中央領域に形成されている。もっとも、熱硬化性樹脂硬化物層6Aは、好ましくは、下方の放電補助電極5が形成されている部分を含む領域に形成することが望ましい。それによって、第1,第2の放電電極3,4の先端3a,4a、放電補助電極5が設けられている要部を確実に熱硬化性樹脂硬化物層6Aにより被覆することができる。従って、上記要部が確実にシールされるため、信頼性を高めることができる。
図2(b)に示すESD保護デバイス1では、第1,第2の放電電極3,4に接続されるように絶縁性セラミック基板2の端面2aを覆うように、第1の端子電極13Aが、第2の端面2bを覆うように第2の端子電極14Aが形成されている。
図1(a)において、放電電極3,4の対向方向と直交する方向を幅方向とする。図1(a)に示すように、第1の放電電極3及び第2の放電電極4の幅に比べて、放電補助電極5の該幅方向寸法が大きくされている。このように、放電補助電極5の幅方向が第1の放電電極3,4の幅よりも大きいことが望ましい。それによって、放電補助電極5により、第1,第2の放電電極3,4間の沿面放電が起こりやすくなる。もっとも、図3に示す変形例のように、第1,第2の放電電極3,4の幅よりも放電補助電極5の幅が狭くともよい。
また、図4に示すように、第1の放電電極3Aの先端が尖らされた形状とされていてもよい。このように、第1の放電電極3及び第2の放電電極4の形状は適宜変形することができる。
上記製造方法では、放電補助電極5を形成するためのペーストを塗工し、第1,第2の放電電極3,4を形成するための電極ペーストを塗工し、これらを同時に焼成していた。しかしながら、放電補助電極5を構成するペーストを塗布し焼成した後、第1,第2の放電電極3,4を形成するための電極ペーストを塗工し、焼成してもよい。
すなわち、放電補助電極5を得るための焼成工程とは別に、第1,第2の放電電極3,4を得るための焼成工程を実施してもよい。
さらに、上記製造方法では、図1(b)に示した構造を得るために、放電補助電極5を形成するためのペーストを印刷した後に、放電電極3,4を形成するための電極ペーストを印刷したが、この順序は逆であってもよい。その場合においても、放電補助電極5を完成させるための焼成工程と、第1,第2の放電電極3,4を完成させるための焼成工程は同時に行われてもよく、個別に行われてもよい。
1…ESD保護デバイス
2…絶縁性セラミック基板
2a…端面
2b…第2の端面
3…第1の放電電極
3A…第1の放電電極
3a…先端
4…第2の放電電極
4a…先端
5…放電補助電極
6,6A…熱硬化性樹脂硬化物層
7…セラミック材料
8…金属粒子
10…空洞
11,12…ビアホール電極
13,14…端子電極
13A…第1の端子電極
14A…第2の端子電極

Claims (12)

  1. ガラスセラミック基板を除く絶縁性セラミック基板、
    前記絶縁性セラミック基板上に設けられた熱硬化性樹脂硬化物層を備え、前記熱硬化性樹脂硬化物層に、前記熱硬化性樹脂硬化物層と前記絶縁性セラミック基板との界面に臨む空洞が設けられており、
    前記絶縁性セラミック基板上において先端同士がギャップを設けて対向するようにかつ先端同士及びギャップが前記空洞に露出するように設けられている第1,第2の放電電極と、
    前記第1,第2の放電電極を電気的に接続するように設けられており、表面が無機絶縁性材料粉末によりコーティングされた金属粒子と、セラミック材料とを含む放電補助電極とをさらに備える、ESD保護デバイス。
  2. 前記放電補助電極に含まれている前記セラミック材料が半導体粒子である、請求項1に記載のESD保護デバイス。
  3. 前記熱硬化性樹脂硬化物層が、前記絶縁性セラミック基板の上面の一部にポッティングにより付与された熱硬化性樹脂の硬化物層である、請求項1または2に記載のESD保護デバイス。
  4. 前記熱硬化性樹脂硬化物層が、前記絶縁性セラミック基板の上面の全面に積層された熱硬化性樹脂硬化物層である、請求項1または2に記載のESD保護デバイス。
  5. 前記絶縁性セラミック基板が、アルミナ基板である、請求項1〜4のいずれか1項に記載のESD保護デバイス。
  6. ガラスセラミック基板を除く絶縁性セラミック基板を用意する工程と、
    前記絶縁性セラミック基板上に無機絶縁性材料粉末により表面がコーティングされた金属粒子と、セラミック材料とを含む放電補助電極形成用ペーストを塗工する工程と、
    前記絶縁性セラミック基板上に、第1,第2の放電電極形成用電極ペーストを塗工する工程と、
    前記放電補助電極形成用ペーストを焼成して放電補助電極を形成する工程と、
    前記第1,第2の放電電極形成用電極ペーストを焼成して第1,第2の放電電極を形成する工程と、
    前記第1,第2の放電電極の先端間のギャップと、第1,第2の放電電極の先端とを含む領域に、加熱により消失する材料からなる空洞形成用材料を付与する工程と、
    前記空洞形成用材料が設けられている領域を含む領域において、前記絶縁性セラミック基板上に熱硬化性樹脂を付与する工程と、
    前記熱硬化性樹脂を加熱により硬化させ、かつ前記空洞形成用材料を消失させることにより空洞を形成する工程とを備える、ESD保護デバイスの製造方法。
  7. 前記放電補助電極に含まれるセラミック材料が半導体粒子である、請求項6に記載のESD保護デバイスの製造方法。
  8. 前記放電補助電極形成用ペーストを焼成して放電補助電極を形成する工程と、前記第1,第2の放電電極形成用電極ペーストを焼成して第1,第2の放電電極を形成する工程が同じ焼成工程で行われる、請求項6または7に記載のESD保護デバイスの製造方法。
  9. 前記放電補助電極形成用ペーストを焼成する工程と、前記第1,第2の放電電極形成用電極ペーストを焼成する工程が別工程で行われる、請求項6または7に記載のESD保護デバイスの製造方法。
  10. 前記熱硬化性樹脂を付与する工程が、前記絶縁性セラミック基板上に熱硬化性樹脂をポッティングすることにより行われる、請求項6〜9のいずれか1項に記載のESD保護デバイスの製造方法。
  11. 前記絶縁性セラミック基板上に熱硬化性樹脂を付与する工程が、前記絶縁性セラミック基板の上面の全面に熱硬化性樹脂層を塗工することにより行われる、請求項6〜9のいずれか1項に記載のESD保護デバイスの製造方法。
  12. 前記絶縁性セラミック基板が、アルミナ基板である、請求項6〜11のいずれか1項に記載のESD保護デバイスの製造方法。
JP2010116346A 2010-05-20 2010-05-20 Esd保護デバイス及びその製造方法 Active JP5088396B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010116346A JP5088396B2 (ja) 2010-05-20 2010-05-20 Esd保護デバイス及びその製造方法
US13/106,921 US8717730B2 (en) 2010-05-20 2011-05-13 ESD protection device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116346A JP5088396B2 (ja) 2010-05-20 2010-05-20 Esd保護デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011243492A JP2011243492A (ja) 2011-12-01
JP5088396B2 true JP5088396B2 (ja) 2012-12-05

Family

ID=44972354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116346A Active JP5088396B2 (ja) 2010-05-20 2010-05-20 Esd保護デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US8717730B2 (ja)
JP (1) JP5088396B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
WO2013038893A1 (ja) * 2011-09-14 2013-03-21 株式会社村田製作所 Esd保護デバイスおよびその製造方法
JP2013080694A (ja) * 2011-09-22 2013-05-02 Tdk Corp 静電気対策素子
JP2013175443A (ja) * 2012-01-27 2013-09-05 Tdk Corp 静電気対策素子
JP5895583B2 (ja) * 2012-02-21 2016-03-30 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、照明装置および表示装置ならびに有機エレクトロルミネッセンス素子の製造方法
WO2014027552A1 (ja) 2012-08-13 2014-02-20 株式会社村田製作所 Esd保護装置
WO2014034435A1 (ja) * 2012-08-26 2014-03-06 株式会社村田製作所 Esd保護デバイスおよびその製造方法
CN105164875B (zh) 2013-05-08 2017-07-18 株式会社村田制作所 Esd保护装置
JP6365205B2 (ja) * 2014-10-08 2018-08-01 Tdk株式会社 静電気対策素子
CN105655872B (zh) * 2016-01-05 2018-02-27 深圳顺络电子股份有限公司 一种玻璃陶瓷体静电抑制器及其制备方法
KR102437806B1 (ko) 2017-07-25 2022-08-30 삼성전기주식회사 복합 전자 부품 및 그 실장 기판
CN108366480A (zh) * 2018-01-05 2018-08-03 东莞久尹电子有限公司 静电保护元件及其制造方法
CN112770614A (zh) * 2020-12-07 2021-05-07 深圳顺络电子股份有限公司 一种静电抑制器及其制作方法
JP7425976B2 (ja) * 2021-06-29 2024-02-01 Tdk株式会社 過渡電圧保護デバイス
CN115064326A (zh) * 2022-07-12 2022-09-16 苏州晶讯科技股份有限公司 一种电极间隙可控的静电抑制器及其制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900767A (en) * 1973-04-26 1975-08-19 Dale Electronics Surge arrestor
DE19523338A1 (de) 1994-06-29 1996-02-01 Okaya Electric Industry Co Überspannungsschutzelement vom Entladungstyp und Verfahren zu dessen Herstellung
JP2745386B2 (ja) 1994-06-29 1998-04-28 岡谷電機産業株式会社 放電型サージ吸収素子の製造方法
JPH1022043A (ja) 1996-07-04 1998-01-23 Mitsubishi Materials Corp 過電圧吸収素子及びその製造方法
US5726854A (en) * 1996-10-30 1998-03-10 Tekna Seal, Inc. Voltage arrestor for use with delicate electronic components
US6052267A (en) * 1996-12-24 2000-04-18 Okaya Electric Industries Co., Ltd. Electric field discharge surge absorbing element and method for making same
JPH10312876A (ja) 1997-05-12 1998-11-24 Mitsubishi Materials Corp サージアブソーバ
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
JP4292901B2 (ja) * 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
US20060209485A1 (en) * 2003-04-10 2006-09-21 Okaya Electric Industries Co., Ltd. Discharge tube and surge absorbing device
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
EP1788680A4 (en) 2004-07-15 2013-12-04 Mitsubishi Materials Corp SURGE
JP2006049065A (ja) 2004-08-04 2006-02-16 Mitsubishi Materials Corp サージアブソーバ
US7400485B2 (en) * 2005-09-28 2008-07-15 Tdk Corporation Surge absorber
JP5140302B2 (ja) * 2007-03-29 2013-02-06 ポリマテック株式会社 熱伝導性シート
CN101542856B (zh) 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
TWI421996B (zh) * 2008-01-10 2014-01-01 Ind Tech Res Inst 靜電放電防護架構
EP2242154B1 (en) * 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device
KR101199681B1 (ko) * 2008-05-08 2012-11-08 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 기능 내장 기판
JP5167967B2 (ja) 2008-06-12 2013-03-21 パナソニック株式会社 静電気対策部品の製造方法
JP2010015773A (ja) * 2008-07-02 2010-01-21 Murata Mfg Co Ltd サージアブソーバ及びその製造方法
WO2010061522A1 (ja) * 2008-11-26 2010-06-03 株式会社 村田製作所 Esd保護デバイス
EP2453536B1 (en) * 2009-09-30 2019-02-06 Murata Manufacturing Co., Ltd. Esd protection device and manufacturing method thereof
US20110089541A1 (en) * 2009-10-19 2011-04-21 Jeng-Jye Shau Area reduction for electrical diode chips
JP5649391B2 (ja) * 2010-09-29 2015-01-07 株式会社村田製作所 Esd保護デバイス

Also Published As

Publication number Publication date
JP2011243492A (ja) 2011-12-01
US20110286142A1 (en) 2011-11-24
US8717730B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
JP5088396B2 (ja) Esd保護デバイス及びその製造方法
JP5590122B2 (ja) Esd保護デバイス
US8711537B2 (en) ESD protection device and method for producing the same
JP5403370B2 (ja) Esd保護装置
JP2017123456A (ja) チップ抵抗素子
CN103535121B (zh) 陶瓷电子元器件及其制造方法
KR101022981B1 (ko) 집합기판, 집합기판의 제조방법, 및 배리스터
JP5163228B2 (ja) バリスタ
JP5614315B2 (ja) Esd保護装置
JP5757294B2 (ja) Esd保護装置及びその製造方法
JP5648696B2 (ja) Esd保護装置及びその製造方法
WO2017018085A1 (ja) Esd保護デバイス
JP5605413B2 (ja) Esd保護デバイスとその製造方法
CN116420199A (zh) 多层压敏电阻器及其制造方法
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
JP5747657B2 (ja) 静電気保護部品
JP2007095926A (ja) チップ抵抗器
JP6311115B2 (ja) 回路保護素子およびその製造方法
JP6048055B2 (ja) Esd保護デバイスとその製造方法
JP2005183593A (ja) 接合型電圧依存性抵抗器およびその製造方法
WO2013187293A1 (ja) Esd保護装置
JP4997848B2 (ja) 電子部品
WO2017002476A1 (ja) Esd保護デバイスおよびその製造方法
JP2023001474A (ja) 過渡電圧保護デバイス
JP5776512B2 (ja) 静電気保護部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5088396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150