TWI421996B - 靜電放電防護架構 - Google Patents

靜電放電防護架構 Download PDF

Info

Publication number
TWI421996B
TWI421996B TW097100969A TW97100969A TWI421996B TW I421996 B TWI421996 B TW I421996B TW 097100969 A TW097100969 A TW 097100969A TW 97100969 A TW97100969 A TW 97100969A TW I421996 B TWI421996 B TW I421996B
Authority
TW
Taiwan
Prior art keywords
substrate
electrostatic discharge
pressure change
change material
metal layer
Prior art date
Application number
TW097100969A
Other languages
English (en)
Other versions
TW200931616A (en
Inventor
Chi Liang Pan
Min Lin Lee
Shinn Juh Lai
Shih Hsien Wu
Chen Hsuan Chiu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW097100969A priority Critical patent/TWI421996B/zh
Priority to US12/191,179 priority patent/US7894172B2/en
Publication of TW200931616A publication Critical patent/TW200931616A/zh
Application granted granted Critical
Publication of TWI421996B publication Critical patent/TWI421996B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/073—High voltage adaptations
    • H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Description

靜電放電防護架構
本發明係有關於一種靜電放電(electrostatic discharge，ESD)防護裝置，特別是有關於一種用以承載電子元件的靜電放電防護架構。
當靜電放電事件發生時，靜電放電防護裝置必須能快速地將靜電放電事件所產生的大電流(能量)導通至電子元件之接地端以避免電子元件因靜電放電事件造成損壞。一般而言，判定電子元件或系統之靜電放電防護裝置之最大耐受電壓值(VESD )是依據符合測試規範之靜電放電測試實驗檢測下，相對應所能承受的最大靜電放電之耐受電壓值。此外，該靜電放電防護裝置之觸發電壓(trigger voltage)、箝制電壓(clamping voltage)以及對於所保護之信號或電源迴路所衍生之寄生負載效應(loading effect)及相關參數，亦會共同決定該靜電放電防護裝置的防護效能。
Harris在美國專利號7258819中提出一種在印刷電路板(printed circuit board，PCB)之板材介質(絕緣體，例如：FR4、FR5等)中摻雜導體或是半導體粒子或是同時摻雜導體及半導體粒子以構成一種壓變材料(voltage variable material，VVM)基板，該具有壓變材料之基板亦可透過傳統的PCB製程技術，將其基板形成不同型態之電子元件(例如：表面黏著型元件,Surface mount device)。在正常操作下，壓變材料基板呈現高阻抗(開路/絕緣)狀態，因此如同一般常見的絕緣體，可用於承載電子元件或增加電子元件封裝體之機械結構強度。然而，當靜電放電事件發生時，大能量的靜電放電信號將瞬間活化/極化壓變材料基板內的摻雜粒子，使得壓變材料基板呈現低阻抗(短路/導通)狀態。因此，低阻抗狀態的壓變材料基板可將靜電放電電流導通至電子元件或系統之共同接地端以達到靜電放電防護之需求。
Whitney等人在美國專利號6351011中提出一種可應用在晶片(Chip)載板(IC Substrate)上之靜電放電防護結構。Whitney提出在矽晶圓(silicon wafer)上根據製程步驟(曝光、顯影、蝕刻等)產生防護環(guard rail/ring)，並在防護環以及輸入輸出接合墊(I/O pad)之間設置壓變材料以增加晶片載板的靜電放電防護功能。
隨著先進半導體製程技術的進步(90nm,65nm,45nm,...,等)，目前已可實現在單一晶片中建構多達數百萬顆(million)電晶體之電路架構，此種設計方式將有助於提升整體晶片之功效性。此外，當晶片封裝(Package)技術亦能不斷的伴隨著需求進行革新與改變，使其封裝型態由傳統的插入型封裝(SIP,DIP,...,etc.)演變至具高輸入/輸出引腳特性之表面黏著型(QFP,SOP,BGA,CSP,...,etc.)時，除可實現減少晶片經過封裝(Package)後之物理結構尺寸，更有助於增進在單一模組(Module)或印刷電路板(PCB)中佈置更多晶片之實施方案，進而使整體系統之功效性再度向上提升。然而，在有限的晶片封裝結構體中，為了提供晶片或是系統之靜電放電防護功能，若僅使用傳統的靜電放電防護設計方式將會面臨無法同時兼具高靜電放電防護耐受性(VESD )、低寄生負載效應以及可應用於高輸入/輸出電性連結腳位設計之防護需求。因此，在不增加晶片封裝結構尺寸的情況下，需要一種能提供晶片或系統靜電放電防護功能的靜電放電防護架構。
本發明提供一種靜電放電防護架構，包括：一基板，包括一第一壓變材料，具有一第一表面與大體上平行於上述第一表面之一第二表面，以及連接上述第一表面以及上述第二表面之一導通孔；以及一第一金屬層，設置於上述基板，用以耦接至一接地端，其中當靜電放電事件發生時，上述第一壓變材料為導電狀態，使得上述導通孔以及上述第一金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，上述第一壓變材料為不導電狀態，使得上述導通孔以及上述第一金屬層電性分離。
此外，本發明提供另一種靜電放電防護架構，包括：一基板，具有一第一表面與大體上平行於上述第一表面之一第二表面，以及連接上述第一表面以及上述第二表面之一導通孔；一第一金屬層，設置於上述基板，用以耦接至一接地端；以及一壓變材料層，包括一第一壓變材料，設置於上述基板並相鄰於上述導通孔以及上述第一金屬層，其中當靜電放電事件發生時，上述壓變材料層為導電狀態，使得上述導通孔以及上述第一金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，上述壓變材料層為不導電狀態，使得上述導通孔以及上述第一金屬層電性分離。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
實施例：
第1A圖係顯示根據本發明一實施例所述之靜電放電防護架構的上視圖，而第1B圖係顯示第1A圖中由切線AA所分割之剖面圖。基板100A包括金屬層110、導通孔(via)120以及壓變材料層130，其中導通孔120的側壁係由具導電特性之導電金屬材料所組成，例如銅、銀以及錫等。金屬層110為接地層並設置於基板100A的表面10。此外，接地層110以及導通孔120之間以製程步驟(蝕刻(Etching)、雷射挖槽(Etching,Laser trimming)等)形成一等效間距，此間距使兩導電體間具有一隔離圈(anti－ring)115存在，該隔離圈115可避免接地層110直接連接於導通孔120而形成短路。壓變材料層130相鄰於導通孔120以及接地層110。在未發生靜電放電事件時，壓變材料層130呈現高阻抗狀態，即不導電狀態。因此，壓變材料層110可視為晶片載板或印刷電路載板用於承載信號傳輸線以及電子元件之絕緣介電層(Dielectric layer)，其功能為用以承載信號傳輸線以及電子元件，並可提供一較佳之機械結構承載機制。
然而，當靜電放電事件發生時，將因施於壓變材料層130上之能量迫使壓變材料層130內部所摻雜的導電粒子被瞬間活化/極化而形成等效電流傳導路徑。因此，靜電放電事件所產生的大電流可從導通孔120經由壓變材料層130被快速地傳送至接地層110(即導通孔120以及接地層110電性連接而形成一放電路徑)，使得耦接至導通孔120的電子元件(未顯示)可免於遭受到靜電放電的損害。因此，當靜電放電事件發生時，壓變材料層130為導電狀態，使得導通孔120以及接地層110電性連接；而於未發生靜電放電事件時，壓變材料層130為不導電狀態，使得導通孔120以及接地層110電性分離。此外，接地層110之導體(銅箔)厚度(縱向高度)相較於連通孔120之長度(縱向高度)來的薄(扁平)，因此，於接地層110對應連通孔120之可形成一等效尖端放電架構，使得本發明實施架構先天上即具有最佳實施之功效，此外，藉由透過製程步驟(電鍍(Plating))可適當的控制接地層110之導體(銅箔)厚度，或是透過控制接地層110與連通孔之間距(隔離圈115)，皆可等效控制整體靜電放電防護架構之靜電放電防護功效。
第1C圖以及第1D圖係分別顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖。在第1C圖中，接地層110是設置於基板100B的表面20，而在第1D圖中，接地層110是設置於基板100C內並由壓變材料層130所包圍。
第2圖係顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖。在此實施例中，基板200為晶片載板或是印刷電路板。基板200包括接地層210、導通孔220、金屬層225、壓變材料層230、金屬層240以及金屬層250，其中接地層210以及導通孔220之間形成隔離圈215。金屬層225為信號連接環，分別設置於表面10以及表面20並位於導通孔220的外緣。金屬層240為信號層，信號層240為傳送信號的引線，於應用上可設置在晶片載板或印刷電路板的任一層(表層或內層)。在信號層上所傳送的信號或電源信號係透過設置於表面10的信號層240與信號連接環225傳送至導通孔220，接著再從導通孔220傳送至表面20的信號層240與信號連接環225。此外，金屬層250為電源層，其中電源層250係耦接於晶片載板或印刷電路板中晶片或系統的供應電壓。
當靜電放電事件發生在基板200的表面10或由其餘耦接(未顯示)至基板200的表面10處所產生之靜電放電事件，其所產生的靜電放電電流可從設置於表面10的信號層240依序經由信號連接環225(設置於表面10)、導通孔220、壓變材料層230被傳導至接地層210，使得耦接至導通孔220的電子元件(未顯示)可免於遭受到靜電放電的損害。另一方面，當靜電放電事件發生在基板200的表面20或由其餘耦接(未顯示)至基板200的表面20處所產生之靜電放電事件，其靜電放電電流可從設置於表面20的信號層240依序經由信號連接環225(設置於表面20)、導通孔220、壓變材料層230被傳導至接地層210，使得耦接至導通孔220的電子元件(未顯示)可免於遭受到靜電放電的損害。
如此技藝之人士所熟知，信號連接環225可設置於基板的表面或是內部。因此，信號或是電源可經由依附在導通孔之信號連接環傳送電氣訊號至位於基板表面或內部的任一信號層，或將信號或電源同時傳送至任兩個以上之層面。此外，在本發明實施例中，依據導通孔與晶片或印刷電路板耦接之訊號特性，導通孔可分別獨立傳送三種電氣訊號：(a)當作傳遞類比與數位訊號，稱之為信號導通孔(Signal via)。舉例來說，在第2圖中，信號導通孔與接地層210以及電源層250為隔絕狀態。(b)當作傳遞電源訊號，稱之為電源導通孔(PWR via)。舉例來說，在第2圖中，電源導通孔將透過其他方式(未顯示)與電源層250有電性相連之關係，而電源導通孔與接地層210及信號層面或信號導線為隔絕狀態。(c)當作傳遞接地訊號，稱之為接地導通孔(GND via)。舉例來說，在第2圖中，接地導通孔將透過其他方式(未顯示)與接地層210有電性相連之關係，而接地導通孔與電源層250及信號層面或信號導線為隔絕狀態。另外，熟習該技術領域之人士亦有可能通稱電源(Power)係包含了正負電源以及接地信號，但於相對應之連接上即必須予以適當之隔絕。
第3A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第3B圖係顯示第3A圖中由切線BB所分割之剖面圖。基板300A包括接地層310、導通孔320、壓變材料層330以及絕緣層360，其中接地層310以及導通孔320之間形成隔離圈315。接地層310設置於基板300A的表面10。如第3B圖所顯示，壓變材料層330相鄰於基板300A的表面10，而絕緣層360相鄰於基板300A的表面20。此外，基板300A大體上係由相似於絕緣層360的材料所組成。在本發明實施例中，控制壓變材料層330與絕緣層360的關係(例如：配置位置或配置比例等)可實現控制靜電放電防護架構之防護功效電性指標(觸發電壓、箝制電壓、最大靜電放電防護耐受性與寄生負載效應)。此外，在此實施例中，絕緣層360與壓變材料層330具有不同的介電常數(dielectric constant)，其中絕緣層360係由不具有壓變材料特性之絕緣材料所組成，例如：Roger、FR4、FR5等，其組成方式可選用單一或多重複合之層疊或並排之絕緣材料組成。再者，當靜電放電事件發生時，靜電放電所產生的大電流可從導通孔320經由壓變材料層330而傳送至接地層310。在另一實施例中，絕緣層360係由具有壓變材料特性之壓變材料所組成，其中絕緣層360的壓變材料與壓變材料層330具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。
第3C、3D以及3E圖係分別顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖。在第3C圖中，接地層310是設置於基板300B的表面20，其中壓變材料層330相鄰於基板300A的表面20，而絕緣層360相鄰於基板300A的表面10。在第3D圖中，接地層310是設置於基板300C內並由壓變材料層330所包圍。此外，壓變材料層330係由絕緣層360所包圍。在第3E圖中，接地層310是設置於基板300D內並由絕緣層360所包圍。壓變材料層330設置於接地層310以及導通孔320之間，並與接地層310大體上具有相同的厚度。在另一實施例中(第3C圖~第3E圖)，絕緣層360係由具有壓變材料特性之壓變材料所組成，其中絕緣層360的壓變材料與壓變材料層330具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。在上述相關實施例中，局部或全面佈置壓變材料層或絕緣層之有效實施方式，可透過製程步驟之鋼板印刷(Stencil printing)、網板印刷(Screen printing)、噴濺(Sputtering)介電材料、壓合(Laminating)製程等方式完成。
第4圖係顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖。在此實施例中，基板400為晶片載板或是印刷電路板。基板400包括接地層410、導通孔420、信號連接環425、壓變材料層430、信號層440、電源層450以及絕緣層460，其中接地層410以及導通孔420之間形成隔離圈415。當靜電放電事件發生在基板400的表面10或由其餘耦接(未顯示)至基板400的表面10處所產生之靜電放電事件，其所產生的靜電放電電流可從設置於表面10的信號層440依序經由信號連接環425(設置於表面10)、導通孔420、壓變材料層430被傳導至接地層410，使得耦接至導通孔420的電子元件(未顯示)可免於遭受到靜電放電的損害。另一方面，當靜電放電事件發生在基板400的表面20或由其餘耦接(未顯示)至基板400的表面20處所產生之靜電放電事件，其靜電放電電流可從設置於表面20的信號層440依序經由信號連接環425(設置於表面20)、導通孔420、壓變材料層430被傳導至接地層410，使得耦接至導通孔420的電子元件(未顯示)可免於遭受到靜電放電的損害。在另一實施例中，絕緣層460係由壓變材料而非傳統不具壓變材料特性之絕緣材料所組成，其中絕緣層460的壓變材料與壓變材料層430具有不同的介電常數。在另一實施例中，絕緣層460係由具有壓變材料特性之壓變材料所組成，其中絕緣層460的壓變材料與壓變材料層430具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。
第5A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第5B圖係顯示第5A圖中由切線CC所分割之剖面圖。基板500包括接地層510、導通孔520、壓變材料層530、絕緣層560以及金屬層570，其中金屬層570與接地層510大體上具有相同的電氣特性。接地層510設置於基板500的表面10。金屬層570相鄰並電性連接於接地層510，因此金屬層570亦耦接至接地端。在一實施例中，金屬層570為接地層510之延伸部分。如第5A圖所顯示，金屬層570具有一尖端部分，其中尖端部分係指向導通孔520的方向。在此實施例中，第5A圖所顯示之金屬層570的數量與相對位置只是個例子，並非用以限定本發明之範圍。此外，金屬層570亦可設計成任何具累積電荷的其他形狀或樣式(pattern)。再者，在基板500的製程過程中，透過與接地層510相同的製程程序即可在不需添加額外的製程程序完成金屬層570之製作。如第5B圖所顯示，壓變材料層530相鄰於基板500的表面10，而絕緣層560相鄰於基板500的表面20(圖示中未出現)。此外，當靜電放電事件發生時，靜電放電所產生的大電流可從導通孔520依序經由壓變材料層530與金屬層570而傳送至接地層510。根據尖端放電(point discharge)原理，適當地控制金屬層570之尺寸、樣式並調整金屬層570之尖端部分與導通孔520的間距，可縮短壓變材料層530在靜電放電事件中的極化時間，而得到較佳的靜電放電防護功效(較低的觸發電壓以及箝制電壓)。如先前所描述，基板500內的各層亦可具有其他不同的設置方式。此外，在另一實施例中，絕緣層560係由具有壓變材料特性之壓變材料所組成，其中絕緣層560的壓變材料與壓變材料層530具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。此外，在另一實施例中，絕緣層560以及壓變材料層530係由相同的壓變材料所組成。
第6A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第6B圖係顯示第6A圖中由切線DD所分割之剖面圖。基板600包括接地層610、導通孔620、壓變材料層630、絕緣層660以及金屬層680，其中接地層610以及導通孔620之間形成隔離圈615。如第6B圖所顯示，金屬層680與接地層610在投影方向具有重疊部分H，以及金屬層680相鄰並電性連接於導通孔620。此外，金屬層680以及導通孔620大體上具有相同的電氣特性。壓變材料層630相鄰於基板600的表面10並設置於接地層610以及金屬層680之間。當靜電放電事件發生時，靜電放電所產生的大電流可經由導通孔620、金屬層680、壓變材料層630以及接地層610之間的導電路徑傳送至接地端。藉由調整壓變材料層630的厚度(即接地層610以及金屬層680的間距)，可控制壓變材料層630在重疊部分H於靜電放電事件發生時其等效之阻抗值，藉此調整靜電放電防護裝置之最大耐受電壓值VESD ，另亦可藉此設計(調整)電子元件依據不同的操作信號所能承載之最大寄生負載效應額定值。如先前所描述，基板600內的各層亦可具有其他不同的設置方式。此外，在另一實施例中，絕緣層660係由具有壓變材料特性之壓變材料所組成，其中絕緣層660的壓變材料與壓變材料層630具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。此外，在另一實施例中，絕緣層660以及壓變材料層630係由相同的壓變材料所組成。
第7A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第7B圖係顯示第7A圖中由切線EE所分割之剖面圖。基板700包括接地層710、導通孔720、壓變材料層730、絕緣層760以及金屬層790，其中金屬層790與導通孔720大體上具有相同的電氣特性。金屬層790相鄰並電性連接於導通孔720。如第7A圖所顯示，金屬層790具有一尖端部分，其中尖端部分係指向接地層710的方向。在此實施例中，第7A圖所顯示之金屬層790的數量與相對位置只是個例子，並非用以限定本發明之範圍。此外，金屬層790亦可設計成用來累積電荷的其他形狀或樣式(pattern)。如第7B圖所顯示，壓變材料層730相鄰於基板700的表面10，而絕緣層760相鄰於基板700的表面20。此外，當靜電放電事件發生時，靜電放電所產生的電流可經由導通孔720、金屬層790、壓變材料層730以及接地層710之間的導電路徑傳送至接地端。根據尖端放電原理，適當地控制金屬層790之尺寸、樣式並調整金屬層790的尖端部分與接地層710之間距，可縮短壓變材料層730在靜電放電事件中的極化時間，而得到較低的觸發電壓以及箝制電壓。如先前所描述，基板700內的各層亦可具有其他不同的設置方式。因此，藉由在靜電放電防護架構中適當的使用尖端放電結構，可使結構中於特定端點處更具有累積電荷之功效，進而增進靜電放電防護機制之防護功效。此外，在另一實施例中，絕緣層760係由具有壓變材料特性之壓變材料所組成，其中絕緣層760的壓變材料與壓變材料層730具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。此外，在另一實施例中，絕緣層760以及壓變材料層730係由相同的壓變材料所組成。
第8A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第8B圖係顯示第8A圖中由切線FF所分割之剖面圖。基板800包括接地層810、導通孔820、壓變材料層830、絕緣層860、金屬層870以及金屬層890。如先前所描述，金屬層870與接地層810大體上具有相同的電氣特性，而金屬層890與導通孔820大體上具有相同的電氣特性。在此實施例中，第8A圖所顯示之金屬層870以及金屬層890的數量與彼此之間的相對位置只是個例子，並非用以限定本發明之範圍。此外，金屬層870以及金屬層890亦可設計成用來累積電荷的其他形狀與樣式(pattern)。此外，當靜電放電事件發生時，靜電放電所產生的大電流可經由導通孔820、金屬層890、壓變材料層830、金屬層870以及接地層810之間的導電路徑傳送至接地端。如先前所描述，基板800內的各層亦可具有其他不同的設置方式。此外，在另一實施例中，絕緣層860係由具有壓變材料特性之壓變材料所組成，其中絕緣層860的壓變材料與壓變材料層830具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。此外，在另一實施例中，絕緣層860以及壓變材料層830係由相同的壓變材料所組成。
第9A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖，而第9B圖係顯示第9A圖中由切線GG所分割之剖面圖。基板900包括接地層910、導通孔920、壓變材料層930、絕緣層960、金屬層970、金屬層980以及金屬層990。此外，當靜電放電事件發生時，靜電放電所產生的大電流可經由導通孔920、金屬層990、壓變材料層930、金屬層980、金屬層970以及接地層910之間的導電路徑傳送至接地端。如先前所描述，基板900內的各層亦可具有其他不同的設置方式。此外，在另一實施例中，絕緣層960係由具有壓變材料特性之壓變材料所組成，其中絕緣層960的壓變材料與壓變材料層930具有不同的介電常數，其組成方式可選用單一或多重複合之層疊或並排之壓變材料組成。此外，在另一實施例中，絕緣層960以及壓變材料層930係由相同的壓變材料所組成。
第10圖係顯示根據本發明一實施例所述之靜電放電防護架構之應用示意圖。在此實施例中，基板40為承載晶片30的晶片載板。在第10圖中，晶片30經由設置於表面10的連接點35耦接於晶片載板40之導通孔。印刷電路板50經由設置於表面20的連接點45耦接於晶片載板40之導通孔。因此，晶片載板40可經由連接點35電性連接至晶片30內的接合墊，並經由連接點45電性連接至印刷電路板50內的導通孔。如此技藝之人士所熟知，晶片與基板(例如晶片載板、中間板(interposer)等)之間的接合可透過覆晶(flip chip)或是打線(wire bonding)等封裝技術來執行。如先前所描述，本發明實施例所描述之靜電放電防護架構可一併實施於印刷電路板50。此外，根據本發明所述之靜電放電防護架構，當靜電放電事件發生時，藉由調整於基板或印刷電路版上之特定結構(例如：壓變材料厚度、壓變材料層數、電性結構尺寸等)，將可促使靜電放電事件所伴隨之能量以等比例或不等比例之方式，分別加載於基板或印刷電路板上之靜電放電防護架構上，達成能量共同分擔之功效，進而更有效提升整體電子元件或系統之靜電放電防護能力(VESD )。
第11圖係顯示根據本發明另一實施例所述之靜電放電防護架構之應用示意圖。在此實施例中，基板70為印刷電路板。此外，電子元件60A、60B以及60C可以是晶片、電容、電阻等主動或被動元件。電子元件60A、60B以及60C分別經由設置於表面10的連接點65A、65B以及65C耦接於印刷電路板70之導通孔。因此，印刷電路板70可經由連接點65A、65B以及65C分別電性連接至電子元件60A、60B以及60C的接腳。
如先前所描述，本發明實施例所描述之靜電放電防護架構可一併實施於佈置在印刷電路板70表面或內部之電子元件其各自所承載之基板表面或內部。此外，根據本發明所述之靜電放電防護架構，當靜電放電事件發生時，藉由調整於基板或印刷電路版上之特定結構(例如：壓變材料厚度、壓變材料層數、電性結構尺寸等)，將可促使靜電放電事件所伴隨之能量以等比例或不等比例之方式，分別加載於基板或印刷電路板上之靜電放電防護架構上，達成能量共同分擔之功效，進而更有效提升整體電子元件或系統之靜電放電防護能力(VESD )。
第12A、12B與12C圖分別係顯示根據本發明另一實施例所述之靜電放電防護架構之應用示意圖。在第12A圖中，晶片30設置於中間板32上並經由連接點35而電性連接於晶片載板40，以及晶片載板40係經由連接點45而電性連接於印刷電路板50。在第12B圖中，晶片30設置於中間板32上並經由連接點33而電性連接於中間板34。中間板34係經由連接點35而電性連接於晶片載板40，以及晶片載板40係經由連接點45而電性連接於印刷電路板50。在第12C圖中，晶片30A設置於中間板32A上並經由連接點35A而電性連接於晶片載板40A，而晶片30B設置於中間板32B上並經由連接點35B而電性連接於晶片載板40B。晶片載板40A以及晶片載板40B分別經由連接點45A以及連接點45B而電性連接於印刷電路板50。在第12A、12B與12C圖中，根據本發明所述之靜電放電防護架構可適用於中間板、晶片載板以及印刷電路板之任一者或共同存在於其中。
第13A、13B與13C圖分別係顯示根據本發明另一實施例所述之靜電放電防護架構之堆疊(Stacking)應用示意圖。在第13A圖中，晶片30A經由晶片載板40A電性連接於晶片30B。在另一實施例中，晶片載板40A與晶片30B可僅存在機械結構上之連接關係，而不具電性連接之功效)。其中晶片30B設置於晶片載板40B上並經由連接點45而電性連接於印刷電路板50。此外，晶片30A亦可透過引線55而電性連接於印刷電路板50。在另一實施例中，晶片30A可透過晶片載板40A所電性連接之晶片30B以及晶片載板40B達成電性連結於印刷電路板50之功效。在第13B圖中，晶片30A設置於晶片載板40A上並經由連接點45A而電性連接於印刷電路板50A，而30B設置於晶片載板40B上並經由連接點45B而電性連接於印刷電路板50B。此外，印刷電路板50A係經由連接點65而電性連接於印刷電路板50B。在此實施例中，印刷電路板50A與50B亦可為晶片載板(Substrate)，並透過連接點(未顯示)與其餘印刷電路板(未顯示)做電性連接。在第13C圖中，晶片30A設置於晶片載板40A上並經由連接點45A而電性連接於印刷電路板50A，而30B設置於晶片載板40B上並經由連接點45B而電性連接於印刷電路板50A。此外，印刷電路板50A係經由連接點65而電性連接於印刷電路板50B。在此實施例中，印刷電路板50A與50B亦可為晶片載板(Substrate)，並透過連接點(未顯示)與其餘印刷電路板(未顯示)做電性連接。在第13A、13B與13C圖中，根據本發明所述之靜電放電防護架構可適用於堆疊架構中晶片載板以及印刷電路板之任一者或共同存在於其中。
本發明所提供的基板可經由厚膜(thick film)或薄膜(thin film)等載板製程技術而形成。此外，本發明所提供的基板亦適用於有機(organic)或無機(inorganic)載板。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20．．．表面
100A－100C、200、300A－300D、400、500、600、700、800、900．．．基板
110、210、310、410、510、610、710、810、910．．．接地層
115、215、315、415、615．．．隔離圈
120、220、320、420、520、620、720、820、920．．．導通孔
130、230、330、430、530、630、730、830、930．．．壓變材料層
225、425．．．信號連接環
240、440．．．信號層
250、450．．．電源層
30、30A、30B．．．晶片
32、32A、32B、34．．．中間板
33、35、35A、35B、45、45A、45B、65、65A－65C．．．連接點
360、460、560、660、760、860、960．．．絕緣層
40、40A、40B．．．晶片載板
50、70．．．印刷電路板
55．．．引線
570、680、790、870、890、970－990．．．金屬層
60A、60B、60C．．．電子元件
H．．．重疊部分
第1A圖係顯示根據本發明一實施例所述之靜電放電防護架構的上視圖；第1B圖係顯示第1A圖中由切線AA所分割之剖面圖；第1C圖以及第1D圖係分別顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖；第2圖係顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖；第3A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第3B圖係顯示第3A圖中由切線BB所分割之剖面圖；第3C、3D以及3E圖係分別顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖；第4圖係顯示根據本發明另一實施例所述之靜電放電防護架構的剖面圖；第5A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第5B圖係顯示第5A圖中由切線CC所分割之剖面圖；第6A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第6B圖係顯示第6A圖中由切線DD所分割之剖面圖；第7A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第7B圖係顯示第7A圖中由切線EE所分割之剖面圖；第8A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第8B圖係顯示第8A圖中由切線FF所分割之剖面圖；第9A圖係顯示根據本發明另一實施例所述之靜電放電防護架構的上視圖；第9B圖係顯示第9A圖中由切線GG所分割之剖面圖；第10圖係顯示根據本發明一實施例所述之靜電放電防護架構之應用示意圖；第11圖係顯示根據本發明另一實施例所述之靜電放電防護架構之應用示意圖；第12A、12B與12C圖分別係顯示根據本發明另一實施例所述之靜電放電防護架構之應用示意圖；以及第13A、13B與13C圖分別係顯示根據本發明另一實施例所述之靜電放電防護架構之堆疊應用示意圖。
10．．．表面
100A．．．基板
110．．．接地層
115．．．隔離圈
120．．．導通孔
130．．．壓變材料層

Claims (26)

  1. 一種靜電放電防護架構，包括：一基板，包括一第一壓變材料，具有一第一表面與實質地平行於上述第一表面之一第二表面，以及連接上述第一表面以及上述第二表面之一導通孔；一第一金屬層，設置於上述基板，使耦接至一接地端，其中當靜電放電事件發生時，上述第一壓變材料為導電狀態，使得上述導通孔以及上述第一金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，上述第一壓變材料為不導電狀態，使得上述導通孔以及上述第一金屬層電性分離；以及一第二金屬層，設置於上述基板內，以及相鄰並電性連接於上述導通孔，其中上述第一金屬層與上述第二金屬層於一投影方向具有一重疊部分。
  2. 如申請專利範圍第1項所述之靜電放電防護架構，其中上述基板更包括至少一第二壓變材料，以及上述第一壓變材料與上述第二壓變材料具有不同的介電常數。
  3. 如申請專利範圍第1項所述之靜電放電防護架構，其中上述第一金屬層更包括一第一尖端部分，其中上述第一尖端部分係指向上述導通孔。
  4. 如申請專利範圍第3項所述之靜電放電防護架構，其中上述導通孔更包括一第二尖端部分，其中上述第二尖端部分平行於上述第一表面並指向上述第一尖端部分。
  5. 如申請專利範圍第1項所述之靜電放電防護架構， 其中上述導通孔更包括一第二尖端部分，其中上述第二尖端部分平行於上述第一表面並指向上述第一金屬層。
  6. 如申請專利範圍第1項所述之靜電放電防護架構，其中上述基板係用以承載以及耦接於電子元件或印刷電路板。
  7. 如申請專利範圍第6項所述之靜電放電防護架構，其中上述基板為中間板、晶片載板以及印刷電路板之一者。
  8. 如申請專利範圍第1項所述之靜電放電防護架構，其中上述基版更包括至少一第一絕緣介電材料，其中上述第一絕緣介電材料不具備壓變材料特性，以及上述第一絕緣介電材料係相鄰於上述第一壓變材料。
  9. 如申請專利範圍第8項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板之上述第一表面，而上述第一壓變材料係相鄰於上述基板之上述第一表面，以及上述第一絕緣介電材料係相鄰於上述基板之上述第二表面。
  10. 如申請專利範圍第2項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板之上述第二表面，而上述第一壓變材料係相鄰於上述基板之上述第二表面，以及上述第二壓變材料係相鄰於上述基板之上述第一表面。
  11. 如申請專利範圍第2項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板內並由上述第一壓變材料所包圍，以及上述第一壓變材料係由上述第二壓變 材料所包圍。
  12. 如申請專利範圍第2項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板內並由上述第二壓變材料所包圍，以及上述第一壓變材料係設置於上述第一金屬層以及上述導通孔之間，並與上述第一金屬層大體上具有相同的厚度。
  13. 如申請專利範圍第12項所述之靜電放電防護架構，更包括：一信號層，設置於上述基板之上述第一表面及上述第二表面之至少一者；一信號環，設置於上述基板之上述第一表面及上述第二表面之至少一者並耦接於上述信號層以及上述導通孔；以及一電源層，設置於上述第二壓變材料。
  14. 一種靜電放電防護架構，包括：一基板，具有一第一表面與實質地平行於上述第一表面之一第二表面，以及連接上述第一表面以及上述第二表面之一導通孔；一第一金屬層，設置於上述基板，使耦接至一接地端；一壓變材料層，包括一第一壓變材料，設置於上述基板並相鄰於上述導通孔以及上述第一金屬層，其中當靜電放電事件發生時，上述壓變材料層為導電狀態，使得上述導通孔以及上述第一金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，上述壓變材料層為不導電 狀態，使得上述導通孔以及上述第一金屬層電性分離；以及一第二金屬層，設置於上述基板中，以及相鄰並電性連接於上述導通孔，其中上述壓變材料層係設置於上述第一金屬層以及上述第二金屬層之間，且上述第一金屬層與上述第二金屬層於一投影方向具有一重疊部分。
  15. 如申請專利範圍第14項所述之靜電放電防護架構，其中上述基板更包括至少一第二壓變材料，以及上述第一壓變材料與上述第二壓變材料具有不同的介電常數。
  16. 如申請專利範圍第14項所述之靜電放電防護架構，其中上述第一金屬層更包括一第一尖端部分，其中上述第一尖端部分係指向上述導通孔。
  17. 如申請專利範圍第16項所述之靜電放電防護架構，其中上述導通孔更包括一第二尖端部分，其中上述第二尖端部分平行於上述第一表面並指向上述第一尖端部分。
  18. 如申請專利範圍第14項所述之靜電放電防護架構，其中上述導通孔更包括一第二尖端部分，其中上述第二尖端部分平行於上述第一表面並指向上述第一金屬層。
  19. 如申請專利範圍第14項所述之靜電放電防護架構，其中上述基板係用以承載以及耦接於電子元件或印刷電路板。
  20. 如申請專利範圍第19項所述之靜電放電防護架構，其中上述基板為中間板、晶片載板以及印刷電路板之 一者。
  21. 如申請專利範圍第14項所述之靜電放電防護架構，其中上述基版更包括至少一第一絕緣介電材料，其中上述第一絕緣介電材料不具備壓變材料特性，以及上述第一絕緣介電材料係相鄰於上述第一壓變材料。
  22. 如申請專利範圍第21項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板之上述第一表面，而上述第一壓變材料係相鄰於上述基板之上述第一表面，以及上述第一絕緣介電材料係相鄰於上述基板之上述第二表面。
  23. 如申請專利範圍第15項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板之上述第二表面，而上述第一壓變材料係相鄰於上述基板之上述第二表面，以及上述第二壓變材料係相鄰於上述基板之上述第一表面。
  24. 如申請專利範圍第15項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板內並由上述第一壓變材料所包圍，以及上述第一壓變材料係由上述第二壓變材料所包圍。
  25. 如申請專利範圍第15項所述之靜電放電防護架構，其中上述第一金屬層係設置於上述基板內並由上述第二壓變材料所包圍，以及上述第一壓變材料係設置於上述第一金屬層以及上述導通孔之間，並與上述第一金屬層大體上具有相同的厚度。
  26. 如申請專利範圍第25項所述之靜電放電防護架構，更包括：一信號層，設置於上述基板之上述第一表面及上述第二表面之至少一者；一信號環，設置於上述基板之上述第一表面及上述第二表面之至少一者並耦接於上述信號層以及上述導通孔；以及一電源層，設置於上述第二壓變材料。
TW097100969A 2008-01-10 2008-01-10 靜電放電防護架構 TWI421996B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097100969A TWI421996B (zh) 2008-01-10 2008-01-10 靜電放電防護架構
US12/191,179 US7894172B2 (en) 2008-01-10 2008-08-13 ESD protection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097100969A TWI421996B (zh) 2008-01-10 2008-01-10 靜電放電防護架構

Publications (2)

Publication Number Publication Date
TW200931616A TW200931616A (en) 2009-07-16
TWI421996B true TWI421996B (zh) 2014-01-01

Family

ID=40850430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097100969A TWI421996B (zh) 2008-01-10 2008-01-10 靜電放電防護架構

Country Status (2)

Country Link
US (1) US7894172B2 (zh)
TW (1) TWI421996B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049319B2 (en) * 2008-10-24 2011-11-01 Electronics And Telecommunications Research Institute Ultra wideband system-on-package
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
JP5363384B2 (ja) * 2010-03-11 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
US8881085B1 (en) * 2010-06-03 2014-11-04 Xilinx, Inc. Cell-level electrostatic discharge protection for an integrated circuit
US8982581B2 (en) * 2010-06-30 2015-03-17 Xilinx, Inc. Electro-static discharge protection for die of a multi-chip module
US8395875B2 (en) * 2010-08-13 2013-03-12 Andrew F. Tresness Spark gap apparatus
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9474156B2 (en) * 2011-02-10 2016-10-18 Apple Inc. Interposer connectors with alignment features
US20120206892A1 (en) * 2011-02-10 2012-08-16 Apple Inc. Circular interposers
US9033740B2 (en) 2011-04-25 2015-05-19 Apple Inc. Interposer connectors
CN102256426B (zh) * 2011-05-05 2017-03-22 大华金辉(北京)科技有限公司 抗静电用板、装置及其应用
TWI419631B (zh) * 2011-12-05 2013-12-11 Au Optronics Corp 多層電路板以及靜電放電保護結構
US20130194708A1 (en) * 2012-01-30 2013-08-01 Sony Ericsson Mobile Communications Ab Current Carrying Structures Having Enhanced Electrostatic Discharge Protection And Methods Of Manufacture
US9058853B2 (en) 2012-08-16 2015-06-16 Xilinx, Inc. Integrated circuit having improved radiation immunity
US10015916B1 (en) * 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
CN104219868A (zh) * 2013-05-30 2014-12-17 英业达科技有限公司 防止静电放电的印刷电路板
US9462674B1 (en) 2013-08-26 2016-10-04 Xilinx, Inc. Circuits for and methods of providing a charge device model ground path using substrate taps in an integrated circuit device
US9960227B2 (en) 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
KR20160019565A (ko) 2014-08-11 2016-02-22 삼성디스플레이 주식회사 표시장치
US10418312B2 (en) * 2015-10-29 2019-09-17 Intel Corporation Guard ring design enabling in-line testing of silicon bridges for semiconductor packages
CN107357236A (zh) * 2017-08-28 2017-11-17 京东方科技集团股份有限公司 基板承载装置及基板传送设备
CN109545777A (zh) * 2018-12-28 2019-03-29 江苏邦融微电子有限公司 一种静电防护器件
CN109473963A (zh) * 2018-12-28 2019-03-15 江苏邦融微电子有限公司 一种静电防护结构
CN110012595A (zh) * 2019-04-28 2019-07-12 维沃移动通信有限公司 一种电路板结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726991A (en) 1986-07-10 1988-02-23 Eos Technologies Inc. Electrical overstress protection material and process
US5029041A (en) 1989-08-31 1991-07-02 Northern Telecom Limited Electrostatic discharge protection for a printed circuit board
US6191928B1 (en) 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
US5552757A (en) 1994-05-27 1996-09-03 Littelfuse, Inc. Surface-mounted fuse device
US5974661A (en) 1994-05-27 1999-11-02 Littelfuse, Inc. Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components
US5955396A (en) 1995-10-17 1999-09-21 Bp Amoco Corporation Morphology-controlled olefin polymerization catalyst formed from an emulsion
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
KR100219080B1 (ko) * 1996-08-09 1999-09-01 김영환 반도체 장치의 패키지용 리드프레임 및 반도체 장치
US6549114B2 (en) * 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6108184A (en) 1998-11-13 2000-08-22 Littlefuse, Inc. Surface mountable electrical device comprising a voltage variable material
US6211554B1 (en) * 1998-12-08 2001-04-03 Littelfuse, Inc. Protection of an integrated circuit with voltage variable materials
US6351011B1 (en) * 1998-12-08 2002-02-26 Littlefuse, Inc. Protection of an integrated circuit with voltage variable materials
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
JP2002093546A (ja) 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
US6628498B2 (en) * 2000-08-28 2003-09-30 Steven J. Whitney Integrated electrostatic discharge and overcurrent device
US6935879B2 (en) * 2001-07-10 2005-08-30 Littelfuse, Inc. Connectors having circuit protection
US7034652B2 (en) 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
US7258819B2 (en) * 2001-10-11 2007-08-21 Littelfuse, Inc. Voltage variable substrate material
US7132922B2 (en) 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
JP4292901B2 (ja) 2002-08-20 2009-07-08 株式会社村田製作所 バリスタ
KR100539960B1 (ko) 2003-09-08 2005-12-28 주식회사 팬택 이동 통신 단말기에서 엘시디 신호 라인 관련 피씨비 구조
US7167352B2 (en) 2004-06-10 2007-01-23 Tdk Corporation Multilayer chip varistor
KR100633993B1 (ko) * 2004-06-11 2006-10-16 주식회사 팬택 지문인식 이동통신 단말기의 정전기방전 유도장치 및 이를 구비한 이동통신 단말기
WO2007050114A2 (en) * 2005-02-16 2007-05-03 Sanmina-Sci Corporation A substantially continuous layer of embedded transient protection for printed circuit boards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060152334A1 (en) * 2005-01-10 2006-07-13 Nathaniel Maercklein Electrostatic discharge protection for embedded components

Also Published As

Publication number Publication date
US20090180225A1 (en) 2009-07-16
TW200931616A (en) 2009-07-16
US7894172B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
TWI421996B (zh) 靜電放電防護架構
US7035113B2 (en) Multi-chip electronic package having laminate carrier and method of making same
US7719116B2 (en) Semiconductor device having reduced number of external pad portions
US6967398B2 (en) Module power distribution network
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
US20080277144A1 (en) Method for indicating quality of a circuit board
KR101481571B1 (ko) 반도체 패키지 장치 및 그의 제작방법
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US10811332B2 (en) Thermal-dissipating substrate structure
US7435621B2 (en) Method of fabricating wafer level package
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
US7994631B1 (en) Substrate for an integrated circuit package and a method of forming a substrate
US20140305686A1 (en) Multilayer wiring substrate and module including same
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US20080105987A1 (en) Semiconductor device having interposer formed on chip
US11690173B2 (en) Circuit board structure
US20080315416A1 (en) A semiconductor package with passive elements embedded within a semiconductor chip
US9018759B2 (en) Semiconductor package substrate and semiconductor package including the same
US11309288B2 (en) Electronic system, die assembly and device die
US20150351231A1 (en) Circuit board and method of manufacturing circuit board
JPH02168663A (ja) キヤリア基板
TWI676253B (zh) 半導體裝置
EP1577945A2 (en) Module power distribution network
KR100661653B1 (ko) 기판조립체
TWI558286B (zh) 封裝結構及其製法