JPH02168663A - キヤリア基板 - Google Patents
キヤリア基板Info
- Publication number
- JPH02168663A JPH02168663A JP1235675A JP23567589A JPH02168663A JP H02168663 A JPH02168663 A JP H02168663A JP 1235675 A JP1235675 A JP 1235675A JP 23567589 A JP23567589 A JP 23567589A JP H02168663 A JPH02168663 A JP H02168663A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- conductor
- carrier
- conductors
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 135
- 239000003990 capacitor Substances 0.000 claims abstract description 105
- 239000000919 ceramic Substances 0.000 claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims abstract description 28
- 239000012671 ceramic insulating material Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 14
- 239000003989 dielectric material Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000010304 firing Methods 0.000 claims description 4
- 239000003507 refrigerant Substances 0.000 claims description 4
- 239000002241 glass-ceramic Substances 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000001816 cooling Methods 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 239000000843 powder Substances 0.000 description 10
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011230 binding agent Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical group ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- XNGIFLGASWRNHJ-UHFFFAOYSA-N phthalic acid Chemical compound OC(=O)C1=CC=CC=C1C(O)=O XNGIFLGASWRNHJ-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229950011008 tetrachloroethylene Drugs 0.000 description 2
- CERQOIWHTDAKMF-UHFFFAOYSA-N Methacrylic acid Chemical compound CC(=C)C(O)=O CERQOIWHTDAKMF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000009849 vacuum degassing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はキャリア基板及びそれを備えた半導体モジュー
ル等に係り、特に信号伝播速度の高速化が要求される電
子計算機の基板として適したキャリア基板及びそれを備
えた半導体モジュール等に関する。
ル等に係り、特に信号伝播速度の高速化が要求される電
子計算機の基板として適したキャリア基板及びそれを備
えた半導体モジュール等に関する。
近年、電子機器あるいは電子装置などにおいては、ＩＣ
及びＬＳＩなどの利用で小型化の要求が強い。そこで基
板は、その内部に抵抗、コンデンサを形成した高密度な
実装が行われるようになってきた。
及びＬＳＩなどの利用で小型化の要求が強い。そこで基
板は、その内部に抵抗、コンデンサを形成した高密度な
実装が行われるようになってきた。
従来例のひとつとして、特開昭５７−３７８１８号公報
が挙げられる。これには、電気的に接続するよう、メタ
ライズされたガラスセラミックシートの積層材の１対の
間に複数個のコンデンサ素子のアレイを取り付け、各コ
ンデンサ素子が２枚の導電性物質の層の相互間に挾まれ
た誘電率の高い非常に小さい物質と、上記チップ及び上
記端子に外表面を介して外部接続するようバイアに上記
コンデンサ素子の電気的接続を与える手段とを含むとこ
ろのチップ用キャリアが開示されている。このコンデン
サ素子は印刷により形成されており、またコンデンサと
電極とを接続する構造であるため、電源の変動を生じた
り、より高い誘電体を得ることが難しい。
が挙げられる。これには、電気的に接続するよう、メタ
ライズされたガラスセラミックシートの積層材の１対の
間に複数個のコンデンサ素子のアレイを取り付け、各コ
ンデンサ素子が２枚の導電性物質の層の相互間に挾まれ
た誘電率の高い非常に小さい物質と、上記チップ及び上
記端子に外表面を介して外部接続するようバイアに上記
コンデンサ素子の電気的接続を与える手段とを含むとこ
ろのチップ用キャリアが開示されている。このコンデン
サ素子は印刷により形成されており、またコンデンサと
電極とを接続する構造であるため、電源の変動を生じた
り、より高い誘電体を得ることが難しい。
他の従来例として特開昭６０−１７７６９６号公報が挙
げられる。これには誘電体セラミックと絶縁体セラミッ
クとが一体化した基板が示されている。この基板は、そ
の内部に抵抗体、コンデンサ、信号回路の少なくともひ
とつと電源回路とが形成され、かつ電子素子の実装パッ
ドが基板の両面に形成されている複合セラミックス基板
において、前記電源回路に接続する電極パターンと電源
の帰線となる接地側に接続する電極パターンとが前記誘
電体セラミックス層を介して対向して配置される複合セ
ラミックス基板である。誘電体セラミックス層の２層の
間に電源回路を設けたコンデンサを形成することによっ
て耐雑音性の高い複合セラミック基板を得ている。
げられる。これには誘電体セラミックと絶縁体セラミッ
クとが一体化した基板が示されている。この基板は、そ
の内部に抵抗体、コンデンサ、信号回路の少なくともひ
とつと電源回路とが形成され、かつ電子素子の実装パッ
ドが基板の両面に形成されている複合セラミックス基板
において、前記電源回路に接続する電極パターンと電源
の帰線となる接地側に接続する電極パターンとが前記誘
電体セラミックス層を介して対向して配置される複合セ
ラミックス基板である。誘電体セラミックス層の２層の
間に電源回路を設けたコンデンサを形成することによっ
て耐雑音性の高い複合セラミック基板を得ている。
更に別の従来例として、特開昭６１−４７６９１号公報
が挙げら九る。これにはコンデンサ素子と、前記コンデ
ンサ素子及び外部電極間を電気的に接続した導体配線と
を、絶縁性のセラミックスで一体成形封止したセラミッ
クス複合基板が開示さ九ている。これは、Ｍ電性グリー
ンシートが外部に露出しない程度に絶縁性グリーンシー
トの間に挾んだ構造のセラミックス複合基板で、該基板
のほぼ全面に誘電性シートが設けられており、密封する
ことにより湿気に対する特性の改善を計っている。
が挙げら九る。これにはコンデンサ素子と、前記コンデ
ンサ素子及び外部電極間を電気的に接続した導体配線と
を、絶縁性のセラミックスで一体成形封止したセラミッ
クス複合基板が開示さ九ている。これは、Ｍ電性グリー
ンシートが外部に露出しない程度に絶縁性グリーンシー
トの間に挾んだ構造のセラミックス複合基板で、該基板
のほぼ全面に誘電性シートが設けられており、密封する
ことにより湿気に対する特性の改善を計っている。
更に他の従来例として、特開昭６２−２１１９９５号公
報が挙げられる。これには一対のセラミックグリーンシ
ートを積層したときにコンデンサを形成するように前記
一対のセラミックグリーンシートの対向する面上に電極
層及び誘電体層を印刷した後、セラミックグリーンシー
トを積層し、一体焼結することによりコンデンサを内蔵
した回路基板の製造方法が開示されている。コンデンサ
は印刷によって形成され、誘電体グリーンシートを適用
する方法は一般的でないとしている。
報が挙げられる。これには一対のセラミックグリーンシ
ートを積層したときにコンデンサを形成するように前記
一対のセラミックグリーンシートの対向する面上に電極
層及び誘電体層を印刷した後、セラミックグリーンシー
トを積層し、一体焼結することによりコンデンサを内蔵
した回路基板の製造方法が開示されている。コンデンサ
は印刷によって形成され、誘電体グリーンシートを適用
する方法は一般的でないとしている。
以上に示した各従来例は、いずれも抵抗、コンデンサを
基板内に形成して機器の小型化を計っているが、演算速
度の高速化の点について配慮がされておらず、大型電子
計算機の場合には特に演算速度の高速化が問題となる。
基板内に形成して機器の小型化を計っているが、演算速
度の高速化の点について配慮がされておらず、大型電子
計算機の場合には特に演算速度の高速化が問題となる。
この問題について更に詳しく説明する。電子機器、特に
大型電子計算機は高集積化、小型化はもちろんのこと、
演算速度の高速化が要求されている。電子計算機は高速
化に伴って、同時に切換える論理回路の数が多くなるた
め、現状のものは同時切換えに伴うノイズが発生し、高
速化が損われている。そこで同時切換のノイズを低減す
る工夫としてコンデンサを回路に入れる工夫がとられて
いる。しかし、従来例にもあるように主として、キャリ
ア基板表面にチップコンデンサを搭載したり、あるいは
基板内にコンデンサ素子や比誘電率の高いシートを積層
させてコンデンサを内蔵させている。しかし、従来例は
、コンデンサを形成するのに用いられる誘電体と電気信
号の伝わる信号用導体とが接する構造になっていたり、
コンデンサの配置が電源用や接地用導体と絶縁体を介し
て接続する構造になっていた。このような構造では。
大型電子計算機は高集積化、小型化はもちろんのこと、
演算速度の高速化が要求されている。電子計算機は高速
化に伴って、同時に切換える論理回路の数が多くなるた
め、現状のものは同時切換えに伴うノイズが発生し、高
速化が損われている。そこで同時切換のノイズを低減す
る工夫としてコンデンサを回路に入れる工夫がとられて
いる。しかし、従来例にもあるように主として、キャリ
ア基板表面にチップコンデンサを搭載したり、あるいは
基板内にコンデンサ素子や比誘電率の高いシートを積層
させてコンデンサを内蔵させている。しかし、従来例は
、コンデンサを形成するのに用いられる誘電体と電気信
号の伝わる信号用導体とが接する構造になっていたり、
コンデンサの配置が電源用や接地用導体と絶縁体を介し
て接続する構造になっていた。このような構造では。
誘電率の高い部分を電気信号が伝播する時に大きな遅延
を生じてしまい、コンデンサを入れることによる高速化
という効果を損ねる問題があった。
を生じてしまい、コンデンサを入れることによる高速化
という効果を損ねる問題があった。
また、半導体チップの高密度化により、チップ１個あた
りの端子数はますます増加しており、近年では２００個
を超えるチップも生産されはじめている。このため、電
源用及び接地用端子、信号用端子も各々１００個を超え
る端子を有し、これを接続するためのキャリア基板も、
導体数が２００個を超えるほどになってきている。従っ
て、その接続方法も複雑となる。
りの端子数はますます増加しており、近年では２００個
を超えるチップも生産されはじめている。このため、電
源用及び接地用端子、信号用端子も各々１００個を超え
る端子を有し、これを接続するためのキャリア基板も、
導体数が２００個を超えるほどになってきている。従っ
て、その接続方法も複雑となる。
本発明の目的は、信号伝播速度の性能を損なうことのな
いコンデンサを内蔵したキャリア基板及びその製造方法
、それを備えた半導体装置、半導体モジュール、更にコ
ンピュータ実装装置を提供せんとするものである。
いコンデンサを内蔵したキャリア基板及びその製造方法
、それを備えた半導体装置、半導体モジュール、更にコ
ンピュータ実装装置を提供せんとするものである。
上記目的を達成するため、本発明に係るキャリア基板は
、セラミック絶縁材層と、この絶縁材層内に配設された
コンデンサと、このコンデンサの配設位置を外して前記
絶縁材層に貫設された１個以上の信号用導体と、前記コ
ンデンサの配設位置を通って前記絶縁材層に貫設され且
つその貫設部においてコンデンサの誘電体と直接接触さ
れた１個以上の電源用及び／または接地用導体と、を備
えたものである。特に、信号用端子が１００個、電源用
及び接地用端子が１００個を超えるチップでは、そのキ
ャリア基板において、信号用導体が誘電体と接触せず、
電源用及び接地用導体が誘電体と接触するように構成す
るために、信号用導体、電源用及び接地用導体をグルー
プにして、キャリア基板内に配置することが必要になる
。
、セラミック絶縁材層と、この絶縁材層内に配設された
コンデンサと、このコンデンサの配設位置を外して前記
絶縁材層に貫設された１個以上の信号用導体と、前記コ
ンデンサの配設位置を通って前記絶縁材層に貫設され且
つその貫設部においてコンデンサの誘電体と直接接触さ
れた１個以上の電源用及び／または接地用導体と、を備
えたものである。特に、信号用端子が１００個、電源用
及び接地用端子が１００個を超えるチップでは、そのキ
ャリア基板において、信号用導体が誘電体と接触せず、
電源用及び接地用導体が誘電体と接触するように構成す
るために、信号用導体、電源用及び接地用導体をグルー
プにして、キャリア基板内に配置することが必要になる
。
本発明は、１個のチップを搭載した半導体チップキャリ
アであって、そのキャリアはコンデンサを備え、以下の
構成からなっている。
アであって、そのキャリアはコンデンサを備え、以下の
構成からなっている。
（ａ）第１と第２の主表面を有するセラミックス体であ
る。
る。
（ｂ）セラミックス体の１表面に搭載されたチップに接
続している電源用導体、接地用導体及び信号用導体から
なる多数の導体を備え、該導体の各々はセラミックス体
の一方の表面から他方の表面へ貫通している。
続している電源用導体、接地用導体及び信号用導体から
なる多数の導体を備え、該導体の各々はセラミックス体
の一方の表面から他方の表面へ貫通している。
（Ｃ）セラミックス体に埋められた、誘電体からなるコ
ンデンサは、セラミックス体の主表面から離れている。
ンデンサは、セラミックス体の主表面から離れている。
（ｄ）セラミックス体に埋められた電極層は、誘電体に
接触し、コンデンサを形成する。
接触し、コンデンサを形成する。
（８）電源用導体と接地用導体とは、セラミックス体の
中を貫通し、誘電体層と接触して、電源用導体と接地用
導体との間にコンデンサを形成するための電極に接続す
る。信号用導体は、誘電体層と接触せず、かつ誘電体層
の側端面から一定の距離を有している。
中を貫通し、誘電体層と接触して、電源用導体と接地用
導体との間にコンデンサを形成するための電極に接続す
る。信号用導体は、誘電体層と接触せず、かつ誘電体層
の側端面から一定の距離を有している。
本発明に係るキャリア基板の製造方法は、セラミック絶
縁材料のグリーンシートに複数の穴を貫設する工程と、
誘電体のグリーンシートに同様の穴を貫設する工程と、
前記両グリーンシートの穴に導体ペーストを充填する工
程と、セラミック絶縁材料のグリーンシートに電極のパ
ターンを印刷する工程と、誘電体のグリーンシートを他
のグリーンシートで各穴位置を合わせて挾む工程と、熱
間プレスより各グリーンシートを圧着する工程と、を含
むものである。
縁材料のグリーンシートに複数の穴を貫設する工程と、
誘電体のグリーンシートに同様の穴を貫設する工程と、
前記両グリーンシートの穴に導体ペーストを充填する工
程と、セラミック絶縁材料のグリーンシートに電極のパ
ターンを印刷する工程と、誘電体のグリーンシートを他
のグリーンシートで各穴位置を合わせて挾む工程と、熱
間プレスより各グリーンシートを圧着する工程と、を含
むものである。
また、本発明に係る半導体チップキャリア基板は、セラ
ミック絶縁材層と、この絶縁材層内に配設されたコンデ
ンサと、このコンデンサの配設位置を外して前記絶縁材
層に貫設された１個以上の信号用導体と、前記コンデン
サの配設位置を通って前記絶縁材層に貫設され且つその
貫設部においてコンデンサの誘電体と直接接触された１
個以上の電源用及び／または接地用導体と、を備えたキ
ャリア基板と、前記キャリア基板の一方の面に前記各導
体と導通されて配設された回路チップと、該回路チップ
を封止するハウジングと、を備えたものである。
ミック絶縁材層と、この絶縁材層内に配設されたコンデ
ンサと、このコンデンサの配設位置を外して前記絶縁材
層に貫設された１個以上の信号用導体と、前記コンデン
サの配設位置を通って前記絶縁材層に貫設され且つその
貫設部においてコンデンサの誘電体と直接接触された１
個以上の電源用及び／または接地用導体と、を備えたキ
ャリア基板と、前記キャリア基板の一方の面に前記各導
体と導通されて配設された回路チップと、該回路チップ
を封止するハウジングと、を備えたものである。
また１本発明に係る半導体モジュールは、セラミック絶
縁材層と、この絶縁材層内に配設されたコンデンサと、
このコンデンサの配設位置を外して前記絶縁材層に貫設
された１個以上の信号用導体と、前記コンデンサの配設
位置を通って前記絶縁材層に貫設され且つその貫設部に
おいてコンデンサの誘電体と直接接触された１個以上の
電源用及び／または接地用導体と、を備えたキャリア基
板と、前記キャリア基板の一方の面に前記各導体と貫通
されて配設された回路チップと、前記キャリア基板の他
方の面に前記各導体と導通されて配設されたモジュール
基板と、を備えたものである。
縁材層と、この絶縁材層内に配設されたコンデンサと、
このコンデンサの配設位置を外して前記絶縁材層に貫設
された１個以上の信号用導体と、前記コンデンサの配設
位置を通って前記絶縁材層に貫設され且つその貫設部に
おいてコンデンサの誘電体と直接接触された１個以上の
電源用及び／または接地用導体と、を備えたキャリア基
板と、前記キャリア基板の一方の面に前記各導体と貫通
されて配設された回路チップと、前記キャリア基板の他
方の面に前記各導体と導通されて配設されたモジュール
基板と、を備えたものである。
また、本発明に係るコンピュータ実装装置は。
セラミック絶縁材層と、この絶縁材層内に配設されたコ
ンデンサと、このコンデンサの配設位置を外して前記絶
縁材層に貫設された１個以上の信号用導体と、前記コン
デンサの配設位置を通って前記絶縁材層に貫設され且つ
その貫設部においてコンデンサをつくる誘電体と直接接
触された１個以上の電源用及び／または接地用導体と、
を備えたキャリア基板と、前記キャリア基板の一方の面
に前記各導体と導通されて配設された回路チップと、該
回路チップを封止すると共に冷媒によって冷却されるハ
ウジングと、前記キャリア基板の他方の面に前記各導体
と導通されて配設されたモジュール基板と、このモジュ
ール基板が電気的に接続されるバックボードと、を備え
たものである。
ンデンサと、このコンデンサの配設位置を外して前記絶
縁材層に貫設された１個以上の信号用導体と、前記コン
デンサの配設位置を通って前記絶縁材層に貫設され且つ
その貫設部においてコンデンサをつくる誘電体と直接接
触された１個以上の電源用及び／または接地用導体と、
を備えたキャリア基板と、前記キャリア基板の一方の面
に前記各導体と導通されて配設された回路チップと、該
回路チップを封止すると共に冷媒によって冷却されるハ
ウジングと、前記キャリア基板の他方の面に前記各導体
と導通されて配設されたモジュール基板と、このモジュ
ール基板が電気的に接続されるバックボードと、を備え
たものである。
上記チップキャリア基板において、信号用導体はコンデ
ンサを形成する誘電体の側端面から一定の距離を有して
いることが望ましい。信号用導体が高誘電率層に近づく
と、誘電体の影響を受けて信号伝播速度が遅くなるから
である。少なくとも、距離にして５０μｍ以上、理想的
には１００μｍ離れていることが望ましい。
ンサを形成する誘電体の側端面から一定の距離を有して
いることが望ましい。信号用導体が高誘電率層に近づく
と、誘電体の影響を受けて信号伝播速度が遅くなるから
である。少なくとも、距離にして５０μｍ以上、理想的
には１００μｍ離れていることが望ましい。
上記半導体モジュールにおいて、コンデンサの静電容量
は０．０１μＦ以上であるのがよい。あるいは、電源用
及び／または接地用導体が接触するコンデンサの誘電体
の比誘電率は５００〜２００００、信号用導体が接触す
るセラミック絶縁材料の比誘電率は３〜６であるのがよ
い。また、キャリア基板の平面でコンデンサの占める面
積が４０〜６０％であるのがよい。
は０．０１μＦ以上であるのがよい。あるいは、電源用
及び／または接地用導体が接触するコンデンサの誘電体
の比誘電率は５００〜２００００、信号用導体が接触す
るセラミック絶縁材料の比誘電率は３〜６であるのがよ
い。また、キャリア基板の平面でコンデンサの占める面
積が４０〜６０％であるのがよい。
上記半導体装置において、コンデンサはキャリア基板の
中央芯部に配設され、電源用及び／または接地用導体は
キャリア基板の中央部にグループで配設され、信号用導
体はキャリア基板の外周部にグループで配設されている
のがよい。すなわち、電源用、接地用導体は、信号用導
体のグループに囲まれてキャリアの中央部に配設されて
いるのがよい。または、その逆にコンデンサはキャリア
基板の外周の芯部に配設され、電源用及び／または接地
用導体はキャリア基板の外周部にグループで配設され、
信号用導体はキャリア基板の中央部にグループで配設さ
れているのがよい。すなわち、信号用導体のグループは
、電源用、接地用導体のグループに囲まれてキャリアの
中央部に配設されているのがよい。また、キャリア基板
１個に対して回路チップがＬＳＩチップ１個である半導
体装置、あるいはキャリア基板１個に対して回路チップ
が２個以上である半導体装置のいずれでもよい。
中央芯部に配設され、電源用及び／または接地用導体は
キャリア基板の中央部にグループで配設され、信号用導
体はキャリア基板の外周部にグループで配設されている
のがよい。すなわち、電源用、接地用導体は、信号用導
体のグループに囲まれてキャリアの中央部に配設されて
いるのがよい。または、その逆にコンデンサはキャリア
基板の外周の芯部に配設され、電源用及び／または接地
用導体はキャリア基板の外周部にグループで配設され、
信号用導体はキャリア基板の中央部にグループで配設さ
れているのがよい。すなわち、信号用導体のグループは
、電源用、接地用導体のグループに囲まれてキャリアの
中央部に配設されているのがよい。また、キャリア基板
１個に対して回路チップがＬＳＩチップ１個である半導
体装置、あるいはキャリア基板１個に対して回路チップ
が２個以上である半導体装置のいずれでもよい。
また、キャリア基板内の信号用導体は、コンデンサの側
端面から５０μｍ以上、理想的には１００μｍ以上離れ
て配設されているのがよい。
端面から５０μｍ以上、理想的には１００μｍ以上離れ
て配設されているのがよい。
また、本発明に係るキャリア基板は、比誘電率の比が１
００倍以上の差がある異なる部分を含有する絶縁材層と
、この絶縁材層のうち比誘電率の小さい部分のみに貫設
された１個以上、理想的には１００個以上の信号用導体
と、絶縁材層のうち比誘電率の大きい部分を経由して貫
設された１個以上、理想的には１００個以上の電源用及
び／または接地用導体と、を備えたものである。
００倍以上の差がある異なる部分を含有する絶縁材層と
、この絶縁材層のうち比誘電率の小さい部分のみに貫設
された１個以上、理想的には１００個以上の信号用導体
と、絶縁材層のうち比誘電率の大きい部分を経由して貫
設された１個以上、理想的には１００個以上の電源用及
び／または接地用導体と、を備えたものである。
本発明は、キャリア基板内で信号用導体がコンデンサ部
分を経由せず、電源用及び／または接地用導体のみがコ
ンデンサ部分を経由するので、電気信号は誘電率の低い
部分だけを通過することになり、信号伝播速度の高速化
が繊維される。一方。
分を経由せず、電源用及び／または接地用導体のみがコ
ンデンサ部分を経由するので、電気信号は誘電率の低い
部分だけを通過することになり、信号伝播速度の高速化
が繊維される。一方。
電源用及び／または接地用導体はコンデンサの誘電体と
直接接触することにより、該コンデンサの静電容量のロ
スを低減でき、電気信号の波形を改善し、ノイズ量を低
減する。
直接接触することにより、該コンデンサの静電容量のロ
スを低減でき、電気信号の波形を改善し、ノイズ量を低
減する。
以下、本発明を図示の実施例に基づいて詳細に説明する
。第１図は本発明に係るキャリア基板の製造方法を示す
工程図である。最終工程に示した基板が本発明に係るキ
ャリア基板１の断面図である。このキャリア基板１は、
セラミック絶縁材層２内にコンデンサ３が配設されてい
る。このコンデンサ３は誘電体４とその電極５とからな
る。このコンデンサ３の静電容量は０．０１μＦ以上に
設定すればノイズ低減に有効である。その静電容量が０
．０１μＦ未満ではノイズ低限が不充分となる。尚、そ
の静電容量は０．０５μＦ以上であれば、ノイズ低減を
より一層図れるので望ましい。
。第１図は本発明に係るキャリア基板の製造方法を示す
工程図である。最終工程に示した基板が本発明に係るキ
ャリア基板１の断面図である。このキャリア基板１は、
セラミック絶縁材層２内にコンデンサ３が配設されてい
る。このコンデンサ３は誘電体４とその電極５とからな
る。このコンデンサ３の静電容量は０．０１μＦ以上に
設定すればノイズ低減に有効である。その静電容量が０
．０１μＦ未満ではノイズ低限が不充分となる。尚、そ
の静電容量は０．０５μＦ以上であれば、ノイズ低減を
より一層図れるので望ましい。
コンデンサ３の誘電体４の材料としては、比誘電率が高
い程、コンデンサ部の静電容量を大きくすることができ
るので望ましい。比誘電率が５００以下でもコンデンサ
を作製することができるが。
い程、コンデンサ部の静電容量を大きくすることができ
るので望ましい。比誘電率が５００以下でもコンデンサ
を作製することができるが。
層数が少ないと、静電容量が０．０１μＦ未満となり、
ノイズ低減に効果がない。積層数を増加して静電容量を
大きくすることも可能であるが、積層数が５層以上にも
なると、低誘電率材料との複合化が困難になる。従って
、誘電体材料は、比誘電率が５００〜２００００のもの
で高いほどよい。
ノイズ低減に効果がない。積層数を増加して静電容量を
大きくすることも可能であるが、積層数が５層以上にも
なると、低誘電率材料との複合化が困難になる。従って
、誘電体材料は、比誘電率が５００〜２００００のもの
で高いほどよい。
尚、２００００以上であってもよいことは勿論である。
一方、絶縁材層２の絶縁材料は、その比誘電率を３〜６
に設定するのが、信号伝播速度の高速化を繊維する上で
望ましい。
に設定するのが、信号伝播速度の高速化を繊維する上で
望ましい。
コンデンサ３の配設位置を通って絶縁材層２に複数（第
１図では４本）の電源用導体６（または接地用導体）が
貫設されている。この導体６はコンデンサ３の誘電体４
と直接接触すると共に電極５と接続されている。一方、
コンデンサ３の配設位置を外して信号用導体７が絶縁材
層２に配設されている。このため、電源用導体と接地用
導体、信号用導体は、それぞれグループ分けをしてセラ
ミックス体中に配置されている。
１図では４本）の電源用導体６（または接地用導体）が
貫設されている。この導体６はコンデンサ３の誘電体４
と直接接触すると共に電極５と接続されている。一方、
コンデンサ３の配設位置を外して信号用導体７が絶縁材
層２に配設されている。このため、電源用導体と接地用
導体、信号用導体は、それぞれグループ分けをしてセラ
ミックス体中に配置されている。
次に、第１図に示した製造工程の各工程を説明する。先
ずセラミック絶縁材料のグリーンシート８に複数の穴９
を貫設する。この複数の穴９のうちのいくつかは信号用
導体用のものであり、残りは電源用導体（または接地用
導体）用のものである６また誘電体のグリーンシート１
０にも同様の穴１１を貫設する。そして、両グリーンシ
ート８゜１０の穴に導体ペースト１２．１３を充填する
。
ずセラミック絶縁材料のグリーンシート８に複数の穴９
を貫設する。この複数の穴９のうちのいくつかは信号用
導体用のものであり、残りは電源用導体（または接地用
導体）用のものである６また誘電体のグリーンシート１
０にも同様の穴１１を貫設する。そして、両グリーンシ
ート８゜１０の穴に導体ペースト１２．１３を充填する
。
そして、グリーンシート８にコンデンサの電極１４とな
るもののパターンを印刷する。同様のグリーンシート８
を多数積層できるように多数製造する。次に、誘電体の
グリーンシー）−１０を他のグリーンシート８で挾むと
共に各穴位置を合わせて、導体ペースト１２．１３が同
軸上に並ぶようにする。そして、熱間プレスにより各グ
リーンシート８，１０を圧着し、キャリア基板１を製造
する。
るもののパターンを印刷する。同様のグリーンシート８
を多数積層できるように多数製造する。次に、誘電体の
グリーンシー）−１０を他のグリーンシート８で挾むと
共に各穴位置を合わせて、導体ペースト１２．１３が同
軸上に並ぶようにする。そして、熱間プレスにより各グ
リーンシート８，１０を圧着し、キャリア基板１を製造
する。
以下に、具体的に実施例を示す。尚、以下で、「部」は
重量部を示し、「％」は重量％を示す。
重量部を示し、「％」は重量％を示す。
尖許■よ
まず、グリーンシートを作るためのスラリーを作る。
原料粉末としては、酸化物に換算して、ＭｇＯを９〜１
５％、ＣａＯを０〜５％ＨＡ Ｑ ２０３を３５〜４５
％、Ｂ２Ｏ３を４０〜５５％とし、総量１００％となる
ように選んだ組成である平均粒径５μｍのガラス粉末と
平均粒径１μｍの５ｉＯｚ粉末を、ガラス粉末９５〜４
０％、５ｉＯｚ粉末５〜６ｏ％の混合比で配合し、この
粉末にメタクリル酸系のバインダ２０部、トリクロロエ
チレン１２４部、テトラクロロエチレン３２部、ｎ−ブ
チルアルコール４４部を加え、ボールミルで２４時時間
式混合してスラリーを作った。次に真空脱気処理により
適当な粘度に調整した。次に、このスラリーをドクター
ブレードを用いてシリコンコートしたポリエステルフィ
ルム上に０．５ｍ厚さに塗布し、その後乾燥して絶縁材
料のグリーンシートを作製した。
５％、ＣａＯを０〜５％ＨＡ Ｑ ２０３を３５〜４５
％、Ｂ２Ｏ３を４０〜５５％とし、総量１００％となる
ように選んだ組成である平均粒径５μｍのガラス粉末と
平均粒径１μｍの５ｉＯｚ粉末を、ガラス粉末９５〜４
０％、５ｉＯｚ粉末５〜６ｏ％の混合比で配合し、この
粉末にメタクリル酸系のバインダ２０部、トリクロロエ
チレン１２４部、テトラクロロエチレン３２部、ｎ−ブ
チルアルコール４４部を加え、ボールミルで２４時時間
式混合してスラリーを作った。次に真空脱気処理により
適当な粘度に調整した。次に、このスラリーをドクター
ブレードを用いてシリコンコートしたポリエステルフィ
ルム上に０．５ｍ厚さに塗布し、その後乾燥して絶縁材
料のグリーンシートを作製した。
次に同様にして、誘電体を原料とした厚さ５０μｍのグ
リーンシートを作製した。原料として使用した誘電体は
、主成分としてＰ ｂ Ｏ，Ｆ ａｚＯｓ。
リーンシートを作製した。原料として使用した誘電体は
、主成分としてＰ ｂ Ｏ，Ｆ ａｚＯｓ。
ＷＯａ 、ＴｉＯ２、Ｎｂ２０ｇからなる比誘電率が約
１００００のセラミックであった。
１００００のセラミックであった。
第１図に示すように上記で作製したガラス粉とＳｉＯｘ
粉からなるグリーンシート８に直径１００μｍの穴９を
あけた。次に誘電体のグリーンシート１０に直径１００
μｍの穴１１をあけた。
粉からなるグリーンシート８に直径１００μｍの穴９を
あけた。次に誘電体のグリーンシート１０に直径１００
μｍの穴１１をあけた。
次に両グリーンシート８，１０にあけた穴に適当に粘度
を調整したＰｄの含有量が１５〜３０％のＡｇ−Ｐｄ導
体ペースト１２．１３を充填した。
を調整したＰｄの含有量が１５〜３０％のＡｇ−Ｐｄ導
体ペースト１２．１３を充填した。
更に第１図に示すように、Ｐｄの含有量が１５〜３０％
のＡｇ−Ｐｄ導体ペーストを用いて、コンデンサの電極
１４となるべきパターンをグリーンシート８の中央部に
印刷した。そして、誘電体のグリーンシート１０を絶縁
材料のグリーンシート８の中央部に挾み、更に、Ａｇ−
Ｐｄ、導体ペーストを充填した絶縁材料の他のグリーン
シート８を複数枚積層した後、熱間プレスにより圧着し
た。
のＡｇ−Ｐｄ導体ペーストを用いて、コンデンサの電極
１４となるべきパターンをグリーンシート８の中央部に
印刷した。そして、誘電体のグリーンシート１０を絶縁
材料のグリーンシート８の中央部に挾み、更に、Ａｇ−
Ｐｄ、導体ペーストを充填した絶縁材料の他のグリーン
シート８を複数枚積層した後、熱間プレスにより圧着し
た。
圧着条件は、温度が１００℃で、圧力が１０ｋｇｆ／
ａｎ ”である。このようにして作製した積層板を、バ
インダ抜きのために、１００℃／ｈ以下の昇温速度で昇
温し、５００″ＣＸ３ｈの脱脂を行った後。
ａｎ ”である。このようにして作製した積層板を、バ
インダ抜きのために、１００℃／ｈ以下の昇温速度で昇
温し、５００″ＣＸ３ｈの脱脂を行った後。
２００℃／ｈの昇温速度で昇温し、９００〜１０００℃
で焼成した。焼成の雰囲気は大気中であった。
で焼成した。焼成の雰囲気は大気中であった。
作成したキャリア基板１の中央部に形成されたコンデン
サ３の静電容量は、約０．０１μＦで、誘電体４の厚さ
は４０μｍであった。内蔵したコンデンサ３の回りには
クラック及びはがれ等は認められなかった。本実施例に
よれば、キャリア基板１の内部のスルーホール部を伝播
する電気信号はコンデンサ３部分を通過しないため、コ
ンデンサをキャリア基板内の全面に配置し、信号配線の
スルーホールにコンデンサが接している時を基準にして
９０％の信号伝播の高速化ができた。なお、本実施例の
キャリア基板の厚さはＩＩ［１１１、スルーホール径は
８０μｍである。
サ３の静電容量は、約０．０１μＦで、誘電体４の厚さ
は４０μｍであった。内蔵したコンデンサ３の回りには
クラック及びはがれ等は認められなかった。本実施例に
よれば、キャリア基板１の内部のスルーホール部を伝播
する電気信号はコンデンサ３部分を通過しないため、コ
ンデンサをキャリア基板内の全面に配置し、信号配線の
スルーホールにコンデンサが接している時を基準にして
９０％の信号伝播の高速化ができた。なお、本実施例の
キャリア基板の厚さはＩＩ［１１１、スルーホール径は
８０μｍである。
尖産叢主
実施例１で作成した絶縁材料のグリーンシート８を、実
施例１と同様にしてスルーホールにＡ、 ｇ−Ｐｄ導体
ペーストを充填し、コンデンサ３の電極となるべきパタ
ーンにＡｇ−Ｐｄ導体ペーストを印刷した。更に乾燥さ
せた後に実施例１の誘電体の粉末から作製した誘電体ペ
ーストを前記グリーンシート８に印刷し、実施例１と同
様にして、他のグリーンシート８で挾み、実施例１と同
様に複数枚のグリーンシートと共に積層し、圧着して９
００〜１０００℃で焼成した。雰囲気は大気中であった
。
施例１と同様にしてスルーホールにＡ、 ｇ−Ｐｄ導体
ペーストを充填し、コンデンサ３の電極となるべきパタ
ーンにＡｇ−Ｐｄ導体ペーストを印刷した。更に乾燥さ
せた後に実施例１の誘電体の粉末から作製した誘電体ペ
ーストを前記グリーンシート８に印刷し、実施例１と同
様にして、他のグリーンシート８で挾み、実施例１と同
様に複数枚のグリーンシートと共に積層し、圧着して９
００〜１０００℃で焼成した。雰囲気は大気中であった
。
作製したキャリア基板の内部に形成されたコンデンサ３
の静電容量は、約０．０２μＦで、誘電体４の厚さは２
０μｍである。内蔵したコンデンサの回りには、クラッ
ク及びはがれ等は認められなかった。またキャリア基板
に、そり、変形などは認められなかった。
の静電容量は、約０．０２μＦで、誘電体４の厚さは２
０μｍである。内蔵したコンデンサの回りには、クラッ
ク及びはがれ等は認められなかった。またキャリア基板
に、そり、変形などは認められなかった。
また、本実施例では８２％の信号伝播の高速化ができた
。
。
去］ｎｔ走
酸化物に換算して、５ｉＯｚを７０〜８０％、Ｂ２Ｏ３
を１０〜２０％、ＡＱｚＯａを０〜０．２％Ｋ ２０
を０〜５％、ＺｎＯを０〜０．２ ％とし、総重量１０
０％となるように選んだ組成である平均粒径５μｍのガ
ラス粉末と、平抱粒径１μｍのＡＱ２０ａ粉末とを、前
記ガラス粉末９０〜６０％。
を１０〜２０％、ＡＱｚＯａを０〜０．２％Ｋ ２０
を０〜５％、ＺｎＯを０〜０．２ ％とし、総重量１０
０％となるように選んだ組成である平均粒径５μｍのガ
ラス粉末と、平抱粒径１μｍのＡＱ２０ａ粉末とを、前
記ガラス粉末９０〜６０％。
ＡＱｚＯａ粉末１０〜４０％の混合比で配合し、この粉
末にフタル酸系のバインダ２０部、トリクロロエチレン
１２４部、テトラクロロエチレン３２部、ｎ−ブチルア
ルコール４４部を加え、ボールミルで２４時間混合して
スラリーを作る。更に実施例１と同様にしてグリーンシ
ートを作製した。
末にフタル酸系のバインダ２０部、トリクロロエチレン
１２４部、テトラクロロエチレン３２部、ｎ−ブチルア
ルコール４４部を加え、ボールミルで２４時間混合して
スラリーを作る。更に実施例１と同様にしてグリーンシ
ートを作製した。
更に実施例１と同様にスルーホールにＡｇ−Ｐｄ導体ペ
ーストを充填し、更に電極を印刷した。
ーストを充填し、更に電極を印刷した。
更に実施例１で作製した誘電体のグリーンシートを実施
例１と同様に絶縁材料のグリーンシートで挾み、積層し
て、圧着した後、９００〜９５０℃で焼成した。雰囲気
は大気中であった。
例１と同様に絶縁材料のグリーンシートで挾み、積層し
て、圧着した後、９００〜９５０℃で焼成した。雰囲気
は大気中であった。
作製したキャリア基板の中央部に形成したコンデンサの
静電容量は約０．１μＦで、誘電体の厚さは４０μｍで
あった。内蔵したコンデンサの回りには、クラック及び
はがれ等は認められなかった。また、本実施例では、９
０％の信号伝播の高速化ができた。
静電容量は約０．１μＦで、誘電体の厚さは４０μｍで
あった。内蔵したコンデンサの回りには、クラック及び
はがれ等は認められなかった。また、本実施例では、９
０％の信号伝播の高速化ができた。
失立叢土
実施例１〜３で使用したＡｇ−Ｐｄ導体ペーストの代わ
りに、金ペーストでスルーホール充填及び電極を形成し
た。内蔵したコンデンサの回りには、クラック及びはが
れ等は認められなかった。
りに、金ペーストでスルーホール充填及び電極を形成し
た。内蔵したコンデンサの回りには、クラック及びはが
れ等は認められなかった。
金を使用することにより、マイグレーション等に対する
信頼性の高いコンデンサ内蔵セラミラグキャリア基板が
得られた。スルーホールに誘電体が接している時を基準
にすると、本実施例では遅延時間が１０〜１８％となっ
て、８２〜９０％の信号伝播の高速化ができた。
信頼性の高いコンデンサ内蔵セラミラグキャリア基板が
得られた。スルーホールに誘電体が接している時を基準
にすると、本実施例では遅延時間が１０〜１８％となっ
て、８２〜９０％の信号伝播の高速化ができた。
第２図は本発明に係る半導体装置の一実施例を示す断面
図である。第１図に示したキャリア基板１にＬＳＩチッ
プ１５が搭載され、ハウジング１６によって気密封止さ
れている。ＬＳＩチップ１５とハウジング１６との間に
伝熱ブロック１７が配設され、ＬＳＩチップ１５の発熱
が放熱されるようになっている。尚、ハウジング１６に
は図示しないが、冷媒の流路が設けられている。ＬＳＩ
チップ１５は、キャリア基板１の各導体６，７とはんだ
端子１８とで接続され、その部分が樹脂１９で被着固定
されている。キャリア基板１の他面にも、はんだ端子２
０が各導体６，７の端部に設けられ、他のモジュール基
板に接続できるようになっている。
図である。第１図に示したキャリア基板１にＬＳＩチッ
プ１５が搭載され、ハウジング１６によって気密封止さ
れている。ＬＳＩチップ１５とハウジング１６との間に
伝熱ブロック１７が配設され、ＬＳＩチップ１５の発熱
が放熱されるようになっている。尚、ハウジング１６に
は図示しないが、冷媒の流路が設けられている。ＬＳＩ
チップ１５は、キャリア基板１の各導体６，７とはんだ
端子１８とで接続され、その部分が樹脂１９で被着固定
されている。キャリア基板１の他面にも、はんだ端子２
０が各導体６，７の端部に設けられ、他のモジュール基
板に接続できるようになっている。
本実施例は、キャリア基板１が１個に対して、ＬＳＩチ
ップ１５が１個である。また、コンデンサ３はキャリア
基板１の中央芯部に配設され、電源用導体６はキャリア
基板１の中央部に配設され、一方、信号用導体７はキャ
リア基板１の外周部に配設されている。コンデンサ３を
キャリア基板１の芯部に設けたので、その誘電体４とＬ
ＳＩチップ１５との間隔を小さくでき、ノイズ低減を一
層図ることができる。
ップ１５が１個である。また、コンデンサ３はキャリア
基板１の中央芯部に配設され、電源用導体６はキャリア
基板１の中央部に配設され、一方、信号用導体７はキャ
リア基板１の外周部に配設されている。コンデンサ３を
キャリア基板１の芯部に設けたので、その誘電体４とＬ
ＳＩチップ１５との間隔を小さくでき、ノイズ低減を一
層図ることができる。
また、キャリア基板１内の信号用導体７と、コンデンサ
３の端面との距離Ｄ（第３図）は５０μｍ、理想的には
１００μｍ以上とするのが望ましい。第４図はその根拠
を示すものである。信号用導体と、コンデンサを形成す
るための電極の端部との間を、容量にして０．２５ ｐ
Ｆ 以下、理想的には０．２１ ｐ Ｆ 以下にする
ことが、信号用導体への高誘電率層の影響をなくすため
に必要だからである。
３の端面との距離Ｄ（第３図）は５０μｍ、理想的には
１００μｍ以上とするのが望ましい。第４図はその根拠
を示すものである。信号用導体と、コンデンサを形成す
るための電極の端部との間を、容量にして０．２５ ｐ
Ｆ 以下、理想的には０．２１ ｐ Ｆ 以下にする
ことが、信号用導体への高誘電率層の影響をなくすため
に必要だからである。
第５図は本発明に係る半導体装置の他実施例を示す断面
図である。本実施例では、コンデンサ３はキャリア基板
１の外周の芯部に配設され、電源用導体６はキャリア基
板１の外周部に配設され、信号用導体７はキャリア基板
１の中央部に配設されている。その他の構造は第２図の
ものと同様であるので説明は省略する。
図である。本実施例では、コンデンサ３はキャリア基板
１の外周の芯部に配設され、電源用導体６はキャリア基
板１の外周部に配設され、信号用導体７はキャリア基板
１の中央部に配設されている。その他の構造は第２図の
ものと同様であるので説明は省略する。
尚、上記半導体装置は、キャリア基板１が１個に対して
ＬＳＩチップが１個であるものについて示したが、キャ
リア基板１個に対してＬＳＩチップが２個以上のもので
あってもよいことは勿論である。
ＬＳＩチップが１個であるものについて示したが、キャ
リア基板１個に対してＬＳＩチップが２個以上のもので
あってもよいことは勿論である。
第６図は本発明に係る半導体モジュールの要部断面図を
示す。複数のキャリア基板１が、個々に多層配線回路板
からなるモジュール基板２１にはんだ端子２０によって
接続されている。このモジュール基板も絶縁材層２２を
積層して形成されている。２３はモジュール基板２１内
の信号用導体、２４は電源用導体または接地用導体を示
し、２５は入力ピンを示す。この半導体モジュールが多
層プリント板２６に入力用ピン２５によって一体化され
た状態を第７図に示す。ハウジング１６には冷媒の流路
２７が多数設けられている。２８は冷媒の流入口を示す
。また、２９は熱伝導ディスク、３ｏはスルーホールを
示す。
示す。複数のキャリア基板１が、個々に多層配線回路板
からなるモジュール基板２１にはんだ端子２０によって
接続されている。このモジュール基板も絶縁材層２２を
積層して形成されている。２３はモジュール基板２１内
の信号用導体、２４は電源用導体または接地用導体を示
し、２５は入力ピンを示す。この半導体モジュールが多
層プリント板２６に入力用ピン２５によって一体化され
た状態を第７図に示す。ハウジング１６には冷媒の流路
２７が多数設けられている。２８は冷媒の流入口を示す
。また、２９は熱伝導ディスク、３ｏはスルーホールを
示す。
このような半導体モジュールのキャリア基板１にあって
は、（ＬＳＩを効率的に駆動させるために、）キャリア
基板の平面内でコンデンサ全体の占める面積を４０〜６
０％の範囲とするのが望ましい。また、ＬＳＩを駆動さ
せるための電源には数種類あるが、それぞれの電源に対
して、単独に電源電圧及び接地電位を設けたコンデンサ
を設けることにより、よりノイズを低減することができ
る。
は、（ＬＳＩを効率的に駆動させるために、）キャリア
基板の平面内でコンデンサ全体の占める面積を４０〜６
０％の範囲とするのが望ましい。また、ＬＳＩを駆動さ
せるための電源には数種類あるが、それぞれの電源に対
して、単独に電源電圧及び接地電位を設けたコンデンサ
を設けることにより、よりノイズを低減することができ
る。
第８図は本発明に係るコンピュータ実装装置の斜視図を
示す。半導体モジュールのモジュール基板２１が、コネ
クタ３１によってバックボード３２に一体化され、電気
的に接続されている。このような構造とすることにより
、同時切換ノイズを効果的に低減することができ、大型
計算機の演算速度を９０％高速化することができた。
示す。半導体モジュールのモジュール基板２１が、コネ
クタ３１によってバックボード３２に一体化され、電気
的に接続されている。このような構造とすることにより
、同時切換ノイズを効果的に低減することができ、大型
計算機の演算速度を９０％高速化することができた。
（発明の効果〕
本発明に係るキャリア基板、それを備えた半導体装置、
半導体モジュール等によれば、信号伝播速度を高速化す
ることができ、大型電子計算機などにそれを適用した場
合、キャリア基板内のコンデンサが電気雑音を低減し、
且つ演算速度を高速化することができ、以って計算機全
体の性能を向上させることができる。
半導体モジュール等によれば、信号伝播速度を高速化す
ることができ、大型電子計算機などにそれを適用した場
合、キャリア基板内のコンデンサが電気雑音を低減し、
且つ演算速度を高速化することができ、以って計算機全
体の性能を向上させることができる。
第１Ａ〜ＩＤ図は本発明に係るキャリア基板の製造工程
を示す工程図、第２図は本発明に係る半導体装置の断面
図、第３図は第２図の要部拡大断面図、第４図は第３図
の距離と配線に及ぼす静電容量との関係図、第５図は半
導体装置の他実施例を示す断面図、第６図は本発明に係
る半導体モジュールの要部断面図、第７図は第６図に示
したモジュールの使用状態の斜視図、第８図は本発明に
係るコンピュータ実装装置の斜視図を示す。 １・・・キャリア基板、２・・・セラミック絶縁材層、
３・・・コンデンサ、４・・・誘電体、５・・・電極、
６・・・電源用導体（または接地用導体）、７・・・信
号用導体、８・・・絶縁材料のグリーンシート、１ｏ・
・・誘電体のグリーンシート、１２．１３・・・導体ペ
ースト、１５・・・ＬＳＩチップ、１６・・・ハウジン
グ、２１・・・第１図 第２図 １５・・・ＬＳＩチップ １６・・・ハウジング １７・・・伝熱ブロック １８、２０・・・はんだ端子 １９・・・樹脂 １・・キャリア基板 ２・・・セラミック絶縁材層 ３・・コンデ／す ４・・・誘電体 ５・・電極 ６・・・電源用導体 ７・・・信号用導体 第３図 第 図 距離Ｄ（μｍ） 第 図 第 図 ・・電源用導体
を示す工程図、第２図は本発明に係る半導体装置の断面
図、第３図は第２図の要部拡大断面図、第４図は第３図
の距離と配線に及ぼす静電容量との関係図、第５図は半
導体装置の他実施例を示す断面図、第６図は本発明に係
る半導体モジュールの要部断面図、第７図は第６図に示
したモジュールの使用状態の斜視図、第８図は本発明に
係るコンピュータ実装装置の斜視図を示す。 １・・・キャリア基板、２・・・セラミック絶縁材層、
３・・・コンデンサ、４・・・誘電体、５・・・電極、
６・・・電源用導体（または接地用導体）、７・・・信
号用導体、８・・・絶縁材料のグリーンシート、１ｏ・
・・誘電体のグリーンシート、１２．１３・・・導体ペ
ースト、１５・・・ＬＳＩチップ、１６・・・ハウジン
グ、２１・・・第１図 第２図 １５・・・ＬＳＩチップ １６・・・ハウジング １７・・・伝熱ブロック １８、２０・・・はんだ端子 １９・・・樹脂 １・・キャリア基板 ２・・・セラミック絶縁材層 ３・・コンデ／す ４・・・誘電体 ５・・電極 ６・・・電源用導体 ７・・・信号用導体 第３図 第 図 距離Ｄ（μｍ） 第 図 第 図 ・・電源用導体
Claims (1)
- 【特許請求の範囲】 １、１個のチップを搭載した半導体チップキャリアにお
いて、該キャリアが、コンデンサを備えていることと以
下の構成からなることを特徴とするキャリア基板。 ａ）第１と第２の主表面をもつセラミックス体であるこ
と ｂ）セラミックス体の１表面に搭載されたチップに接続
している電源用導体または／および接地用導体、および
信号用導体からなる多数の導体を有し、該導体の各々が
セラミックス体の一方の主表面から他方の主表面へ貫通
していること ｃ）セラミックス体に埋められた誘電体からなるコンデ
ンサが、セラミックス体の主表面から離れていること ｄ）セラミックス体に埋められた電極層が誘電体層に接
触し、コンデンサを形成すること ｅ）電源用導体と接地用導体とがセラミックス体を貫通
し、誘電体層と接触し、さらに電源用導体と接地用導体
との間にコンデンサを形成するための電極に接続してい
ること ｆ）信号用導体が誘電体層とは接触せず、しかも誘電体
層の側端面から一定距離を有していること ２、信号用導体が、誘電体層の側端面から少なくとも５
０μｍ離れていることを特徴とする特許請求の範囲第１
項記載のキャリア基板。 ３、信号用導体が、誘電体層の側端面から少なくとも１
００μｍ離れていることを特徴とする特許請求の範囲第
１項記載のキャリア基板。 ４、電源用導体と接地用導体との間の容量が、少なくと
も０．０１μＦ以上であることを特徴とする特許請求の
範囲第１項記載のキャリア基板。 ５、電源用導体と接地用導体との総数および信号用導体
の総数は、少なくとも１００であることを特徴とする特
許請求の範囲第１項記載のキヤリア基板。 ６、コンデンサを形成する誘電体層の厚さが、１００μ
ｍ以下であることを特徴とする特許請求の範囲第１項記
載のキャリア基板。 ７、信号用導体と、コンデンサを形成するための電極の
最も信号用導体に近い端部との間の容量が、０．２５ｐ
Ｆ以下であることを特徴とする特許請求の範囲第１項記
載のキャリア基板。 ８、ガラスセラミックスからなるセラミックス絶縁材層
を有し、チップキャリアを焼成する際に誘電体層とガラ
スセラミックスの成分とが互いに拡散することを防ぐた
めにバリア層を設けたことを特徴とする特許請求の範囲
第１項記載のキャリア基板。 ９、電源用導体または／および接地用導体と、信号用導
体とが、それぞれグループとして、以下の（ａ）および
（ｂ）の条件によつて、セラミックス体の主表面に配設
されることを特徴とする特許請求の範囲第１項記載のキ
ャリア基板。 （ａ）電源用導体または／および接地用導体のグループ
は、信号用導体に囲まれたキャリアの中央部に配設され
ること （ｂ）信号用導体のグループは、電源用導体または／お
よび接地用導体に囲まれたキャリアの中央部に配設され
ること １０、１個のチップを搭載する半導体チップキャリアに
おいて、 前記キャリアが、セラミックス体を貫通してチップに接
続している電源用導体または／および接地用導体、およ
び信号用導体を有していること、 前記導体間にはコンデンサが設けられていること、 該コンデンサが、セラミックス体に埋め込まれた誘電体
層と電極とで形成されていること、該電極が前記誘電体
層と接触していること、前記電源用導体と前記接地用導
体とが、前記信号用導体とは分離されたグループとして
、電極のコンデンサ設置位置を貫通していること、該コ
ンデンサが、前記電源用導体と前記接地用導体との間に
形成されていること、 前記信号用導体が、誘電体層から一定の距離を有し、誘
電体には接触しないようにグループ配置されていること を特徴とするキャリア基板。 １１、各半導体チップが、特許請求の範囲第１項記載の
キャリア基板上に配設され、さらにそれらの複数個が、
多層配線回路板上に配置されることを特徴とする半導体
装置。 １２、特許請求の範囲第１１項記載の半導体装置と、多
層配線回路板上に配置されたチップを冷却するための冷
媒を有するハウジングと、を備えたことを特徴とする半
導体モジュール。 １３、１個のチップを搭載し、キャパシタを内蔵する半
導体チップキャリアの製造方法において、以下の（ａ）
、（ｂ）に記載したグリーンシートにあけられたスルー
ホールに、導体配線を形成するための導体物質が埋めら
れ、グリーンシートと導体物質が同時に焼成されること
を特徴とする半導体チップキャリアの製造方法。 （ａ）焼成によつてキャパシタを形成するための誘電体
物質からなる、少なくとも１層のグリーンシート。 （ｂ）誘電体物質からなる、少なくとも１層のグリーン
シートを埋め込んだ、少なくとも２層以上の絶縁物のグ
リーンシート、なお、該絶縁物からなるグリーンシート
は、誘電体物質のグリーンシートよりも面積が大きく、
信号導体は誘電体層とは接触しない。 １４、誘電体物質からなる少なくとも１層のグリーンシ
ートを、絶縁物からなるグリーンシートの端部から離し
て、グリーンシート内部に埋め込む工程を有しているこ
とを特徴とする特許請求の範囲第１２項記載の半導体チ
ップキャリアの製造方法。 １５、絶縁物からなるグリーンシートと、誘電体物質か
らなるグリーンシートとを、焼成工程において、ほぼ同
じ温度で収縮の開始及び終了をさせ、かつほぼ同じ収縮
量にさせることを特徴とする特許請求の範囲第１２項記
載の半導体チップキヤリアの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23567589A JP2776909B2 (ja) | 1988-09-14 | 1989-09-13 | キヤリア基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23116188 | 1988-09-14 | ||
| JP63-231161 | 1988-09-14 | ||
| JP23567589A JP2776909B2 (ja) | 1988-09-14 | 1989-09-13 | キヤリア基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02168663A true JPH02168663A (ja) | 1990-06-28 |
| JP2776909B2 JP2776909B2 (ja) | 1998-07-16 |
Family
ID=26529727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23567589A Expired - Fee Related JP2776909B2 (ja) | 1988-09-14 | 1989-09-13 | キヤリア基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2776909B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515809A (ja) * | 2003-12-23 | 2007-06-14 | インテル・コーポレーション | 薄膜キャパシタ構造を備える集積回路パッケージ基板 |
| JP2011134941A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及び実装構造 |
| JP2017059778A (ja) * | 2015-09-18 | 2017-03-23 | 株式会社デンソー | 半導体モジュール |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317923C (zh) * | 2003-09-29 | 2007-05-23 | 财团法人工业技术研究院 | 一种具内藏电容的基板结构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737818A (en) * | 1980-08-11 | 1982-03-02 | Ibm | Carrier for chip |
-
1989
- 1989-09-13 JP JP23567589A patent/JP2776909B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5737818A (en) * | 1980-08-11 | 1982-03-02 | Ibm | Carrier for chip |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515809A (ja) * | 2003-12-23 | 2007-06-14 | インテル・コーポレーション | 薄膜キャパシタ構造を備える集積回路パッケージ基板 |
| JP2011134941A (ja) * | 2009-12-25 | 2011-07-07 | Fujitsu Semiconductor Ltd | 半導体装置及び実装構造 |
| JP2017059778A (ja) * | 2015-09-18 | 2017-03-23 | 株式会社デンソー | 半導体モジュール |
| WO2017047345A1 (ja) * | 2015-09-18 | 2017-03-23 | 株式会社デンソー | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2776909B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
| US7808788B2 (en) | Multi-layer electrically isolated thermal conduction structure for a circuit board assembly | |
| JP2996510B2 (ja) | 電子回路基板 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| TWI421996B (zh) | 靜電放電防護架構 | |
| KR930000881B1 (ko) | 세라믹 다층 회로판 및 반도체 모듈 | |
| US4954877A (en) | Chip carrier | |
| CN1102017C (zh) | 安装基板 | |
| JPH04361563A (ja) | 集積回路用パッケージ | |
| JPH06275739A (ja) | セラミック製アダプター及びセラミックパッケージ | |
| US4858077A (en) | Condenser-containing, ceramic multi-layer circuit board and semiconductor module and computer having the circuit board | |
| CN211531415U (zh) | 一种高可靠、小型化厚膜电路模块 | |
| JPH02168663A (ja) | キヤリア基板 | |
| EP0359513A2 (en) | Semiconductor chip carrier and method of making it | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| US4568999A (en) | Multilayer ceramic capacitor on printed circuit | |
| JP2005268672A (ja) | 基板 | |
| JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
| JPH08191186A (ja) | 多層配線基板 | |
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JP2817553B2 (ja) | 半導体パッケージ構造及びその製造方法 | |
| JPH08222852A (ja) | 導体充填スルーホールの製造方法 | |
| CN113597084B (zh) | 挠折线路板及其制作方法 | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |