TWI419631B

TWI419631B - 多層電路板以及靜電放電保護結構

Info

Publication number: TWI419631B
Application number: TW100144642A
Authority: TW
Inventors: Hsin Ting Wu; Kai Yuan Siao
Original assignee: Au Optronics Corp
Priority date: 2011-12-05
Filing date: 2011-12-05
Publication date: 2013-12-11
Also published as: TW201325356A; US8916782B2; US20130140072A1; CN102573286A; CN102573286B

Description

多層電路板以及靜電放電保護結構

本發明是有關於一種多層電路板，特別是一種具有靜電放電保護結構的多層電路板。

一般積體電路(integrated circuit，IC)在製造的過程中或是製造完成之後，靜電放電(electrostatic discharge，ESD)常是導致積體電路損壞的主要原因。以組裝於印刷電路板上的電子元件為例，靜電放電通常會造成印刷電路板上的電子元件(如晶片)損傷。因此，積體電路本身通常需要具備靜電防護的功能，以避免外來的靜電流對其造成損害。除了積體電路本身需具備靜電防護的功能外，印刷電路板(Printed Circuit Board，PCB)在生產與組裝過程中，亦通常會作業人員的手、其他印刷電路板或是相關的組裝機械、測試機具等接觸，因此靜電放電有可能會損壞印刷電路板本身或印刷電路板上的積體電路。

通常，防止靜電放電損壞電子元件的一種方法是防止靜電電荷積累，從而避免靜電累積後而瞬間放電的現象。為了避免靜電電荷的累積，現有技術多採用端點放電的方式使靜電電荷釋放。當導體內有累積有靜電電荷時，由於導體內部之淨電場為零，因此，這些電荷將分佈在導體的表面。當達平衡狀態時，導體表面為一等位面，且物體表面曲率越大者電荷密度越高；物體表面曲率越小者電荷密度越低。在強電場作用下，物體表面曲率大的地方(如尖銳物的頂端)，等電位面密，電場強度劇增，並使物體附近空氣被電離並游離為正負離子，且端點吸引異性離子，中和產生放電現象，即為端點放電。

防止靜電放電損壞電子元件的另一種方法是提升電子元件(如積體電路)本身對靜電放電防護的能力。舉例而言，可採用串聯電阻或是並聯電容於電路上，以限制流經積體電路的靜電放電電流，進而有效防止靜電放電對電子元件的損壞。若遇到靜電放電破壞力強大的狀況下，甚至可並聯暫態電壓抑制器(Transient Voltage Suppressor，TVS)或是限流二極體(Zener Diode)來限流，然而，暫態電壓抑制器與限流二極體的使用不僅會增加電路的複雜度，也增加製造成本。此外，暫態電壓抑制器與限流二極體的使用有違電路板設計尺寸越來越小的趨勢。

有鑑於此，本申請案提供一種多層電路板，以改善靜電放電對電子元件的損害。

本申請案提供一種多層電路板，其包括第一絕緣層、圖案化導電層、靜電釋放層、第二絕緣層、供電層以及第三絕緣層。第一絕緣層具有第一表面、第二表面以及貫孔。圖案化導電層位於第一表面，至少部份圖案化導電層環繞貫孔邊緣。靜電釋放層位於第二表面，至少部分靜電釋放層位於貫孔邊緣，其中圖案化導電層與靜電釋放層之間電性絕緣。第二絕緣層位於第一絕緣層下，使靜電釋放層夾於第一絕緣層與第二絕緣層之間，而供電層與靜電釋放層分別位於第二絕緣層之對側，且第三絕緣層位於第二絕緣層下，使供電層夾於第二絕緣層與第三絕緣層之間，其中貫孔同時貫穿第二絕緣層、供電層與第三絕緣層，且貫孔內壁不具有導電材料。

在本申請案之一實施例中，前述之貫孔同時貫穿第二絕緣層、供電層與第三絕緣層，且貫孔內壁不具有導電材料。

在本申請案之一實施例中，前述之圖案化導電層包括一導線，且貫孔位於導線之佈局範圍內。

在本申請案之一實施例中，前述之圖案化導電層包括一導線，且貫孔位於導線之佈局範圍外。

在本申請案之一實施例中，前述之靜電放電保護結構更包括焊罩層覆蓋圖案化導電層，其中焊罩層具有至少一第一缺口對應於該貫孔，並且暴露出部分環繞貫孔的圖案化導電層。

在本申請案之一實施例中，前述之第一缺口所暴露出的圖案化導電層包括半環狀。

在本申請案之一實施例中，前述之暴露的圖案化導電層之半環狀的端點具有至少一靜電放電結構。

在本申請案之一實施例中，前述之靜電釋放層具有將第二表面暴露的第二缺口位於貫孔邊緣，且第二缺口呈半環狀，以使部分位於貫孔邊緣的靜電釋放層具有至少一靜電放電結構。

在本申請案之一實施例中，前述之第一缺口位於第二缺口上方。

在本申請案之一實施例中，前述之靜電放電結構位於貫孔邊緣。

在本申請案之一實施例中，前述之暴露出圖案化導電層的形狀包括扇形，扇形的端點具有至少一靜電放電結構。

在本申請案之一實施例中，前述之環繞貫孔邊緣之至少部份圖案化導電層實質上為一環狀結構。

在本申請案之一實施例中，前述之環繞貫孔邊緣之至少部份圖案化導電層實質上為一半環狀結構。

本申請案另提出一種靜電放電保護結構，包括第一絕緣層、圖案化導電層、靜電釋放層以及焊罩層。第一絕緣層具有第一表面、第二表面以及貫孔。圖案化導電層位於第一表面，至少部份圖案化導電層環繞貫孔邊緣。靜電釋放層位於第二表面，至少部分靜電釋放層位於貫孔邊緣，其中圖案化導電層與靜電釋放層之間電性絕緣。焊罩層覆蓋第一絕緣層與部分圖案化導電層，並且暴露出部分環繞貫孔的圖案化導電層，其中貫孔內壁不具有導電材料。

在本申請案之一實施例中，前述之靜電釋放層具有將第二表面暴露的第二缺口位於貫孔邊緣，且第二缺口呈半環狀，已使部分位於貫孔邊緣的靜電釋放層具有至少一靜電放電結構。

本申請案不需額外地增加印刷電路板的線路佈局面積，在製作上與現有印刷電路板的製程相容，且不會造成製造成本的負擔。此外，本申請案可以在印刷電路板中的任意位置上製作出所需數量的靜電放電保護結構，因此印刷電路板上之電子元件可以獲得十分良好的靜電防護效果。

為讓本申請案之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1為本發明一實施例之多層電路板的上視示意圖，而圖2A為沿著圖1中的A-A’截面之剖面示意圖。請同時參照圖1及圖2A，本實施例之多層電路板100內整合有靜電放電保護結構110。詳言之，靜電放電保護結構110係與多層電路板100中的線路(trace)整合，可增進多層電路板100的信賴性(reliability)。

在本實施例中，靜電放電保護結構110包括第一絕緣層111、圖案化導電層113以及靜電釋放層115。當靜電放電保護結構110係整合於多層電路板100之中時，多層電路板100內的核心層(core layer)、壓合介電層(laminated dielectric layer)或增層介電層(build-up dielectric layer)可用以作為靜電放電保護結構110的第一絕緣層111。另外，多層電路板100中的導電圖案(例如訊號層與接地層)可用以作為靜電放電保護結構110的圖案化導電層113與靜電釋放層115。舉例而言，多層電路板100中的訊號層可以用以作為靜電放電保護結構110的圖案化導電層113，而多層電路板100中的接地層可以用以作為靜電放電保護結構110的靜電釋放層115。

在本實施例中，第一絕緣層111的材質例如為玻璃纖維、氧化矽、氮化矽等介電材料，而圖案化導電層113與靜電釋放層115之材質例如為銅或其他導電材料。

在本實施例之靜電放電保護結構110中，第一絕緣層111具有第一表面111a、第二表面111b以及貫孔117，而圖案化導電層113位於第一表面111a上，其中至少部分圖案化導電層113環繞貫孔117邊緣。此外，靜電釋放層115位於第二表面111b，至少部分靜電釋放層115位於貫孔117邊緣，其中圖案化導電層113與靜電釋放層115之間彼此電性絕緣。

從圖2A可清楚得知，本實施例之貫孔117實質上貫穿多層電路板100，且其內壁上未分佈有導電材料，有別於一般印刷電路板中用以導通不同層圖案化線路之導電貫孔(conductive via)。然而，本申請案並不限定貫孔117的內壁不可以有導電材料。換言之，在其他可行的實施例中，貫孔117之內壁上可選擇性地設置導電材料，但此位於貫孔117之導電材料，仍須與圖案化導電層113以及靜電釋放層115電性絕緣。

請參照圖2A，本實施例之多層電路板100可進一步包括一焊罩層119，此焊罩層119係覆蓋住圖案化導電層113的部分區域，詳言之，前述之焊罩層119具有第一缺口112，此第一缺口112位於貫孔117外，並且將圖案化導電層113的部分區域暴露，例如環繞貫孔之圖案化導電層113實質上為環狀圖案，第一缺口112例如為半環狀的圖案而暴露出半環狀的圖案化導電層113，前述半環狀具有至少一端點T1，且端點T1指向貫孔117邊緣。端點T1形成靜電的尖端放電結構。

此外，本實施例之多層電路板100亦可進一步包括第二絕緣層130、供電層150以及第三絕緣層170，其中第二絕緣層130位於第一絕緣層111下，以使靜電釋放層115夾於第二絕緣層130與第一絕緣層111之間，供電層150位於第二絕緣層130下，而靜電釋放層115與供電層150分別位於第二絕緣層130之上、下兩對側，且第三絕緣層170位於第二絕緣層130下，以使供電層150夾於第三絕緣層170與第二絕緣層130之間。然而，值得注意的是，本實施例並不限定多層電路板100必須具備如圖2A所繪示之剖面，本實施例仍可將靜電放電保護結構110整合於其他型態之多層電路板中。

如圖2A所示，供電層150與貫孔117的邊緣保持一特定距離，以避免端點T1對供電層150進行放電，進而造成電壓不穩甚至元件損壞。然而，本申請案並不限定供電層150必須與貫孔117的邊緣保持一特定距離，當端點T1與供電層150的水平高度差異足夠大時，端點T1對供電層150進行放電的機率便大幅下降，此時，供電層150仍可接觸延伸至貫孔117邊緣。

圖2B為本申請案另一實施例沿著圖1中A-A’截面之剖面示意圖。請同時參照圖1與圖2B，於此實施例中，端點T1無須由焊罩層119的第一缺口112定義，而是圖案化導電層113本身即具有端點T1，但此端點T1仍須被暴露於外。詳言之，本實施例之圖案化導電層113例如未完整地環繞貫孔117之邊緣，且圖案化導電層113例如具有半環狀圖案(類似於圖1中第一缺口112的形狀)。

在本實施例之多層電路板100中，圖案化導電層113包括一條或是多條導線L，且貫孔117以及端點T1位於導線L之佈局範圍內。很明顯地，端點T1有助於改善導線L上的靜電累積現象，且端點T1讓靜電能夠有效且快速地被導引至靜電釋放層115，進而降低靜電損害多層電路板100之機率。

從圖1可清楚得知，前述之一條或多條導線L係電性連接於電子元件A與電子元件B之間，且各條導線L上，可根據實際的佈局面積而採用一個或是多個貫孔117及靜電保護結構110，以達到最佳的釋放靜電效果。

在另一實施例中，貫孔117亦可位於導線L之佈局範圍外，如圖1中右側的兩個貫孔所示。由於靜電累積未必發生於導線L上，有可能發生在多層電路板100的任意位置上，因此，將貫孔117及靜電保護結構110設計於導線L分佈的佈局範圍外(例如：任二條導線之間)，同樣有助於降低靜電損害多層電路板100之機率。

為了詳細說明圖案化導電層113與靜電釋放層115之間的相對關係，以下將搭配圖3A至圖3D進行描述。

圖3A為本實施例中圖案化導電層與靜電釋放層的示意圖。請同時參照圖2A與圖3A，本實施例暴露之圖案化導電層113具有至少一端點T1，端點T1係指向貫孔117邊緣，而靜電釋放層115圍繞貫孔117邊緣，使得圖案化導電層113上累積的靜電容易由端點T1透過端點放電的形式傳遞至靜電釋放層115。從圖3A可知，圖案化導電層113例如為一環狀圖案，此圖案化導電層113的部分區域係被焊罩層119所覆蓋，且覆蓋於圖案化導電層113之焊罩層119具有一第一缺口112，以將部分的圖案化導電層113暴露出來。舉例而言，焊罩層119之第一缺口112為一半環狀缺口，此半環狀缺口用以在圖案化導電層113上定義出兩個端點T1以及兩個端點T2，其中各個端點T1與貫孔117之邊緣的最短距離可為0或接近0，而各個端點T2而與貫孔117之邊緣的最短距離例如為4密爾(mil)，且貫孔117的直徑例如為10密爾(mil)。

此外，當靜電釋放層115係整合於多層電路板之接地層時，除了貫孔117的位置之外，靜電釋放層115係全面性地接觸第一絕緣層111的第二表面111b。

值得注意的是，端點T2有助於讓靜電容易進入圖案化導電層113並由端點T1釋放至靜電釋放層115，以達到更佳的靜電保護效果。

圖3B為另一實施例中圖案化導電層與靜電釋放層的示意圖。請參照圖3B，此實施例之靜電釋放層115’與圖3A中的靜電釋放層115不同，本實施例之靜電釋放層115’僅部分圍繞於貫孔117，靜電釋放層115’具有端點T5指向貫孔117邊緣，且端點T5例如係位於端點T1的正下方。靜電釋放層115’之端點T5誘使圖案化導電層113上累積的靜電更加容易由端點T1透過端點放電的形式傳遞至靜電釋放層115’。

此外，當靜電釋放層115’被整合於多層電路板之接地層時，靜電釋放層115具有與貫孔117相連通的第二缺口114。除了貫孔117與第二缺口114的位置之外，靜電釋放層115係全面性地接觸第一絕緣層111的第二表面111b。第二缺口114定義出端點T5，且端點T5使得靜電釋放層115更容易接收到從端點T1所釋放的靜電。在其他可行的實施例中，第一絕緣層111可以選擇性地填入第二缺口114中。換言之，第一絕緣層111可與第二絕緣層130接觸。

舉例而言，第一缺口112位於第二缺口114的正上方，且第一缺口112與第二缺口114具有實質上相同的形狀與面積。詳言之，端點T1位於端點T5的正上方，從端點T1所釋放的絕大部分靜電會從端點T5傳遞至靜電釋放層115上，故本實施例之靜電放電保護結構可達到十分良好的靜電保護效果。

本申請案可透過改變焊罩層119之第一缺口112的形狀來改變端點T1與端點T2的數量與位置，且可透過改變第二缺口114的形狀來改變端點T5的數量與位置，此領域具有通常知識者可根據上述原則而更動端點T1、T2、T5的數量與位置，惟其仍應屬於本申請案所欲涵蓋之範疇。以下將搭配圖3C與圖3D做進一步之說明。

圖3C與圖3D為其他可行之實施例中圖案化導電層的示意圖。請同時參照圖3C與圖3D，此處，焊罩層119之第一缺口112可設計為扇形，此扇形的第一缺口112可定義出一個端點T1以及兩個端點T2。在圖3C中，靜電釋放層115具有環狀圖案，而在圖3D中，靜電釋放層115’具有半環狀圖案。

綜合以上所述，相較於先前技術來說，本發明的靜電放電保護結構不需增加額外元件，並且可以設置在有限的電路板面積中，甚至直接設置於導線上。可以減少成本花費且電路佈局簡單，但同時具有良好靜電放電保護效果。

雖然本申請案已以較佳實施例揭露如上，然其並非用以限定本申請案，任何熟習此技藝者，在不脫離本申請案之精神和範圍內，當可作些許之更動與潤飾，因此本申請案之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．多層電路板

110．．．靜電放電保護結構

111．．．第一絕緣層

113．．．圖案化導電層

115、115’．．．靜電釋放層

117．．．貫孔

119．．．焊罩層

111a．．．第一表面

111b．．．第二表面

112．．．第一缺口

114．．．第二缺口

130．．．第二絕緣層

150．．．供電層

170．．．第三絕緣層

T1、T2、T5．．．端點

A、B．．．電子元件

L．．．導線

圖1為本發明一實施例之多層電路板的上視示意圖。

圖2A為沿著圖1中的A-A’截面之剖面示意圖。

圖2B為本申請案另一實施例沿著圖1中A-A’截面之剖面示意圖。

圖3A為本實施例中圖案化導電層與靜電釋放層的局部示意圖。

圖3B為另一實施例中圖案化導電層與靜電釋放層的局部示意圖。

圖3C與圖3D為其他可行之實施例中圖案化導電層的示意圖。

100．．．多層電路板

112．．．第一缺口

113．．．圖案化導電層

117．．．貫孔

119．．．焊罩層

A．．．電子元件

B．．．電子元件

L．．．導線

T1、T2．．．端點

Claims

一種多層電路板，包括：一第一絕緣層，包括第一表面、與該第一表面相對的第二表面以及一貫孔；一圖案化導電層，位於該第一表面，至少部分該圖案化導電層環繞該貫孔邊緣；一靜電釋放層，位於該第二表面，該貫孔貫穿部分該靜電釋放層以使至少部分該靜電釋放層位於該貫孔邊緣，其中該圖案化導電層與該靜電釋放層之間電性絕緣；一第二絕緣層，位於該第一絕緣層下，以使該靜電釋放層夾於該第一絕緣層與該第二絕緣層之間；一供電層，位於該第二絕緣層下，其中該供電層與該靜電釋放層分別位於該第二絕緣層之對側；以及一第三絕緣層，位於該第二絕緣層下，以使該供電層夾於該第二絕緣層與該第三絕緣層之間，其中該貫孔同時貫穿該第二絕緣層、該供電層與該第三絕緣層，且該貫孔內壁不具有導電材料。
如申請專利範圍第1項所述之多層電路板，其中該圖案化導電層包括一導線，且該貫孔位於該導線之佈局範圍內。
如申請專利範圍第1項所述之多層電路板，其中該圖案化導電層包括一導線，且該貫孔位於該導線之佈局範圍外。
如申請專利範圍第1項所述之多層電路板，更包括一焊罩層，覆蓋該圖案化導電層，其中該焊罩層具有至少一第一缺口，且該第一缺口對應於該貫孔並且暴露出部分環繞該貫孔的該圖案化導電層。
如申請專利範圍第4項所述之多層電路板，其中該暴露出圖案化導電層的形狀包括半環狀。
如申請專利範圍第5項所述之多層電路板，其中該暴露的圖案化導電層之半環狀的端點具有至少一靜電放電結構。
如專利申請範圍第4項所述之多層電路板，其中該靜電釋放層具有一第二缺口，且該第二缺口位於該貫孔邊緣且呈半環狀，以使部分位於該貫孔邊緣的該靜電釋放層具有至少一靜電放電結構。
如專利申請範圍第7項所述之多層電路板，其中該第一缺口位於該第二缺口上方。
如專利申請範圍第6項所述之多層電路板，其中該靜電放電結構位於該貫孔邊緣。
如申請專利範圍第4項所述之多層電路板，其中該暴露出圖案化導電層的形狀包括扇形，該暴露的圖案化導電層之扇形的端點具有至少一靜電放電結構。
如申請專利範圍第1項所述之多層電路板，其中環繞該貫孔邊緣之至少部分該圖案化導電層實質上為一環狀結構。
如申請專利範圍第1項所述之多層電路板，其中環繞該貫孔邊緣之至少部分該圖案化導電層實質上為一半環狀結構。
一種靜電放電保護結構，包括：一第一絕緣層，包括第一表面、與該第一表面相對的第二表面以及一貫孔，其中該貫孔內壁不具有導電材料；一圖案化導電層，位於該第一表面，至少部分該圖案化導電層環繞該貫孔邊緣；一靜電釋放層，位於該第二表面，該貫孔貫穿部分該靜電釋放層以使至少部分該靜電釋放層位於該貫孔邊緣，其中該圖案化導電層與該靜電釋放層之間電性絕緣；以及一焊罩層，覆蓋該第一絕緣層與部分該圖案化導電層，並且暴露出部分環繞該貫孔的該圖案化導電層。
如申請專利範圍第13項所述之靜電放電保護結構，其中該暴露出圖案化導電層的形狀包括半環狀。
如申請專利範圍第14項所述之靜電放電保護結構，其中該暴露的圖案化導電層之半環狀的端點具有至少一放電結構。
如專利申請範圍第14項所述之靜電放電保護結構，其中該靜電釋放層具有一第二缺口，且該第二缺口位於該貫孔邊緣且呈半環狀，以使部分位於該貫孔邊緣的該靜電釋放層具有至少一放電結構。
如專利申請範圍第16項所述之靜電放電保護結構，其中該暴露出的半環狀圖案化導電層位於該半環狀缺口正上方。
如專利申請範圍第15項所述之靜電放電保護結構，其中該放電結構位於該貫孔邊緣。
如申請專利範圍第14項所述之靜電放電保護結構，其中該暴露出圖案化導電層的形狀包括扇形，該暴露的圖案化導電層之扇形的端點具有至少一靜電放電結構。
如申請專利範圍第14項所述之靜電放電保護結構，其中該圖案化導電層實質上為一環狀結構。
如申請專利範圍第14項所述之靜電放電保護結構，其中該圖案化導電層實質上為一半環狀結構。