JP5691931B2

JP5691931B2 - 電子装置

Info

Publication number: JP5691931B2
Application number: JP2011174773A
Authority: JP
Inventors: 貴之竃門
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-08-10
Filing date: 2011-08-10
Publication date: 2015-04-01
Anticipated expiration: 2031-08-10
Also published as: JP2013038307A

Description

本発明は、回路基板の一表面に一対のランドを設けてなる電子装置に関する。

一般に、この種の電子装置は、プリント基板などの回路基板と、この回路基板の一表面に電気的に独立して隣り合うように設けられた一対のランド、すなわち第１のランドおよび第２のランドと、を備えて構成されている。

このような電子装置では、当該一対の両ランドに対して両ランド間をつなぐように電気素子が実装されていない状態、すなわち未実装状態の場合に、当該両ランド間に静電気が印加され、両ランド間に静電気が伝導することがある。

特に近年、回路基板の小型化、高密度化が要望されることから、第１および第２の両ランド間の距離も縮小され、当該両ランド間で静電気の伝導が発生しやすくなり、ランドに接続されたマイコンやＩＣなどの部品にダメージを与える恐れがある。

このような問題に対して、従来では、回路基板において上記一対のランドの外側の位置に静電気吸収部材としてのビアを配置することで、当該ランドに発生する静電気をビアに吸収しようとすることが提案されている（特許文献１参照）。

特開２００６−１５６９５５号公報

しかし、このビアは、一般に回路基板の一表面に形成されている銅箔などよりなる表面配線に比べて、大きな面積を要するので、小型化、高密度化する回路基板において、当該ビアを設けるスペースの確保が困難になってくる。

本発明は、上記問題に鑑みてなされたものであり、回路基板の一表面に一対のランドを設けてなる電子装置において、回路基板の高密度化に適した構成であって、未実装状態における一対のランド間の静電気伝導を防止できる構成を実現することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、回路基板（１０）と、回路基板（１０）の一表面に電気的に独立して隣り合うように設けられた第１のランド（２１）および第２のランド（２２）とよりなる一対のランドであって、当該一対のランド間をつなぐように電子素子（５０）が接続される電子素子実装用の一対の素子用ランド（２１、２２）と、を備え、
一対の素子用ランド（２１、２２）は複数組設けられており、
複数組の一対の素子用ランド（２１、２２）のうちの少なくとも１組は、電子素子（５０）が接続されていない未実装状態のものとされている電子装置において、
回路基板（１０）には、外部と接続されるコネクタ部（２３）が設けられており、
複数組の一対の素子用ランド（２１、２２）のそれぞれにおいて、第１のランド（２１）は、回路基板に実装されているマイコンまたはＩＣに導通し、第２のランド（２２）はコネクタ部（２３）と導通しており、
複数組の一対の素子用ランド（２１、２２）のそれぞれにおいて、回路基板（１０）の一表面にて第１のランド（２１）と第２のランド（２２）との間にて、第１のランド（２１）と第２のランド（２２）との間の距離よりも近い位置に、第１のランド（２１）および第２のランド（２２）とは離れつつ電気的に独立した表面配線としての露出したダミー配線パターン（３２）が設けられ、
ダミー配線パターン（３２）は、複数組の一対の素子用ランド（２１、２２）における第１のランド（２１）と第２のランド（２２）との間を通る単一のものとされており、
このダミー配線パターン（３２）と、第１のランド（２１）および第２のランド（２２）のいずれか一方との間で発生する静電気は、ダミー配線パターン（３２）を介して逃がされるようになっていることを特徴とする。

それによれば、両素子用ランド（２１、２２）間をつなぐように電気素子が実装されていない状態、すなわち未実装状態で、両素子用ランド（２１、２２）のどちらか一方に静電気が発生しても、その静電気は他方のランドに飛ぶことなく、一方のランドからその近くに露出しているダミー配線パターン（３２）に伝導する。それにより、当該静電気はダミー配線パターン（３２）を介して逃がすことができる。

また、ダミー配線パターン（３２）は、ビアではなくエッチングなどにより形成される層状の表面配線として構成されているから、ビアに比べて配置面積が少なくて済む。よって、本発明によれば、回路基板（１０）の高密度化に適した構成であって、未実装状態における一対の素子用ランド（２１、２２）間の静電気伝導を防止できる構成を実現することができる。

また、請求項１の発明では、ダミー配線パターン（３２）は、回路基板（１０）の一表面にて第１のランド（２１）と第２のランド（２２）との間に設けられている。このようにダミー配線パターン（３２）を、第１のランド（２１）と第２のランド（２２）との間に設ければ、ダミー配線パターン（３２）を当該両ランド（２１、２２）間の距離よりも近い位置に容易に配置でき、また、ダミー配線パターン（３２）への静電気伝導を容易に実現しやすい。

また、請求項１の発明では、第１のランド（２１）および第２のランド（２２）の当該両ランド（２１、２２）よりなる一対の素子用ランド（２１、２２）の組が複数設けられており、単一のダミー配線パターン（３２）が各組の当該両ランド（２１、２２）間を通るように設けられている。
表面配線としてのダミー配線パターン（３２）は、エッチングなどによりパターン形状は任意に制御できるから、このように、両ランド（２１、２２）の組が複数設けられている場合、単一のダミー配線パターン（３２）を、各組の両ランド（２１、２２）間を通るように設ければ、スペースを効率よく利用できるなどの利点がある。

また、請求項２に記載の発明では、請求項１に記載の電子装置において、ダミー配線パターン（３２）は、回路基板（１０）に設けられているコネクタ部（２３）と導通する第２のランド（２２）側に片寄って設けられていることを特徴とする。

コネクタ部（２３）は電子装置における露出部分となるため、人手や外部の部材に接触しやすく、結果、静電気が加えられやすいため、一対の素子用ランド（２１、２２）のうち、このコネクタ部（２３）と導通する第２のランド（２２）の方にて、静電気が印加されやすい。

そこで、本発明のように、ダミー配線パターン（３２）を第２のランド（２２）側に片寄って配置すれば、第２のランド（２２）とダミー配線パターン（３２）との間で静電気が飛びやすくなり、好ましい。

さらに、請求項３に記載の発明では、請求項２に記載の電子装置において、ダミー配線パターン（３２）は、第２のランド（２２）をコの字状に取り囲む形状とされていることを特徴とする。

それによれば、第２のランド（２２）とダミー配線パターン（３２）との対向面積が増加して、これら両者間で静電気が飛びやすくなり、好ましい。

請求項４に記載の発明では、回路基板（１０）と、回路基板（１０）の一表面に電気的に独立して隣り合うように設けられた第１のランド（２１）および第２のランド（２２）と、を備える電子装置において、
回路基板（１０）の一表面には、ＩＣチップを搭載するための複数個のチップ搭載用ランド（２１〜２５）が設けられているとともに、当該複数個のチップ搭載用ランド（２１〜２５）にはＩＣチップが搭載されていない未実装状態とされており、
複数個のチップ搭載用ランドのうちの隣り合うランドが、第１のランド（２１）および第２のランド（２２）とされており、
回路基板（１０）には、外部と接続されるコネクタ部（２３）が設けられており、
第１のランド（２１）は、回路基板に実装されているマイコンまたはＩＣに導通し、第２のランド（２２）はコネクタ部（２３）と導通しており、
回路基板（１０）の一表面のうち第１のランド（２１）および第２のランド（２２）の外側には、第１のランド（２１）と第２のランド（２２）との間の距離よりも近い位置に、第１のランド（２１）および第２のランド（２２）とは離れつつ電気的に独立した表面配線としての露出したダミー配線パターン（３２）が設けられ、
このダミー配線パターン（３２）と、第１のランド（２１）および第２のランド（２２）のいずれか一方との間で発生する静電気は、ダミー配線パターン（３２）を介して逃がされるようになっていることを特徴とする。
本発明によれば、回路基板（１０）の高密度化に適した構成であって、未実装状態における隣り合うランド（２１、２２）間の静電気伝導を防止できる構成を実現することができる。

それによれば、部品搭載ランド（２５）を静電気の逃がし部として兼用できるから、回路基板（１０）の省スペース化の点で好ましい。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

本発明の第１実施形態に係る電子装置の要部を示す概略平面図である。第１実施形態における一対のランドおよびダミー配線パターンの拡大概略平面図である。本発明の第２実施形態に係る電子装置の要部を示す概略平面図である。本発明の第３実施形態に係る電子装置の要部を示す概略平面図である。本発明の第４実施形態に係る電子装置の要部を示す概略平面図である。本発明の第５実施形態に係る電子装置の要部を示す概略平面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置の要部の概略平面構成を示す図であり、回路基板１０の一表面側の構成を示している。この電子装置は、電気的に独立して隣り合うように設けられた第１のランド２１および第２のランド２２等を一表面に有する回路基板１０を備えている。

ここで、回路基板１０は、一般的なプリント基板の構成に準じたものであり、エポキシ樹脂などの樹脂よりなるベースの表面に、エッチングされた銅箔等により、各種のランド２１、２２、２３、２４や表面配線３１、３２、３３を形成したものである。このようなプリント基板としては、単層でも、多層でもかまわない。

ここで、回路基板１０の一表面は、ソルダーレジスト４０で被覆されており、また、表面配線３１〜３３の一部は、必要に応じて、ソルダーレジスト４０によりマスクされている。

また、図１においては、回路基板１０の一表面においてソルダーレジスト４０から露出している各ランド２１〜２４（後述する第１のランド２１、第２のランド２２、コネクタランド２３、他のランド２４）、表面配線３１〜３３のうちソルダーレジスト４０から露出している表面配線３２（後述するダミー配線パターン３２）、およびソルダーレジスト４０から露出している後述の逃がし部３４には、識別の容易化の点から、便宜上、斜線ハッチングを施してある。つまり、図１中の斜線ハッチング部分は、回路基板１０の一表面にて銅が露出している部分である。

また、ソルダーレジスト４０でマスクされた表面配線３１、３３（後述のマスクされた表面配線３１および逃がしパターン３３）には、ハッチングを施していないが、この表面配線３１、３３をマスクするソルダーレジスト４０は、一般にグリーンマスクと呼ばれる。ここで、ソルダーレジスト４０は、一般的なものであり、熱硬化性樹脂やフォトレジストなどよりなる電気絶縁性のものである。

図１に示されるように、回路基板１０の一表面には、電気的に独立して隣り合うように設けられた一対のランド２１、２２すなわち第１のランド２１および第２のランド２２が設けられている。図１では、図中の上側から下側に向かって第１および第２のランド２１、２２の組が４個設けられている。

ここで、これら４個の第１および第２のランド２１、２２の組うち図１の最下位に位置する組は、電気素子５０が実装されているものであり、実装状態のランド２１、２２の組とされている。

この一対のランド２１、２２に実装された電気素子５０は、たとえば抵抗素子やダイオードなどであり、図示しないはんだなどを介して、一対の両ランド２１、２２に対して当該両ランド２１、２２間をつなぐように電気素子５０が接続されている。

また、当該４個の両ランド２１、２２の組のうち未実装状態の組を除く３組すなわち図１の上から３個の組は、電気素子が実装されていない状態、すなわち未実装状態のランド２１、２２の組とされている。

ここで、図１では、第１のランド２１側のマスクされた表面配線３１については、一端側が第１のランド２１に接続され、他端側が図１中の右側に延びている。一方、第２のランド２２側のマスクされた表面配線３１については、一端側が第２のランド２２に接続され、他端側が図１中の左方に延びている。

また、回路基板１０には、図示しないマイコンやＩＣ等が実装されており、第１のランド２１は、第１のランド２１側のマスクされた表面配線３１を介して、これらマイコンなどに導通している。一方、第２のランド２２は、第２のランド２２側のマスクされた表面配線３１を介して、コネクタランド２３に導通している。

ここで、コネクタランド２３は、図示しない外部のコネクタが接続される部位であり、外部と接続されるコネクタ部に相当するものである。ここでは、外部のコネクタのピンが挿入されるべく、コネクタランド２３はビアの形態をなしている。なお、コネクタ部としては、外部と接続されるものであればよく、たとえば圧着やはんだ付けなどに対応したランド形状のものであってもよい。

ここで、図１中、上述の４個の第１および第２のランド２１、２２の組のうち実装状態の組では、一般の場合と同様、コネクタ部側の第２のランド２２に、静電気吸収用の電気素子５１が接続され、静電気対策が採られている。この静電気吸収用の電気素子５１としては、たとえばコネクタランド２３に加えられる静電気を吸収するコンデンサなどが挙げられる。

しかし、一般に、未実装状態のランド２１、２２の組では、わざわざ静電気吸収用の電気素子を取り付けないため、静電気対策として、本実施形態では、露出した表面配線としてのダミー配線パターン３２を設けている。

このダミー配線パターン３２は、回路基板１０の一表面のうち第１のランド２１および第２のランド２２の外側にて、第１のランド２１と第２のランド２２との間の距離Ｌよりも近い位置に設けられている。

そして、ダミー配線パターン３２は、第１のランド２１および第２のランド２２とは離れつつ電気的に独立している。具体的には、両ランド２１、２２とダミー配線パターン３２とは、ソルダーレジスト４０により絶縁されている。

ここでは、ダミー配線パターン３２は、回路基板１０の一表面にて第１のランド２１と第２のランド２２との間に設けられている。さらに、図１に示されるように、本実施形態では、両ランド２１、２２の組が複数設けられているが、単一のダミー配線パターン３２が各組の両ランド２１、２２間を通るように設けられている。

そして、当該両ランド２１、２２の各組において、このダミー配線パターン３２と第１のランド２１との間、およびダミー配線パターン３２と第２のランド２２との間のいずれか一方にて発生する静電気は、ダミー配線パターン３２を介して逃がされるようになっている。

具体的に、本実施形態では、ダミー配線パターン３２は、マスクされた表面配線としての逃がしパターン３３に接続されており、この逃がしパターン３３は、さらに回路基板１０に設けられた逃がし部３４に導通している。

ここで、逃がし部３４は、ＧＮＤなど、静電気が伝導しても問題無いパターンにつながるものである。具体的には、逃がし部３４は、Ｃｕめっきなどよりなるビア、または、Ｃｕ箔等よりなる表面配線などより構成されるものである。ここでは、逃がし部３４は、貫通孔と当該孔内面に形成されたＣｕめっきよりなるビアにより形成されている。

ここで、４個のランド２１、２２の組のうち図１の上から３番目の組では、さらに、第２のランド２２とコネクタランド２３との間にもう１個のランド２１、２２の組が設けられている。このように、マイコン側とコネクタランド２３との間に２個以上のランド２１、２２の組がある場合には、当該２組以上のうちのいずれか１組においてダミー配線パターン３２を設ければよい。

また、上記実装状態のランド２１、２２の組では、ランド２１、２２間にダミー配線パターン３２が無くてもよいが、パターン形状の簡略化などの製造上の理由等により、図１に示されるように、実装状態のランド２１、２２間にダミー配線パターン３２が設けられていてもよい。

ただし、実装状態のランド２１、２２の組における電気素子５０および、その他、回路基板１０に実装される電気素子は、回路基板１０上のランドに一括してはんだ付けされるが、このはんだ付けにおいて、露出しているダミー配線パターン３２上には、はんだを載せないように、はんだマスクを構成することが望ましい。

これは、仮にダミー配線パターン３２上にはんだを配置した場合、隣り合うランド２１、２２とダミー配線パターン３２との狭い間が、当該はんだによって、つながってしまう恐れがあるためである。

このように、本電子装置の回路基板１０は、その一表面に、上記各ランド２１〜２４、各表面配線３１〜３３、逃がし部３４を有する構成とされており、この回路基板１０の一表面上に、各種の電気素子が搭載されて電子装置を構成している。

次に、図２も参照して、本実施形態の作用効果等について説明する。図２は、本実施形態の電子装置における一対のランド２１、２２およびダミー配線パターン３２の拡大概略平面図である。

図２に示されるように、未実装状態で、両ランド２１、２２のどちらか一方に静電気が発生する。ここでは、電子装置のうち外部に露出するコネクタランド２３に静電気が印加され、第２のランド２２にて、静電気が発生する。

このように一方の第２のランド２２にて静電気が発生しても、その静電気は他方の第１のランド２１に飛ぶことなく、第２のランド２２からその近くに露出しているダミー配線パターン３２に伝導する。

そして、この静電気は、ダミー配線パターン３２を介して、逃がしパターン３３から、逃がし部３４へ逃がされる。このようにして、本実施形態の電子装置では、両ランド２１、２２にて発生する静電気は、当該両ランド２１、２２間を伝導することなく、ダミー配線パターン３２を介して逃がすことができる。なお、第１のランド２１側にて静電気が発生した場合も、上記同様、ダミー配線パターン３２を介して静電気を逃がすことができる。

また、ダミー配線パターン３２は、ビアではなくエッチングなどにより形成される層状の表面配線として構成されているから、ビアに比べて配置面積が少なくて済む。よって、本実施形態によれば、回路基板１０の高密度化に適した構成であって、未実装状態における一対のランド２１、２２間の静電気伝導を防止できる構成を実現することができる。

また、ランド２１、２２からダミー配線パターン３２に静電気を飛ばすために、ダミー配線パターン３２は両ランド２１、２２間の距離Ｌよりも近い位置に配置することが必要であるが、本実施形態では、ダミー配線パターン３２を、両ランド２１、２２間に設けることで、そのような配置を容易に実現し、ダミー配線パターン３２への静電気伝導を容易に実現している。

また、表面配線としてのダミー配線パターン３２は、エッチングなどによりパターン形状を任意に制御できる。そこで、本実施形態では、両ランド２１、２２の組が複数設けられている場合に、単一のダミー配線パターン３２を、各組の両ランド２１、２２間を通るように設けることにより、スペースを効率よく利用できるようにしている。

（第２実施形態）
図３は、本発明の第２実施形態に係る電子装置の要部の概略平面構成を示す図であり、回路基板１０の一表面側の構成を示している。本実施形態は、上記第１実施形態に比べて、ダミー配線パターン３２の位置が相違するものであり、ここでは、その相違点を中心に述べることとする。

図３に示されるように、本実施形態の電子装置においても、回路基板１０には、外部と接続されるコネクタ部としてのコネクタランド２３が設けられており、第２のランド２２はコネクタ部２３と導通している。ここにおいて、本実施形態では、第１および第２の両ランド２１、２２間に位置するダミー配線パターン３２は、第２のランド２２側に片寄って設けられている。

コネクタランド２３は、外部と接続するべく電子装置における露出部分となるため、人手や外部の部材に接触しやすく、結果的に、静電気が加えられやすい部位である。そのため、両ランド２１、２２のうち、このコネクタランド２３と導通する第２のランド２２の方にて、静電気が印加されやすい。

そこで、本実施形態のように、両ランド２１、２２間にて、ダミー配線パターン３２を、第１のランド２１よりも第２のランド２２に近くなるように第２のランド２２側に片寄って配置させれば、第２のランド２２とダミー配線パターン３２との間で静電気が飛びやすくなる。

このように、本実施形態によっても、回路基板１０の高密度化に適した構成であって、未実装状態における一対のランド２１、２２間の静電気伝導を防止できる構成を実現することができる。

（第３実施形態）
図４は、本発明の第３実施形態に係る電子装置の要部の概略平面構成を示す図であり、回路基板１０の一表面側の構成を示している。本実施形態は、上記第２実施形態において、さらにダミー配線パターン３２の形状を異ならせたものであり、ここでは、その相違点を中心に述べることとする。

図４に示されるように、本実施形態の電子装置においても、第１および第２の両ランド２１、２２間に位置するダミー配線パターン３２は、第２のランド２２側に片寄って設けられている。

本実施形態では、このような構成において、さらにダミー配線パターン３２を、第２のランド２２をコの字状に取り囲む形状としている。ここでは、ダミー配線パターン３２は、コの字部分の連続する３辺にて、第２のランド２２に対向しているから、その分、上記図３の場合に比べて、第２のランド２２とダミー配線パターン３２との対向面積が増加する。

それにより、第２のランド２２とダミー配線パターン３２との間で静電気が飛びやすくなる。このように、本実施形態によっても、回路基板１０の高密度化に適した構成であって、未実装状態における一対のランド２１、２２間の静電気伝導を防止できる構成を実現することができる。

（第４実施形態）
図５は、本発明の第４実施形態に係る電子装置の要部の概略平面構成を示す図であり、回路基板１０の一表面側の構成を示している。本実施形態は、上記各実施形態において、ダミー配線パターン３２と静電気の逃がし部の構成を異ならせたものであり、ここでは、その相違点を中心に述べることとする。

図５に示されるように、本実施形態の電子装置においては、回路基板１０の一表面には、電子部品が搭載される部品搭載ランド２５が設けられている。ここでは、部品搭載ランド２５は矩形状のものである。

そして、部品搭載ランド２５およびその周りの各ランド２１、２２、２４は、これらランド２１、２２、２４、２５に対して、電子部品としての図示しないＩＣチップなどがはんだ等を介して搭載可能なパターンを構成している。

また、このような部品搭載ランド２５は、たとえば、当該電子部品におけるＧＮＤ用ランドとされるものである。ここでは、部品搭載ランド２５およびその周りの各ランド２１、２２、２４は未実装状態のものとされている。

なお、本実施形態の場合も、第２のランド２２はコネクタランド２３に導通しているが、第１のランド２１についても上記第１実施形態と同様、第１のランド２１に接続されたマスクされた表面配線３１を介して図示しないマイコン等に接続されている。

そして、本実施形態のダミー配線パターン３２は、部品搭載ランド２５の端部から第１のランド２１および第２のランド２２側に延びて設けられている。ここでは、ダミー配線パターン３２は、第１のランド２１と第２のランド２２との間に介在するように設けられている。そして、たとえば第２のランド２２側に印加される静電気は、ダミー配線パターン３２から、部品搭載ランド２５を介して逃がされるようになっている。

このように本実施形態の電子装置によれば、部品搭載ランド２５を、上記図１等における逃がし部３４と同様の静電気の逃がし部として兼用できるから、別途逃がし部３４を設けることがなく、回路基板１０の省スペース化の点で好ましい。

また、本実施形態では、複数個の両ランド２１、２２の組に対して、単一のダミー配線パターン３２ではなく、別々のダミー配線パターン３２を設けているが、この場合でも、もちろん、回路基板１０の高密度化に適した構成であって、未実装状態における一対のランド２１、２２間の静電気伝導を防止できる構成が実現されている。

（第５実施形態）
図６は、本発明の第５実施形態に係る電子装置の要部の概略平面構成を示す図であり、回路基板１０の一表面側の構成を示している。本実施形態は、上記第４実施形態において、ダミー配線パターン３２の形状を異ならせたものであり、ここでは、その相違点を中心に述べることとする。

図６に示されるように、本実施形態の電子装置においては、ダミー配線パターン３２を、第１のランド２１および第２のランド２２の外側にて、第１のランド２１と第２のランド２２との間の距離Ｌよりも近い位置に設けているが、両ランド２１、２２間には位置していない。

しかし、この場合であっても、両ランド２１、２２にて発生する静電気は、両ランド２１、２２間を伝導することなく、ダミー配線パターン３２を介して逃がすことができることは言うまでも無い。それゆえ、本実施形態によっても、回路基板１０の高密度化に適した構成であって、未実装状態における一対のランド２１、２２間の静電気伝導を防止できる構成が実現されている。

また、本実施形態では、単一のダミー配線パターン３２を、２組の両ランド２１、２２の近くに位置させており、ダミー配線パターン３２の本数を無用に増やすことなく、スペース効率に優れた構成とされている。

（他の実施形態）
なお、第１および第２の両ランド２１、２２は、未実装状態で当該両ランド間に静電気伝導を発生させたくないものであればよく、上述のように第１のランド２１がマイコン等に導通し、第２のランド２２がコネクタ部に導通するものに限定されない。

また、上記第１〜第３の各実施形態においては、一対のランド２１、２２の組が複数設けられている場合に、単一のダミー配線パターン３２を、各組の両ランド２１、２２間を通るように設けているが、各組のランド２１、２２に対して、別々のダミー配線パターン３２を設けてもよい。

また、回路基板１０としては、上記したプリント基板に限定されるものではなく、たとえば、セラミック基板などであってもよい。

１０回路基板
２１第１のランド
２２第２のランド
２３コネクタランド
２５部品搭載ランド
３２ダミー配線パターン

Claims

回路基板（１０）と、
前記回路基板（１０）の一表面に電気的に独立して隣り合うように設けられた第１のランド（２１）および第２のランド（２２）とよりなる一対のランドであって、当該一対のランド間をつなぐように電子素子（５０）が接続される電子素子実装用の一対の素子用ランド（２１、２２）と、を備え、
前記一対の素子用ランド（２１、２２）は複数組設けられており、
前記複数組の一対の素子用ランド（２１、２２）のうちの少なくとも１組は、前記電子素子（５０）が接続されていない未実装状態のものとされている電子装置において、
前記回路基板（１０）には、外部と接続されるコネクタ部（２３）が設けられており、
前記複数組の一対の素子用ランド（２１、２２）のそれぞれにおいて、前記第１のランド（２１）は、前記回路基板に実装されているマイコンまたはＩＣに導通し、前記第２のランド（２２）は前記コネクタ部（２３）と導通しており、
前記複数組の一対の素子用ランド（２１、２２）のそれぞれにおいて、前記回路基板（１０）の一表面にて前記第１のランド（２１）と前記第２のランド（２２）との間にて、前記第１のランド（２１）と前記第２のランド（２２）との間の距離よりも近い位置に、前記第１のランド（２１）および前記第２のランド（２２）とは離れつつ電気的に独立した表面配線としての露出したダミー配線パターン（３２）が設けられ、
前記ダミー配線パターン（３２）は、前記複数組の一対の素子用ランド（２１、２２）における前記第１のランド（２１）と前記第２のランド（２２）との間を通る単一のものとされており、
このダミー配線パターン（３２）と、前記第１のランド（２１）および前記第２のランド（２２）のいずれか一方との間で発生する静電気は、前記ダミー配線パターン（３２）を介して逃がされるようになっていることを特徴とする電子装置。
前記ダミー配線パターン（３２）は、前記第２のランド（２２）側に片寄って設けられていることを特徴とする請求項１に記載の電子装置。
前記ダミー配線パターン（３２）は、前記第２のランド（２２）をコの字状に取り囲む形状とされていることを特徴とする請求項２に記載の電子装置。
回路基板（１０）と、
前記回路基板（１０）の一表面に電気的に独立して隣り合うように設けられた第１のランド（２１）および第２のランド（２２）と、を備える電子装置において、
前記回路基板（１０）の一表面には、ＩＣチップを搭載するための複数個のチップ搭載用ランド（２１〜２５）が設けられているとともに、当該複数個のチップ搭載用ランド（２１〜２５）には前記ＩＣチップが搭載されていない未実装状態とされており、
前記複数個のチップ搭載用ランドのうちの隣り合うランドが、前記第１のランド（２１）および第２のランド（２２）とされており、
前記回路基板（１０）には、外部と接続されるコネクタ部（２３）が設けられており、
前記第１のランド（２１）は、前記回路基板に実装されているマイコンまたはＩＣに導通し、前記第２のランド（２２）は前記コネクタ部（２３）と導通しており、
前記回路基板（１０）の一表面のうち前記第１のランド（２１）および前記第２のランド（２２）の外側には、前記第１のランド（２１）と前記第２のランド（２２）との間の距離よりも近い位置に、前記第１のランド（２１）および前記第２のランド（２２）とは離れつつ電気的に独立した表面配線としての露出したダミー配線パターン（３２）が設けられ、
このダミー配線パターン（３２）と、前記第１のランド（２１）および前記第２のランド（２２）のいずれか一方との間で発生する静電気は、前記ダミー配線パターン（３２）を介して逃がされるようになっていることを特徴とする電子装置。
前記ダミー配線パターン（３２）は、前記回路基板（１０）の一表面にて前記第１のランド（２１）と前記第２のランド（２２）との間に設けられていることを特徴とする請求項４に記載の電子装置。