JP2012212831A - 複合配線基板 - Google Patents
複合配線基板 Download PDFInfo
- Publication number
- JP2012212831A JP2012212831A JP2011078692A JP2011078692A JP2012212831A JP 2012212831 A JP2012212831 A JP 2012212831A JP 2011078692 A JP2011078692 A JP 2011078692A JP 2011078692 A JP2011078692 A JP 2011078692A JP 2012212831 A JP2012212831 A JP 2012212831A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- board
- composite
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】設計自由度が大きく、かつ多機能、高機能の複合配線基板を提供すること。
【解決手段】上面中央部に電子部品E1を搭載する第1の配線基板1と、この第1の配線基板1の上面に電子部品E1を囲繞する開口部2aを有して接合された第2の配線基板2と、この第2の配線基板2の上面に開口部2aを塞ぐように接合された第3の配線基板3とを備えて成る複合配線基板10であって、開口部2aの内側における第1の配線基板1と第3の配線基板3との間に、第2の配線基板2と異なる層構成または異なる材料から成る第4の配線基板4が接合されている複合配線基板10である。
【選択図】図1
【解決手段】上面中央部に電子部品E1を搭載する第1の配線基板1と、この第1の配線基板1の上面に電子部品E1を囲繞する開口部2aを有して接合された第2の配線基板2と、この第2の配線基板2の上面に開口部2aを塞ぐように接合された第3の配線基板3とを備えて成る複合配線基板10であって、開口部2aの内側における第1の配線基板1と第3の配線基板3との間に、第2の配線基板2と異なる層構成または異なる材料から成る第4の配線基板4が接合されている複合配線基板10である。
【選択図】図1
Description
本発明は、半導体素子等の電子部品を搭載する配線基板を複数積み重ねて成る複合配線基板に関するものである。
従来、図4に示すように、例えば半導体素子等の電子部品E1を搭載する第1の配線基板21と、この第1の配線基板21の上面に電子部品E1を囲繞する開口部22aを有して接合された枠状の第2の配線基板22と、この第2の配線基板22の上面に開口部22aを塞ぐように接合された第3の配線基板23とから成る複合配線基板40が知られている。このように第1および第3の配線基板21,23を第2の配線基板22を介して積み重ねて接続することにより、電子部品の高密度実装が可能となる。
このような複合配線基板40においては、第2の配線基板22は、例えば単層のガラスエポキシ基板を打ち抜いて形成されている。配線基板22にはスルーホール24が形成されており、上下面にはスルーホール24に接続された接続パッド25が形成されている。
また、第1の配線基板21の上面および第3配線基板23の下面には、第2の配線基板22の接続パッド25に対応する位置にそれぞれ接続パッド26,27が形成されている。そして接続パッド26,27と接続パッド25とが半田ボールBを介して接続されている。
このような複合配線基板40においては、第2の配線基板22が単層のガラスエポキシ基板から成り、上下の接続パッド25同士がスルーホール24のみで接続されているので配線密度が高くない。したがって複合配線基板40の小型化には向いていない。また、第1の配線基板21と第3の配線基板23とを単純なスルーホール24のみでしか接続できないので、複合配線基板における設計自由度が大きく制限され、多機能、高機能の複合配線基板40を提供することが困難である。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、設計自由度が大きく、多機能、高機能の複合配線基板を提供することにある。
本発明の複合配線基板は、上面中央部に電子部品を搭載する第1の配線基板と、該第1の配線基板の上面に前記電子部品を囲繞する開口部を有して接合された第2の配線基板と、該第2の配線基板の上面に前記開口部を塞ぐように接合された第3の配線基板とを備えて成る複合配線基板であって、前記開口部の内側における前記第1の配線基板と前記第3の配線基板との間に前記第2の配線基板と異なる層構成または異なる材料から成る第4の配線基板が接合されていることを特徴とするものである。
本発明の複合配線基板においては、第1の配線基板と第3の配線基板とを接合する第2の配線基板の開口部の内側に、第2の配線基板と異なる層構成または異なる材料から成る第4の配線基板が第1の配線基板と第3の配線基板とを接合するように配置されていることから、この第4の配線基板および第2の配線基板を介して第1の配線基板と第3の配線基板とを多彩な接続経路により接続することが可能となり、それにより設計自由度が大きく、かつ多機能、高機能の複合配線基板を提供することができる。
次に、本発明の複合配線基板の実施形態の一例を添付の図を基に説明する。図1は、本発明の複合配線基板10の実施形態の一例を示す概略断面図であり、図中、1は第1の配線基板、2は第2の配線基板、3は第3の配線基板、4は第4の配線基板であり、主としてこれらで本例の複合配線基板10が形成されている。
第1の配線基板1は、例えばビルドアップ法により形成された高密度多層配線基板であり、その上面に電子部品E1が搭載されている。この第1の配線基板1の上面から下面にかけては、銅箔や銅めっき層から成る配線導体5が配設されている。配線導体5の一部は電子部品E1に電気的に接続された電子部品接続パッド5aや外部電気回路基板に接続される外部接続パッド5b、第2の配線基板2に接続された第2基板接続パッド5c、第4の配線基板4に接続された第4基板接続パッド5dを形成している。この配線導体5は、その一部がビルドアップ法により形成されていることから、例えば配線幅および配線間隔が20μm以下の極めて微細な配線により高密度な配線を形成することができる。
第2の配線基板2も第1の配線基板1と同様に例えばビルドアップ法により形成された高密度多層配線基板であり、第1の配線基板1に搭載された電子部品E1を囲繞する開口部2aを有している。そしてその下面が第1の配線基板1に接合されており、その上面が第3の配線基板3に接合されている。第2の配線基板2の上面から下面にかけては、第1の配線基板1と同様に銅箔や銅めっき層から成る配線導体6が配設されている。配線導体6の一部は第1の配線基板1と接続された第1基板接続パッド6aや第3の配線基板3と接続された第3基板接続パッド6bを形成している。
第3の配線基板3も第1の配線基板1や第2の配線基板2と同様に例えばビルドアップ法により形成された高密度多層配線基板であり、第2の配線基板2の上面に開口部2aを塞ぐようにして接合されている。またその上面に電子部品E2が搭載されている。この第3の配線基板3においても、その上面から下面にかけて銅箔や銅めっき層から成る配線導体7が配設されている。配線導体7の一部は電子部品E2に電気的に接続された電子部品接続パッド7aや第2の配線基板に接続された第2基板接続パッド7bを形成している。
第4の配線基板4は、例えば単層のガラスエポキシ板にスルーホール8を設けたものであり、電子部品E1を囲繞する開口4aを有している。
そしてその下面が第1の配線基板1に接合されており、その上面が第3の配線基板3に接合されている。第4の配線基板4の上面から下面にかけては銅箔および銅めっき層から成る配線導体9がスルーホール8を通って配設されている。配線導体9の一部は、第1の配線基板1に接続された第1基板接続パッド9aや第3の配線基板3に接続された第3基板接続パッド9bを形成している。スルーホール8の直径は100〜300μm程度と大径であり、この大径のスルーホール8を介して第1基板接続パッド9aと第3基板接続パッド9bとの間を低抵抗で電気的に接続することが可能である。
そしてその下面が第1の配線基板1に接合されており、その上面が第3の配線基板3に接合されている。第4の配線基板4の上面から下面にかけては銅箔および銅めっき層から成る配線導体9がスルーホール8を通って配設されている。配線導体9の一部は、第1の配線基板1に接続された第1基板接続パッド9aや第3の配線基板3に接続された第3基板接続パッド9bを形成している。スルーホール8の直径は100〜300μm程度と大径であり、この大径のスルーホール8を介して第1基板接続パッド9aと第3基板接続パッド9bとの間を低抵抗で電気的に接続することが可能である。
そして、これらの第1の配線基板1と第2の配線基板2および第4の配線基板4や、第2の配線基板2および第4の配線基板4と第3の配線基板3とが半田ボールBを介して接合されることにより互いに固定されるとともに電気的に接続されている。このように、この例では、第2の配線基板2がビルドアップ法により形成された高密度多層配線基板であることから、同じくビルドアップ法により形成された高密度配線基板である第1の配線基板1と第3の配線基板3とを高密度で接続することができる。さらに第4の配線基板4は、スルーホール8を介して第1の配線基板1と第3の配線基板3とを電気的に低抵抗で接続することができる。
この場合、例えば多数の接続が要求される第1の配線基板1と第3の配線基板3における信号配線同士を第2の配線基板2の高密度な配線導体6を介して電気的に接続するとともに、大きな電流を必要とする接地や電源配線同士を第4の配線基板4の低抵抗の配線導体9を介して電気的に接続すると、第1の配線基板1と第3の配線基板3との間で配線導体6を介して多数の信号のやり取りが可能となるとともに、配線導体9を介して十分な接地および電源の供給を行なうことが可能な複合配線基板10を提供することができる。
また、例えば第4の配線基板4を熱伝導性に優れる材料、例えば銅等の高熱伝導性の金属や窒化アルミニウム等の高熱伝導性のセラミック材料から形成すると、第1の配線基板1と第3の配線基板3との間を熱的に低抵抗で接続することができ、電子部品E1の熱を効率的に外部に放熱することが可能な複合配線基板10を提供することができる。さらに、第4の配線基板4を窒化アルミニウム等の剛性の高い材料により形成すると、例えば第1の配線基板1や第2の配線基板2、第3の配線基板3としてコア基板を有しないコアレスのビルドアップ基板を用いる場合に、反りや変形の少ない複合配線基板10を提供することができる。
このように、本例の複合配線基板10によれば、第1の配線基板1と第3の配線基板3とを接合する第2の配線基板2の開口部の内側に、第2の配線基板2と異なる層構成または異なる材料から成る第4の配線基板が第1の配線基板と第3の配線基板とを接合するように配置されていることから、この第4の配線基板および第2の配線基板を介して第1の配線基板と第3の配線基板とを多彩な接続経路により接続することが可能となり、それにより設計自由度が大きく、かつ多機能、高機能の複合配線基板10を提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば図2に示すように第4の配線基板4の内側のみを封止樹脂11により部分的に封止してもよい。この場合、電子部品E1を少ない量の封止樹脂11で封止することが可能であるとともに封止樹脂11による複合配線基板10への反り影響を少なくすることができる。さらに、図3に示すように、第4の配線基板4の側面に例えばチップコンデンサ12を第1の配線基板1と第3の配線基板3との間に跨るように配置してもよい。この場合、第1の配線基板1と第3の配線基板3との間にチップコンデンサ12により低抵抗かつ短経路で接続することができる。さらに、上述の実施形態の一例では、外側の第2の配線基板2をビルドアップ法による高密度多層配線基板で形成し、内側の第4の配線基板4を単層のガラスエポキシ板で形成したが、外側の第2の配線基板2を単層のガラスエポキシ板で形成し、内側の第4の配線基板4をビルドアップ法による高密度多層配線基板で形成してもよい。
1 第1の配線基板
2 第2の配線基板
2a 第2の配線基板の開口部
3 第3の配線基板
4 第4の配線基板
2 第2の配線基板
2a 第2の配線基板の開口部
3 第3の配線基板
4 第4の配線基板
Claims (3)
- 上面中央部に電子部を搭載する第1の配線基板と、該第1の配線基板の上面に前記電子部品を囲繞する開口部を有して接合された第2の配線基板と、該第2の配線基板の上面に前記開口部を塞ぐように接合された第3の配線基板とを備えて成る複合配線基板であって、前記開口部の内側における前記第1の配線基板と前記第3の配線基板との間に前記第2の配線基板と異なる層構成または異なる材料から成る第4の配線基板が接合されていることを特徴とする複合配線基板。
- 前記第2の配線基板がビルドアップ多層基板であり、前記第4の配線基板がスルーホール基板であることを特徴とする請求項1記載の複合配線基板。
- 前記第4の配線基板の熱伝導率が前記第2の配線基板の熱伝導率よりも大きいことを特徴とする請求項1または2に記載の配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078692A JP2012212831A (ja) | 2011-03-31 | 2011-03-31 | 複合配線基板 |
US13/248,218 US9173299B2 (en) | 2010-09-30 | 2011-09-29 | Collective printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011078692A JP2012212831A (ja) | 2011-03-31 | 2011-03-31 | 複合配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012212831A true JP2012212831A (ja) | 2012-11-01 |
Family
ID=47266552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011078692A Withdrawn JP2012212831A (ja) | 2010-09-30 | 2011-03-31 | 複合配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012212831A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150090A (ja) * | 2013-01-31 | 2014-08-21 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2015012281A (ja) * | 2013-07-02 | 2015-01-19 | 富士通株式会社 | 積層基板 |
WO2018043129A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
WO2023272641A1 (zh) * | 2021-06-30 | 2023-01-05 | 深南电路股份有限公司 | 一种转接板及其制作方法、电路板组件 |
-
2011
- 2011-03-31 JP JP2011078692A patent/JP2012212831A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150090A (ja) * | 2013-01-31 | 2014-08-21 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
JP2015012281A (ja) * | 2013-07-02 | 2015-01-19 | 富士通株式会社 | 積層基板 |
WO2018043129A1 (ja) * | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
JPWO2018043129A1 (ja) * | 2016-08-31 | 2019-06-24 | 株式会社村田製作所 | 回路モジュールおよびその製造方法 |
US10930573B2 (en) | 2016-08-31 | 2021-02-23 | Murata Manufacturing Co., Ltd. | Circuit module and manufacturing method therefor |
WO2023272641A1 (zh) * | 2021-06-30 | 2023-01-05 | 深南电路股份有限公司 | 一种转接板及其制作方法、电路板组件 |
US11856702B2 (en) | 2021-06-30 | 2023-12-26 | Shennan Circuits Co., Ltd. | Adapter board, method for manufacturing the same and circuit board assembly using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6325605B2 (ja) | 電子部品内蔵基板 | |
JP4283327B2 (ja) | プリント配線板 | |
US8802999B2 (en) | Embedded printed circuit board and manufacturing method thereof | |
JP4976840B2 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
US20160095219A1 (en) | Printed wiring board and semiconductor device having the same | |
JP2006261255A (ja) | 半導体装置 | |
JP2009170941A (ja) | キャパシタ実装配線基板 | |
JP6742682B2 (ja) | 多層配線基板 | |
JP2012212831A (ja) | 複合配線基板 | |
JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
JP6587795B2 (ja) | 回路モジュール | |
JP2011146513A (ja) | 半導体装置 | |
JP2009117409A (ja) | 回路基板 | |
JP2013115110A (ja) | 段差構造のプリント配線板 | |
JP2010251560A (ja) | 配線基板及びその製造方法 | |
JP2017063087A (ja) | プリント回路板 | |
JP2013165244A (ja) | 多層プリント基板とその製造方法 | |
JP2006339293A (ja) | 回路モジュール | |
JP2013110332A (ja) | 表面実装電子デバイス | |
JP2016127134A (ja) | 配線基板 | |
JP2018207118A (ja) | 回路モジュール | |
JP6236841B2 (ja) | 多層配線基板及びその製造方法 | |
TW201703590A (zh) | 電路板及其製造方法 | |
JP5369966B2 (ja) | 半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |