JP5649391B2 - Esd保護デバイス - Google Patents

Esd保護デバイス Download PDF

Info

Publication number
JP5649391B2
JP5649391B2 JP2010218444A JP2010218444A JP5649391B2 JP 5649391 B2 JP5649391 B2 JP 5649391B2 JP 2010218444 A JP2010218444 A JP 2010218444A JP 2010218444 A JP2010218444 A JP 2010218444A JP 5649391 B2 JP5649391 B2 JP 5649391B2
Authority
JP
Japan
Prior art keywords
counter electrode
ceramic
protection device
esd protection
side counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010218444A
Other languages
English (en)
Other versions
JP2012074269A (ja
Inventor
鷲見 高弘
高弘 鷲見
恵理子 澤田
恵理子 澤田
足立 淳
淳 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010218444A priority Critical patent/JP5649391B2/ja
Priority to TW100134217A priority patent/TWI487226B/zh
Priority to CN201110306720.7A priority patent/CN102437513B/zh
Priority to KR1020110097340A priority patent/KR101254084B1/ko
Priority to EP11182914.9A priority patent/EP2437362B1/en
Priority to US13/247,029 priority patent/US8773824B2/en
Publication of JP2012074269A publication Critical patent/JP2012074269A/ja
Application granted granted Critical
Publication of JP5649391B2 publication Critical patent/JP5649391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T2/00Spark gaps comprising auxiliary triggering means
    • H01T2/02Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed

Description

本発明は半導体装置などを静電気破壊から保護するESD保護デバイスに関する。
近年、民生機器を使用するにあたって、入出力インターフェースであるケーブルの抜差し回数が増える傾向にあり、入出力コネクタ部に静電気が印加されやすい状況にある。また、信号周波数の高周波化に伴って、設計ルールの微細化でパスが作り込みにくくなり、LSI自体が静電気に対して脆弱になっている。
そのため、静電気放電(ESD)(Electron−Statics Discharge)から、LSIなどの半導体装置を保護するESD保護デバイスが広く用いられるに至っている。
このようなESD保護デバイスとして、中心に不活性ガスが封入された密閉空間を有する絶縁チップ体と、同一面上にマイクロギャップを有した対向電極と外部電極とを備えたESD保護デバイス(チップ型サージアブソーバ)およびその製造方法が提案されている(特許文献1参照)。
しかしながら、この特許文献1のESD保護デバイス(チップ型サージアブソーバ)においては、対向電極のマイクロギャップ間を何の補助もなく電子が直接飛び越える必要があることから、その放電能力はマイクロギャップ幅に依存する。そして、このマイクロギャップが狭くなるほどサージアブソーバとしての能力は高くなるが、特許文献1に記載されているような印刷工法を用いて対向電極を形成するには、ギャップ形成可能幅に限界があり、狭くし過ぎると対向電極どうしが結合してショート不良を発生させるなどの問題点がある。
また、特許文献1に記載されているように、孔を開けたシートを積層することにより空洞部を形成するようにしていることから、該空洞部にマイクロギャップを配設する必要があることなどを考慮すると、積層精度の面から、製品の小型化にも限界がある。さらに、密閉空間に封入ガスが充填された構成とするためには、積層時に封入ガス下で積層圧着を行うことが必要で、製造工程が複雑化し,生産性の低下を招くとともに、コストが増大するという問題点がある。
また、他のESD保護デバイスとして、一対の外部電極を有する絶縁性セラミックス層の内部に、外部電極と導通する内部電極および放電空間を設けるとともに、放電空間に放電ガスを閉じ込めるようにしたESD保護デバイス(サージ吸収素子)およびその製造方法が提案されている(特許文献2参照)。
しかしながら、この特許文献2のESD保護デバイスの場合にも、上記特許文献1のESD保護デバイスの場合と全く同様の問題点を有している。
また、さらに他のESD保護デバイスとして、セラミック多層基板と、セラミック多層基板に形成され、所定の間隔を設けて互いに対向する、少なくとも一対の放電電極と、セラミック多層基板の表面に形成され、放電電極と接続される外部電極とを有するESD保護デバイスにおいて、一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料を分散させてなる補助電極を備えたESD保護デバイスが提案されている(特許文献3参照)。
しかしながら、このESD保護デバイスの場合、製造時の焼成工程において、セラミック多層基板中のガラス成分が放電補助電極に浸透し、放電補助電極の導電材料が過焼結状態となり、ショート不良が発生するという問題点がある。
特開平9−266053号公報 特開2001−43954号公報 特許第4434314号公報
本発明は、上記実情に鑑みてなされたものであり、放電能力に優れる一方でショート不良が少なく、かつ製造時に特別な工程を必要とせず、生産性に優れたESD保護デバイスを提供することを目的とする。
上記課題を解決するために、本発明のESD保護デバイスは、
ガラス成分を有するセラミック基材と、
前記セラミック基材の表面に、先端部が互いに間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接続し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と、
前記放電補助電極と前記セラミック基材との間に配設されたシール層と、
前記シール層と前記セラミック基材の界面に、前記シール層の構成材料と前記セラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層と
を具備し、
前記シール層の主要構成材料の概念的塩基度B1と、前記セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下であり、
前記対向電極は、前記放電補助電極の少なくとも一部を覆うように形成されていること
を特徴としている。
本発明の他のESD保護デバイスは、
ガラス成分を有するセラミック基材と、
前記セラミック基材の表面に、先端部が互いに間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接続し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と、
前記放電補助電極と前記セラミック基材との間に配設されたシール層と、
前記シール層と前記セラミック基材の界面に、前記シール層の構成材料と前記セラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層と
を具備し、
前記シール層の主要構成材料の概念的塩基度B1と、前記セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下であり、
前記反応層の厚さは、1.6μm以上、43.6μm以下であること
を特徴としている。
また、前記シール層は、前記セラミック基材を構成する元素の一部を含有していることが好ましい。
前記シール層は、主成分が酸化アルミニウムであることが好ましい。
前記放電補助電極は、金属粒子と、セラミック成分とを含むものであることが望ましい。
本発明のESD保護デバイスは、
第一のセラミックグリーンシートの一方主面上にシール層ペーストを印刷して未焼成のシール層を形成する工程と、
前記シール層の少なくとも一部を被覆するように放電補助電極ペ−ストを印刷して未焼成の放電補助電極を形成する工程と、
前記第1のセラミックグリーンシートの一方主面上に、対向電極ペーストを印刷して、それぞれが、前記放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、
前記第1のセラミックグリーンシートの他方主面上に、第2のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、
前記積層体を焼成する工程と
を備え、
前記シール層と前記第1のセラミックグリーンシートとの界面に、前記シール層の構成材料と前記第1のセラミックグリーンシートの構成材料とが反応することにより生成した反応生成物を含む反応層が形成され、
前記シール層の主要構成材料の概念的塩基度B1と、前記セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下であることを特徴とする方法により製造することができる。
本発明のESD保護デバイスは、セラミック基材の表面に、先端部が互いに間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、一方側対向電極と他方側対向電極のそれぞれと接続し、一方側対向電極から他方側対向電極にわたるように配設された放電補助電極と、放電補助電極とセラミック基材との間に配設されたシール層と、シール層とセラミック基材の界面に、シール層の構成材料と前記セラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層とを具備している。そして、シール層の主要構成材料の概念的塩基度B1と、セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)を−0.09以上、1.33以下とし、かつ、対向電極が、放電補助電極の少なくとも一部を覆うようにしているので、ガラス成分を含有するセラミック基材からのガラス成分の流入を抑制、防止して、放電補助電極部が過焼結になることによるショート不良の発生を抑制することができる。
また、本発明の他のESD保護デバイスのように、シール層の主要構成材料の概念的塩基度B1と、セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)を−0.09以上、1.33以下とし、かつ、反応層の厚さが1.6μm以上、43.6μm以下となるようにした場合も、ガラス成分を含有するセラミック基材からのガラス成分の流入を抑制、防止して、放電補助電極部が過焼結になることによるショート不良の発生を抑制することができる。
また、シール層とセラミック基材の界面に、シール層の構成材料とセラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層を備えているので、形成されるシール層の主成分の融点よりも低い温度で焼成が行われるような製品の場合にも、シール層がセラミック基材を構成するセラミック材料に密着した、信頼性の高い製品を提供することができる。
また、シール層の主要構成材料の概念的塩基度B1と、セラミック基材の非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下になるようにしているので、すなわち、塩基度差を上述のように規定することにより、シール層とセラミック基材との間での過剰反応や過小反応を抑制して、ESD保護デバイスとしての機能を阻害しない反応層を備えた、信頼性の高いESD保護デバイスを提供することができる。
また、シール層が、セラミック基材に含まれている元素をその一部とするようにした場合、シール部とセラミック基材間の過剰反応を抑制することが可能になり、特性の良好なESD保護デバイスを提供することができる。
シール層の主成分を酸化アルミニウムとした場合、シール部とセラミック基材間の接合に関し、両者間の過剰/過小反応のない接合を得ることが可能になるとともに、セラミック基材からのガラスの流入をシール層において確実に阻止することが可能になり、放電補助電極にガラス成分が流入して焼結してしまうことによるショート不良の発生を抑制、防止することができる。
放電補助電極を、金属粒子と、セラミック成分とを含むものとすることにより、金属粒子間にセラミック成分が介在して、金属粒子がセラミック成分が存在する分だけ間隔をおいて位置することになるため、放電補助電極ペーストを焼成することにより放電補助電極を形成する工程で、放電補助電極の焼結が緩和され、放電補助電極が焼結しすぎることによるショート不良の発生を抑制、防止することができる。また、セラミック成分を含ませることにより、シール層との過剰反応を抑制することができる。
また,本発明のESD保護デバイスは、上述のように、第一のセラミックグリーンシートにシール層ペーストを印刷して未焼成のシール層を形成する工程と、シール層の一部を被覆するように放電補助電極ペ−ストを印刷して未焼成の放電補助電極を形成する工程と、対向電極ペーストを印刷して、それぞれが、放電補助電極の一部を覆うとともに、互いに間隔をおいて配設された一方側対向電極と他方側対向電極とを備える未焼成の対向電極を形成する工程と、第1のセラミックグリーンシートの一方主面上に、第2のセラミックグリーンシートを積層して未焼成の積層体を形成する工程と、積層体を焼成する工程とを備える方法により効率よく製造することができる。上記各工程は通常のセラミック電子部品の製造工程で広く用いられている汎用工程であるため、量産性に優れている。また、セラミック基材と放電補助電極の間にシール層を形成するとともに、シール層と第1のセラミックグリーンシートとの界面に、シール層の構成材料と第1のセラミックグリーンシートの構成材料とが反応することにより生成した反応生成物を含む反応層が形成され、シール層の主要構成材料の概念的塩基度B1と、セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下となるようにしているので、放電補助電極が、シール層によりセラミック基材を構成するセラミックから隔離されるため、ガラス成分の流入による放電補助電極の過焼結によるショート不良の発生などを確実に防止して、安定した放電性能を確保することができる。
なお、本発明のESD保護デバイスを製造する場合、上記積層体を焼成する工程の前に、未焼成の積層体の表面に、対向電極と接続するように外部電極ペーストを印刷し、その後に焼成することにより一度の焼成で外部電極を備えたESD保護デバイスが得られるようにすることも可能であり、また、上記積層体の焼成後に、積層体の表面に外部電極ペーストを印刷し、焼き付けることにより外部電極を形成することも可能である。
本発明の実施例にかかるESD保護デバイスの構成を模式的に示す正面断面図である。 本発明の実施例にかかるESD保護デバイスの構成を示す平面図である。 本発明の実施例にかかるESD保護デバイスを製造する方法を説明する図であり、第1のセラミックグリーンシートにシール層ペーストを塗布して未焼成のシール層を形成する工程を示す図である。 本発明の実施例にかかるESD保護デバイスを製造する方法を説明する図であり、未焼成のシール層上に放電補助電極ペーストを塗布して未焼成の放電補助電極を形成する工程を示す図である。 本発明の実施例にかかるESD保護デバイスを製造する方法を説明する図であり、対向電極ペーストを塗布して、未焼成の一方側対向電極および他方側対向電極を形成する工程を示す図である。
以下、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
[実施例にかかるESD保護デバイスの構成]
図1は、本発明の一実施例にかかるESD保護デバイスの構造を模式的に示す断面図であり、図2は、本発明の一実施例にかかるESD保護デバイスの平面図である。
このESD保護デバイスは、図1および2に示すように、ガラス成分を含有するセラミック基材1と、セラミック基材1の表面に形成された、先端部が互いに対向する一方側対向電極2aと他方側対向電極2bからなる対向電極2と、一方側対向電極2aと他方側対向電極2bの一部と接し、一方側対向電極2aから他方側対向電極2bにわたるように形成された放電補助電極3と、セラミック基材1の両端部に、対向電極2を構成する一方側対向電極2aおよび他方側対向電極2bと導通するように配設された、外部との電気的な接続のための外部電極5a,5bを備えている。
放電補助電極3は、金属粒子とセラミック成分とを含んでおり、放電補助電極3の焼結されすぎることを緩和して、過焼結によるショート不良の発生を抑制できるように構成されている。
金属粒子としては、銅粉や、好ましくは表面を無機酸化物やセラミック成分にてコーティングした銅粉末などを用いることが可能である。また、セラミック成分には、特別の制約はないが、より好ましいセラミック成分として、セラミック基材の構成材料を含むもの(この場合、Ba−Si−Al系)、あるいは、SiCなどの半導体成分を含むものなどが例示される。
そして、このESD保護デバイスにおいては、放電補助電極3とセラミック基材1との間に、シール層11が配設されている。
このシール層11は、例えば、アルミナなどのセラミック粒子からなる、ポーラスな層で、セラミック基材1に含まれているガラス成分や、焼成工程でセラミック基材1において生成するガラス成分を吸収保持(トラップ)して、ガラス成分が放電補助電極3に流入することを抑制、防止して、放電補助電極部が過焼結となることによるショート不良の発生を抑制する機能を果たす。
なお、この実施例のESD保護デバイスにおいては、シール層11は、放電補助電極3とセラミック基材1との間だけではなく、対向電極2と放電補助電極3との接続部とセラミック基材1との間にも介在するように広い範囲に配設されており、接続部へのガラス成分の浸入も合わせて抑制、防止されるように構成されている。
以下に、上述のような構造を有するESD保護デバイスの製造方法について説明する。
[ESD保護デバイスの製造]
(1)セラミックグリーンシートの作製
セラミック基材1の材料となるセラミック材料として、Ba、Al、Siを主たる成分とする材料を用意する。
そして、各材料を所定の組成になるよう調合し、800〜1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。
このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合した後、さらにバインダー、可塑剤を加え、混合することによりスラリーを作製する。
このスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを作製した。
(2)対向電極ペーストの作製
また、一対の対向電極2a,2bを形成するための対向電極ペーストとして、平均粒径約2μmのCu粉80重量%と、エチルセルロースなどからなるバインダー樹脂を調合し、溶剤を添加して3本ロールにより撹拌、混合することにより対向電極ペーストを作製した。なお、上記のCu粉の平均粒径とは、マイクロトラックによる粒度分布測定から求めた中心粒径(D50)をいう。
(3)放電補助電極ペーストの作製
さらに、放電補助電極3を形成するための放電補助電極ペーストとして、表面が5重量%の酸化アルミニウムでコートされた平均粒径約3μmのCu粉と、平均粒径約0.5μmの炭化ケイ素粉末と、エチルセルロースとターピネオールとからなる有機ビヒクルとを配合し、3本ロールにより撹拌、混合することにより放電補助電極ペーストを作製した。なお、Cu粉と炭化ケイ素粉末との混合比率は、体積比率で80/20となるように調整した。
(4)シール層を形成するために用いられるシール層ペーストの作製
この実施例では、シール層ペーストとして、無機酸化物と有機ビヒクルとを含む複数種類のペーストを用意した。
なお、本発明では、シール層ペーストを主要構成材料として、その塩基度B1と、セラミック基材の非晶質部の塩基度B2との差ΔB(=B1−B2)が1.4以下のものを用いることが望ましいが、この実施例では表1に示すような,シール層ペーストの主成分(シール層主成分)として、無機酸化物M1〜M10を用いた。
また、有機ビヒクルとしては、表2に示す樹脂P1およびP2と、溶媒(ターピネオール)とを、表3に示すような割合で調合した有機ビヒクルOV1を用いた。
Figure 0005649391
Figure 0005649391
Figure 0005649391
ただし、シール層主成分の種類、その製造方法などに特別の制約はない。例えば、表1のM3(Al23)の粒径をD50=0.2〜2.5μmの範囲で変化させて特性を評価したが、特性には影響が現れないことが確認されていること、また、製法の異なるM3を用いた評価でも特性に影響が現れないことが確認されている。なお、この実施例では、シール層主成分として、D50=0.4〜0.6μm程度のものを用いた。
<塩基度B(B1,B2)について>
酸化物融体の塩基度は、対象とする系の組成から計算で求まる平均的な酸素イオン活量(概念的塩基度)と、化学反応など外部から与えられた刺激の応答(酸化・還元電位測定、光学スペクトル測定等)を測定して得られる酸素イオン活量(作用点塩基度)に大別できる。
酸化物融体の本質や構造に関する研究、組成パラメーターとして用いる場合には概念的塩基度を用いることが望ましい。一方、酸化物融体が関与する種々の現象は作用点塩基度で整理する方が適している。本願における塩基度は、前者の概念的塩基度である。
すなわち、酸化物(無機酸化物)MiOのMi−O間の結合力は、陽イオンと酸素イオン間の引力で表すことができ、下記の式(1)で表される。
i=Zi・Zo2-/(ri+ro2-)2=2Zi/(ri+1.4)2 ……(1)
i:陽イオン−酸素イオン間引力、
i:i成分陽イオン価数、
i:i成分陽イオン半径(Å)、
単成分酸化物MiOの酸素供与能力は、Aiの逆数で与えられるため、下記の式(2)が成り立つ。 Bi 0≡1/Ai ……(2)
ここで、酸素供与能力を観念的に、かつ、定量的に取り扱うために、得られたBi 0値を指標化する。
上記(2)式で得られたBi 0値を下記(3)式に代入し、計算しなおすことにより、全ての酸化物の塩基度を定量的に取り扱うことができるようになる。
i=(Bi 0−BSiO2 0)/(BCaO 0−BSiO2 0) ……(3)
なお、指標化時には、CaOのBi値を1.000(Bi 0=1.43)、SiO2のBi値を0.000(Bi 0=0.41)と定義する。
表1に示す各無機酸化物M1〜M10と、表3に示すような組成の有機ビヒクルOV1を表3に示すような割合で調合し、3本ロールミルなどによって混練・分散させることによって、表4に示すようなシール層ペーストP1〜P10を作製した。
Figure 0005649391
(5)各ペーストの印刷
まず、図3に示すように、第1のセラミックグリーンシート101にシール層ペーストを塗布して未焼成のシール層111を形成する。
それから、図4に示すように、未焼成のシール層111上に放電補助電極ペーストを所定のパターンとなるように、スクリーン印刷法により印刷することにより未焼成の放電補助電極103を形成する。
さらに、図5に示すように、対向電極ペーストを塗布して、焼成後に対向電極2(図1および2参照)となる未焼成の一方側対向電極102a、未焼成の他方側対向電極102bを形成する。これにより、未焼成の一方側対向電極102aと他方側対向102bの互いに対向する先端部どうし間には、放電ギャップ部10(図1および2)に対応するギャップ部110が形成される。
なお、この実施例では、焼成後の段階において、一方側対向電極2aおよび他方側対向電極2bの幅Wが100μm、放電ギャップ10の寸法Gが30μmとなるようにした。
なお、シール層ペーストをはじめとして、各ペーストは直接塗布対象上に塗布してもよく、また、転写工法など他の方法で塗布してもよい。
また、各ペーストの塗布の順序や具体的なパターンなどは上記の例に限定されるものではない。ただし、対向電極と放電補助電極は常に隣接するように設置される必要がある。また、シール層はセラミック基材を構成するセラミックと電極間に配置される構造とすることが必要である。
(6)積層、圧着
上述のようにして、シール層ペースト、放電補助電極ペースト、対向電極ペーストの順で各ペーストを塗布した第1のセラミックグリーンシートの非印刷面側に、ペーストが塗布されていない第2のセラミックグリーンシートを複数枚数積層し、圧着することにより積層体を形成した。なお、ここでは、焼成後の厚みが0.3mmになるように積層体を形成した。
(7)焼成、外部電極の形成
得られた積層体を所定の寸法にカットした後、N2/H2/H2Oを用いて雰囲気制御した焼成炉にて、最高温度980〜1000℃の条件で焼成した。その後、焼成済みのチップ(試料)の両端に外部電極ペーストを塗布し、さらに雰囲気制御した焼成炉にて焼き付けることにより、図1および2に示すような構造を有するESD保護デバイスを得た。
なお、この実施例では、特性を評価するため、シール層ペーストとして、表4に示すシール層ペーストP1〜P10を用い、シール層を備えたESD保護デバイス(表5の試料番号1〜10の試料)を作製した。
また、比較のため、シール層を備えていないESD保護デバイス(表5の試料番号11の試料)を作製した。
なお、本実施例では述べていないが、耐候性を向上させる目的で、焼成後のESD保護デバイスの放電ギャップ上に保護膜を形成してもよい。保護膜の材質は、特に限定されるものではないが、例えば、アルミナやシリカなどの酸化物粉末と、熱硬化性エポキシ樹脂や熱硬化性シリコン樹脂などの熱硬化性樹脂からなるものを挙げることができる。
Figure 0005649391
[特性の評価]
次に、上述のようにして作製した各ESD保護デバイス(試料)について、以下の方法で各特性を調べた。
(1)反応層の厚み
試料を厚み方向に沿って切断し、切断面を研磨した後、シール層と、セラミック基材との界面をSEM、およびWDXにて観察し、前記界面に形成されている反応層の厚みを調べた。
(2)ショート特性
8kV×50ショット、20kV×10ショットの2条件で各試料に電圧を印加し、logIR>6Ωの試料については、ショート特性が良好(○)と評価し、電圧の連続印加中に一度でもlogIR≦6Ωとなった試料についてはショート特性が不良(×)と評価した。
(3)VpeakおよびVclamp
IECの規格、IEC61000−4−2に基づき、8kVの接触放電にて、ピーク電圧値:Vpeak、および波頭値から30ns後の電圧値:Vclampを測定した。印加回数は、各試料20回とした。
Vpeak_max≦900Vの試料をVpeakが良好(○)と評価し、Vclamp_max≦100Vとなる試料をVclampが良好(○)と評価した。
(4)繰り返し特性
ショート:8kV×100ショット
Vclamp:8kV×1000ショット
の負荷をかけ、全測定結果がlog IR>6、Vclamp_max≦100Vとなる試料を繰り返し特性が良好(○)と評価した。
(5)基板割れ,基板反り
焼き上がった製品の外観を目視観察、また断面研磨後の製品を顕微鏡観察し、割れが発生していない試料を良好(○)と評価した。また、基板反りについては、水平板上に製品を置き、中央部や端部に浮きが存在していないものを良好(○)と評価した。
上述のようにして特性を評価した結果を表6に示す。
Figure 0005649391
まず、反応層の厚みに関しては、表6に示すように、試料番号1〜10の各試料において、ΔB値(表1参照)と反応層の厚みの間に相関関係が存在し、ΔB値が大きくなるほど反応層厚みが厚くなる傾向があることが確認された。
なお、試料番号1〜10の試料(すなわち、ΔBが1.4以下の試料)においては、シール層とセラミック基材を構成するセラミックの界面の密着力は十分に確保されており、焼成温度がシール層を構成する材料の融点より低い場合にも、使用可能であることが確認された。
なお、シール層を設けていない試料番号11の試料においては、反応層は確認されなかった。
ショート特性に関しては、試料番号1〜10の各試料は、初期ショートおよび連続ESD印加後のいずれにおいてもショート不良は発生せずショート特性については何ら問題がないことが確認された。
一方、シール層を設けていない試料番号11の試料の場合、8kVでの評価ではショート不良は発生しなかったものの、挿入される電圧値が高くなるとショート発生率が上昇することが確認された。これは、試料番号11の試料はシール層を備えていないため、セラミックからのガラス成分の、放電補助電極への流入量が多くなり、放電補助電極が過焼結になったことが原因であると考えられる。
なお、放電補助電極が過焼結になると、Cu粉どうしが近接し、ESD印加時にCu粉どうしが融着してショート不良を起こしやすくなる。
また、試料番号1〜11のいずれの試料においても、Vpeak、Vclampについて必要な特性が得られており、ESDの印加時に素早く保護素子内で放電現象が起きていることが確認された。
また、繰り返し特性に関しては、以下の知見が得られた。すなわち、試料番号1〜10の各試料においては、電圧の印加回数が増えても放電能力は良好に保たれることが確認された。
ただし、シール層を備えていない試料番号11の試料の場合、Vpeak、Vclampについては必要な特性が得られたが、ショート特性に関しては連続印加中にショートが発生するものが見られた。
また、基板割れ、基板反りに関しては、表6に示すように、シール層にセラミック基板を構成する元素の一部を含有する材料を用いた場合、もしくは表1に示されている他の材料を用いた場合のいずれにおいても、ΔB(シール層を構成する主成分の塩基度B1と、セラミック基材を構成するセラミックの非晶質部の塩基度B2との差ΔB)が−0.09以上、1.33以下である場合には、基板割れ、基板反りは発生しないことが確認された。なお、表6に示していない他の試料についての基板割れ、基板反りに関する挙動などから、ΔBが1.4以下であれば構造破壊などの問題のない、良好なシール層を形成できることが確認されている。
上記実施例の結果を整理すると、本発明によれば、
(a)放電補助電極とセラミック基材間に配設されたシール層によりセラミック基材から放電補助電極に浸入しようとするガラス成分をトラップして、放電補助電極が過焼結になることによるショート不良の発生を抑制することができる、
(b)シール層とセラミック基材の界面に、シール層の構成材料とセラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層が形成されることにより、シール層とセラミック基材間の密着性が確保され、信頼性が向上する、
(c)シール層の主要構成材料の塩基度B1と、セラミック基材を構成する非晶質部の塩基度B2との差ΔB(=B1−B2)が1.4以下になるように設計することにより、シール層とセラミック基材の過剰反応が抑制され、結果として、放電補助電極の過焼結を抑制できる
などの特有の作用効果を奏するESD保護デバイスが得られることが確認された。
また、本発明のESD保護デバイスは、安定した特性を備え、繰り返して静電気を印加しても特性の劣化を生じにくいことから、半導体装置などをはじめとする種々の機器、装置の保護のために用いられるESD保護デバイスの分野に広く適用することが可能である。
なお、本発明は上記実施例に限定されるものではなく、シール層、対向電極、放電補助電極の構成材料、具体的な形状、形成方法、セラミック基材を構成するガラスを含むセラミックの組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
1 セラミック基材
2 対向電極
2a 対向電極を構成する一方側対向電極
2b 対向電極を構成する他方側対向電極
3 放電補助電極
5a,5b 外部電極
10 放電ギャップ部
11 シール層
101 第1のセラミックグリーンシート
102a 未焼成の一方側対向電極
102b 未焼成の他方側対向電極
103 未焼成の放電補助電極
110 ギャップ部
111 未焼成のシール層
W 対向電極の幅
G 放電ギャップ部の寸法

Claims (5)

  1. ガラス成分を有するセラミック基材と、
    前記セラミック基材の表面に、先端部が互いに間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
    前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接続し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と、
    前記放電補助電極と前記セラミック基材との間に配設されたシール層と、
    前記シール層と前記セラミック基材の界面に、前記シール層の構成材料と前記セラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層と
    を具備し、
    前記シール層の主要構成材料の概念的塩基度B1と、前記セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下であり、
    前記対向電極は、前記放電補助電極の少なくとも一部を覆うように形成されていること
    を特徴とするESD保護デバイス。
  2. ガラス成分を有するセラミック基材と、
    前記セラミック基材の表面に、先端部が互いに間隔をおいて対向するように形成された一方側対向電極と他方側対向電極とを備えてなる対向電極と、
    前記対向電極を構成する前記一方側対向電極と前記他方側対向電極のそれぞれと接続し、前記一方側対向電極から前記他方側対向電極にわたるように配設された放電補助電極と、
    前記放電補助電極と前記セラミック基材との間に配設されたシール層と、
    前記シール層と前記セラミック基材の界面に、前記シール層の構成材料と前記セラミック基材の構成材料とが反応することにより生成した反応生成物を含む反応層と
    を具備し、
    前記シール層の主要構成材料の概念的塩基度B1と、前記セラミック基材を構成する非晶質部の概念的塩基度B2との差ΔB(=B1−B2)が−0.09以上、1.33以下であり、
    前記反応層の厚さは、1.6μm以上、43.6μm以下であること
    を特徴とするESD保護デバイス。
  3. 前記シール層は、前記セラミック基材を構成する元素の一部を含有していることを特徴とする請求項1または2記載のESD保護デバイス。
  4. 前記シール層は、主成分が酸化アルミニウムであることを特徴とする請求項1〜のいずれかに記載のESD保護デバイス。
  5. 前記放電補助電極は、金属粒子と、セラミック成分とを含むことを特徴とする請求項1〜4のいずれかに記載のESD保護デバイス。
JP2010218444A 2010-09-29 2010-09-29 Esd保護デバイス Active JP5649391B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010218444A JP5649391B2 (ja) 2010-09-29 2010-09-29 Esd保護デバイス
TW100134217A TWI487226B (zh) 2010-09-29 2011-09-22 靜電放電保護裝置及其製造方法
CN201110306720.7A CN102437513B (zh) 2010-09-29 2011-09-27 Esd保护器件及其制造方法
KR1020110097340A KR101254084B1 (ko) 2010-09-29 2011-09-27 Esd 보호 디바이스 및 그 제조방법
EP11182914.9A EP2437362B1 (en) 2010-09-29 2011-09-27 ESD protection device and manufacturing method therefor
US13/247,029 US8773824B2 (en) 2010-09-29 2011-09-28 ESD protection device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010218444A JP5649391B2 (ja) 2010-09-29 2010-09-29 Esd保護デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013223314A Division JP5614563B2 (ja) 2013-10-28 2013-10-28 Esd保護デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2012074269A JP2012074269A (ja) 2012-04-12
JP5649391B2 true JP5649391B2 (ja) 2015-01-07

Family

ID=44785509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010218444A Active JP5649391B2 (ja) 2010-09-29 2010-09-29 Esd保護デバイス

Country Status (6)

Country Link
US (1) US8773824B2 (ja)
EP (1) EP2437362B1 (ja)
JP (1) JP5649391B2 (ja)
KR (1) KR101254084B1 (ja)
CN (1) CN102437513B (ja)
TW (1) TWI487226B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Esd保護デバイス及びその製造方法
JP2013101911A (ja) * 2011-10-14 2013-05-23 Tdk Corp 静電気対策素子
TWI517227B (zh) * 2012-02-24 2016-01-11 Amazing Microelectronic Corp Planetary Discharge Microchannel Structure and Its Making Method
JP5725262B2 (ja) * 2012-08-13 2015-05-27 株式会社村田製作所 Esd保護装置
WO2014027552A1 (ja) 2012-08-13 2014-02-20 株式会社村田製作所 Esd保護装置
JP6119854B2 (ja) * 2013-06-13 2017-04-26 株式会社村田製作所 サーミスタおよびその製造方法
CN104600568B (zh) * 2015-02-12 2017-03-01 苏州晶讯科技股份有限公司 一种陶瓷静电抑制器及其制备方法
WO2018062839A1 (ko) * 2016-09-29 2018-04-05 주식회사 아모텍 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266053A (ja) 1996-03-28 1997-10-07 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JP2000077163A (ja) * 1998-08-28 2000-03-14 Tokin Corp 表面実装型サージ吸収素子
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP4140173B2 (ja) * 2000-05-31 2008-08-27 三菱マテリアル株式会社 チップ型サージアブソーバおよびその製造方法
JP2002270457A (ja) * 2001-03-07 2002-09-20 Murata Mfg Co Ltd 導電性ペーストおよびセラミック電子部品
JP4479470B2 (ja) * 2004-11-05 2010-06-09 三菱マテリアル株式会社 サージアブソーバ
JP2008010278A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp サージアブソーバ及びサージアブソーバの製造方法
CN101542856B (zh) * 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
EP2242154B1 (en) * 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device
KR101008309B1 (ko) * 2008-07-21 2011-01-13 조인셋 주식회사 저 정전용량을 갖는 이에스디 보호소자
EP2352211B1 (en) * 2008-11-26 2017-12-20 Murata Manufacturing Co. Ltd. Esd protection device and manufacturing method thereof
KR101254212B1 (ko) * 2008-12-10 2013-04-18 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스
EP2453536B1 (en) * 2009-09-30 2019-02-06 Murata Manufacturing Co., Ltd. Esd protection device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20120033255A (ko) 2012-04-06
EP2437362B1 (en) 2018-01-03
US8773824B2 (en) 2014-07-08
TW201250977A (en) 2012-12-16
EP2437362A2 (en) 2012-04-04
EP2437362A3 (en) 2014-10-29
CN102437513B (zh) 2014-07-16
JP2012074269A (ja) 2012-04-12
TWI487226B (zh) 2015-06-01
KR101254084B1 (ko) 2013-04-12
US20120250196A1 (en) 2012-10-04
CN102437513A (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
JP4984011B2 (ja) Esd保護デバイスおよびその製造方法
JP5649391B2 (ja) Esd保護デバイス
KR101392455B1 (ko) Esd 보호 디바이스 및 그 제조 방법
US8711537B2 (en) ESD protection device and method for producing the same
WO2014199752A1 (ja) セラミック電子部品およびその製造方法
TWI532283B (zh) Electrostatic countermeasure components
JP5561370B2 (ja) Esd保護デバイスおよびその製造方法
JP5614563B2 (ja) Esd保護デバイスの製造方法
JP2010108746A (ja) 静電気対策部品およびその製造方法
WO2013115054A1 (ja) Esd保護装置
WO2014203638A1 (ja) Esd保護装置
JP2010027636A (ja) 静電気対策部品
JP6428938B2 (ja) Esd保護装置
WO2014188791A1 (ja) Esd保護装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141111

R150 Certificate of patent or registration of utility model

Ref document number: 5649391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150