CN102437513A - Esd保护器件及其制造方法 - Google Patents
Esd保护器件及其制造方法 Download PDFInfo
- Publication number
- CN102437513A CN102437513A CN2011103067207A CN201110306720A CN102437513A CN 102437513 A CN102437513 A CN 102437513A CN 2011103067207 A CN2011103067207 A CN 2011103067207A CN 201110306720 A CN201110306720 A CN 201110306720A CN 102437513 A CN102437513 A CN 102437513A
- Authority
- CN
- China
- Prior art keywords
- electrode
- base material
- comparative electrode
- sealant
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
Abstract
本发明提供一种放电能力优异而短路不良较少、且制造时无需特别的工序、生产性优异的ESD保护器件及其制造方法。ESD保护器件包括:具有玻璃组分的陶瓷基材1;相对电极2,该相对电极2包括一侧相对电极2a及另一侧相对电极2b,其中,在陶瓷基材的表面以使得前端部彼此相对的方式来形成该一侧相对电极2a及该另一侧相对电极2a;以及放电辅助电极3,该放电辅助电极3在相对电极之间与一侧相对电极及另一侧相对电极分别连接,且配置成使得从一侧相对电极横跨到另一侧相对电极,该ESD保护器件采用如下结构:在放电辅助电极和陶瓷基材之间具有密封层11,该密封层11用于防止玻璃组分从陶瓷基材浸入放电辅助电极。另外,采用如下结构:在密封层与陶瓷基材的界面包括反应层,该反应层包含由密封层与陶瓷基材的构成材料之间的反应而生成的反应生成物。
Description
技术领域
本发明涉及一种保护半导体装置等不受静电破坏的ESD保护器件及其制造方法。
背景技术
近年来,在使用民用设备时,作为输入输出接口的线缆的插拔次数趋于增加,存在易对输入输出连接器部施加静电的状况。另外,随着信号频率的高频化,因设计规则的细分化而导致难以完善路径,LSI自身对于静电变得脆弱。
因此,保护LSI等半导体装置不受静电放电(ESD)(Electron-Statics Discharge)影响的ESD保护器件已被广泛使用。
作为这种ESD保护器件,提出了如下的ESD保护器件(芯片型浪涌吸收器)及其制造方法(参照专利文献1):该ESD保护器件包括:绝缘芯片体,该绝缘芯片体具有在中心密封有惰性气体的密闭空间;相对电极,该相对电极在同一面上具有微间隙;以及外部电极。
然而,在该专利文献1的ESD保护器件(芯片型浪涌吸收器)中,由于电子需要在相对电极的微间隙之间跳跃而没有任何辅助,因此其放电能力取决于微间隙的宽度。而且,虽然该微间隙越窄则作为浪涌吸收器的能力越高,但当使用专利文献1所记载的印刷工艺来形成相对电极时,间隙可形成宽度存在极限,若过窄则存在因相对电极之间耦合而会发生短路不良等问题。
另外,如专利文献1所记载的那样,由于是通过层叠开有孔的片材来形成空洞部的,因此若考虑需要在该空洞部配置微间隙等,则从层叠精度方面来看,产品的小型化也存在极限。而且,为了形成在密闭空间填充有密封气体的结构,需要在层叠时在密封气体下进行层叠压接,使得制造工序复杂,导致生产性下降,并且存在成本增大的问题。
另外,作为其他ESD保护器件,提出了如下的ESD保护器件(浪涌吸收元件)及其制造方法(参照专利文献2):在具有一对外部电极的绝缘性陶瓷层的内部,设置与外部电极导通的内部电极及放电空间,并且在放电空间中封入放电气体。
然而,在该专利文献2的ESD保护器件的情况下,也存在着与上述专利文献1的ESD保护器件的情况完全相同的问题。
另外,作为另一种其他ESD保护器件,提出了如下的ESD保护器件(参照专利文献3),该ESD保护器件具有:陶瓷多层基板;至少一对放电电极,该至少一对放电电极形成于陶瓷多层基板,并且设有预定间隔且彼此相对;外部电极,该外部电极形成于陶瓷多层基板的表面且与放电电极连接,该ESD保护器件中,在连接一对放电电极之间的区域包括辅助电极,该辅助电极是使被不具有导电性的无机材料涂敷后的导电材料分散而成的。
然而,在该ESD保护器件的情况下,在制造时的烧成工序中,陶瓷多层基板中的玻璃组分会浸透入放电辅助电极,放电辅助电极的导电材料成为过烧结状态,存在发生短路不良的问题。
专利文献
专利文献1:日本专利特开平9-266053号公报
专利文献2:日本专利特开2001-43954号公报
专利文献3:日本专利第4434314号公报
发明内容
本发明是鉴于上述实际情况而完成的,其目的在于提供一种放电能力优异而短路不良较少、且制造时无需特别的工序、生产性优异的ESD保护器件及其制造方法。
为了解决上述问题,本发明的ESD保护器件的特征在于,包括:具有玻璃组分的陶瓷基材;相对电极,该相对电极包括一侧相对电极及另一侧相对电极,其中,在所述陶瓷基材的表面以使得前端部彼此隔开间隔且相对的方式来形成该一侧相对电极及另一侧相对电极;放电辅助电极,该放电辅助电极与构成所述相对电极的所述一侧相对电极及所述另一侧相对电极分别连接,且配置成使得从所述一侧相对电极横跨到所述另一侧相对电极,在所述放电辅助电极和所述陶瓷基材之间具有密封层,该密封层用于防止玻璃组分从所述陶瓷基材浸入所述放电辅助电极。
另外,本发明的ESD保护器件的特征在于,在所述密封层与陶瓷基材的界面具有反应层,该反应层包含由所述密封层的构成材料与所述陶瓷基材的构成材料进行反应而生成的反应生成物。
本发明的ESD保护器件中,优选为,所述密封层的主要构成材料的碱度B1、与所述陶瓷基材的非晶质部的碱度B2之差ΔB(=B1-B2)为1.4以下。
另外,优选为,所述密封层含有构成所述陶瓷基材的一部分元素。
优选为,所述密封层的主要组分为氧化铝。
优选为,所述放电辅助电极包含金属粒子、和陶瓷组分。
另外,本发明的ESD保护器件的制造方法的特征在于,包括:在第一陶瓷生片的一个主面上印刷密封层糊料以形成未烧成的密封层的工序;印刷放电辅助电极糊料以使得覆盖所述密封层的至少一部分、从而形成未烧成的放电辅助电极的工序;在所述第一陶瓷生片的一个主面上印刷相对电极糊料以形成未烧成的相对电极的工序,该未烧成的相对电极包括分别覆盖所述放电辅助电极的一部分并且彼此隔开间隔而配置的一侧相对电极及另一侧相对电极;在所述第一陶瓷生片的另一个主面上层叠第二陶瓷生片以形成未烧成的层叠体的工序;以及烧成所述层叠体的工序。
本发明的ESD保护器件由于包括:相对电极,该相对电极包括一侧相对电极及另一侧相对电极,其中在陶瓷基材的表面以使得前端部彼此隔开间隔且相对的方式来形成该一侧相对电极及该另一侧相对电极;以及放电辅助电极,该放电辅助电极与一侧相对电极及另一侧相对电极分别连接,且配置成使得从一侧相对电极横跨到另一侧相对电极,该ESD保护器件中,在放电辅助电极和陶瓷基材之间具有密封层,该密封层用于防止玻璃组分从陶瓷基材浸入放电辅助电极,因此能够抑制并防止从含有玻璃组分的陶瓷基材流入玻璃组分,且能够抑制因放电辅助电极发生过烧结而引起的短路不良的发生。
此外,通过在相对电极和放电辅助电极的连接部、与陶瓷基材之间也夹设密封层,从而能抑制并防止玻璃组分通过相对电极浸入放电辅助电极,能够使本发明更有效。
另外,在密封层与陶瓷基材的界面具有反应层,该反应层包含由密封层的构成材料与陶瓷基材的构成材料进行反应而生成的反应生成物,在采用这种结构的情况下,即使在比所形成的密封层的主要组分的熔点低的温度下进行烧成,对于由此得到的产品,也能够提供密封层与构成陶瓷基材的陶瓷材料密接的、可靠性较高的产品。
另外,密封层的主要构成材料的碱度B1、与陶瓷基材的非晶质部的碱度B2之差ΔB(=B1-B2)为1.4以下,在采用这种结构的情况下,即,通过如上述那样来规定碱度差,由此能够抑制密封层与陶瓷基材之间的过度反应和过小反应,能够提供具有不会妨碍作为ESD保护器件的功能的反应层的、可靠性较高的ESD保护器件。
另外,将密封层设为陶瓷基材所含有的一部分元素,在采用这种结构的情况下,可抑制密封部与陶瓷基材之间的过度反应,能够提供特性良好的ESD保护器件。
在将密封层的主要组分设为氧化铝的情况下,关于密封部与陶瓷基材之间的接合,可获得两者间没有过度/过小反应的接合,并且在密封层中能可靠地阻止来自陶瓷基材的玻璃的流入,能够抑制并防止因玻璃组分流入放电辅助电极并进行烧结时而引起的短路不良的发生。
通过使放电辅助电极包含金属粒子、陶瓷组分,从而陶瓷组分介于金属粒子之间,金属粒子的位置隔开相当于陶瓷组分存在的间隔,因此在通过烧成放电辅助电极糊料来形成放电辅助电极的工序中,放电辅助电极的烧结被缓和,能够抑制并防止因放电辅助电极过度烧结而引起的短路不良的发生。另外,通过包含陶瓷组分,从而能抑制与密封层之间的过度反应。
另外,本发明的ESD保护器件的制造方法如上所述,包括:在第一陶瓷生片上印刷密封层糊料以形成未烧成的密封层的工序;印刷放电辅助电极糊料以使其覆盖密封层的一部分、从而形成未烧成的放电辅助电极的工序;印刷相对电极糊料以形成未烧成的相对电极的工序,该未烧成的相对电极包括分别覆盖放电辅助电极的一部分并且彼此隔开间隔而配置的一侧相对电极及另一侧相对电极;在第一陶瓷生片的一个主面上层叠第二陶瓷生片以形成未烧成的层叠体的工序;以及烧成层叠体的工序,由于各工序是在一般的陶瓷电子元器件的制造工序中广泛使用的通用工序,因此量产性优异。另外,由于使得在陶瓷基材与放电辅助电极之间形成密封层,因此放电辅助电极通过密封层与构成陶瓷基材的陶瓷隔离,因而能够可靠地防止因放电辅助电极的过度烧结而引起的短路不良的发生,能够确保稳定的放电性能,其中,该放电辅助电极的过度烧结是因玻璃组分的流入而引起的。
此外,在本发明的制造ESD保护器件时的制造方法中,也可为,通过在烧成上述层叠体的工序之前,在未烧成的层叠体的表面印刷外部电极糊料以使其与相对电极连接,并在此之后进行烧成,由此以一次烧成便获得具有外部电极的ESD保护器件,另外,也可为,通过在烧成上述层叠体之后,在层叠体的表面印刷外部电极糊料并进行烧结,从而形成外部电极。
附图说明
图1是示意性地示出本发明的实施例所涉及的ESD保护器件的结构的正面剖视图。
图2是示出本发明的实施例所涉及的ESD保护器件的结构的俯视图。
图3是说明本发明的实施例所涉及的制造ESD保护器件的方法的图,是示出在第一陶瓷生片上涂布密封层糊料以形成未烧成的密封层的工序的图。
图4是说明制造本发明的实施例所涉及的ESD保护器件的方法的图,是示出在未烧成的密封层上涂布放电辅助电极糊料以形成未烧成的放电辅助电极的工序的图。
图5是说明本发明的实施例所涉及的制造ESD保护器件的方法的图,是示出涂布相对电极糊料以形成未烧成的一侧相对电极和另一侧相对电极的工序的图。
标号说明
1 陶瓷基材
2 相对电极
2a 构成相对电极的一侧相对电极
2b 构成相对电极的另一侧相对电极
3 放电辅助电极
5a、5b 外部电极
10 放电间隙部
11 密封层
101 第一陶瓷生片
102a 未烧成的一侧相对电极
102b 未烧成的另一侧相对电极
103 未烧成的放电辅助电极
110 间隙部
111 未烧成的密封层
W 相对电极的宽度
G 放电间隙部的尺寸
具体实施方式
[实施例所涉及的ESD保护器件的结构]
图1是示意性地示出本发明的一个实施例所涉及的ESD保护器件的结构的剖视图,图2是本发明的一个实施例所涉及的ESD保护器件的俯视图。
该ESD保护器件如图1和图2所示,包括:陶瓷基材1,该陶瓷基材1含有玻璃组分;相对电极2,该相对电极2包括形成在陶瓷基材1的表面的、且前端部彼此相对的一侧相对电极2a和另一侧相对电极2b;放电辅助电极3,该放电辅助电极3与一侧相对电极2a及另一侧相对电极2b的一部分相接,且形成为使得从一侧相对电极2a横跨到另一侧相对电极2b;以及用于与外部进行电连接的外部电极5a、5b,该外部电极5a、5b配置在陶瓷基材1的两端部、以使其与构成相对电极2的一侧相对电极2a及另一侧相对电极2b导通。
放电辅助电极3采用如下结构:包含金属粒子和陶瓷组分,对放电辅助电极3的过度烧结进行缓和,且能够抑制因过烧结而引起的短路不良的发生。
作为金属粒子,可使用铜粉,优选使用表面被无机氧化物或陶瓷组分涂敷后的铜粉末等。另外,对于陶瓷组分没有特别的限制,但作为更优选的陶瓷组分,例如可举出包含陶瓷基材的构成材料的陶瓷组分(在这种情况下为Ba-Si-Al类)、或者包含SiC等半导体组分的陶瓷组分等。
而且,在该ESD保护器件中,在放电辅助电极3和陶瓷基材1之间,配置有密封层11。
该密封层11例如为包括氧化铝等陶瓷粒子的多孔层,对陶瓷基材1中包含的玻璃组分、和烧成工序中在陶瓷基材1中生成的玻璃组分进行吸收保持(捕获),抑制并防止玻璃组分流入放电辅助电极3,从而起到如下作用:即抑制因放电辅助电极过烧结而引起的短路不良的发生。
此外,本实施例的ESD保护器件中采用如下结构:密封层11被配置在较大的范围中,以使其不仅介于放电辅助电极3和陶瓷基材1之间,而且还介于相对电极2与放电辅助电极3的连接部及陶瓷基材1之间,同时利用这样的结构也能够抑制并防止玻璃组分向连接部的浸入。
下面,对具有上述那样结构的ESD保护器件的制造方法进行说明。
[ESD保护器件的制造]
(1)陶瓷生片的制备
准备以Ba、Al、Si为主要组分的材料,以作为成为陶瓷基材1的材料的陶瓷材料。
然后,对各材料进行调和以成为预定组分,在800℃~1000℃下进行预烧制。用氧化锆球磨机将所得到的预烧粉末粉碎12个小时,得到陶瓷粉末。
对该陶瓷粉末添加甲苯、EKINEN等有机溶剂并进行混合之后,进一步添加粘合剂、增塑剂,进行混合,从而制备浆料。
利用刮刀法对该浆料进行成形,制备厚度为50μm的陶瓷生片。
(2)相对电极糊料的制备
另外,作为用于形成一对相对电极2a、2b的相对电极糊料,对80重量%的平均粒径约为2μm的Cu粉、和包括乙基纤维素等的粘合剂树脂进行调合,添加溶剂并利用三根辊子进行搅拌、混合,从而制备相对电极糊料。此外,上述Cu粉的平均粒径是指通过由MICROTRAC所进行的粒度分布测定而求出的中心粒径(D50)。
(3)放电辅助电极糊料的制备
进一步地,作为用于形成放电辅助电极3的放电辅助电极糊料,对表面被5重量%的氧化铝涂敷后的平均粒径约为3μm的Cu粉、平均粒径约为0.5μm的碳化硅粉末、以及包括乙基纤维素和萜品醇的有机载体进行调配,利用三根辊子进行搅拌、混合,从而制备放电辅助电极糊料。此外,对Cu粉和碳化硅粉末的混合比率进行调整以使得体积比率为80/20。
(4)用于形成密封层的密封层糊料的制备
本实施例中,准备包含无机氧化物和有机载体的多种糊料,以作为密封层糊料。
此外,本发明中,对于密封层糊料,作为其主要构成材料,优选使用其碱度B 1、与陶瓷基材的非晶质部的碱度B2之差ΔB(=B1-B2)为1.4以下的材料,但在本实施例中,使用了如表1所示的无机氧化物M1~M10,以作为密封层糊料的主要组分(密封层主要组分)。
另外,作为有机载体,使用了将表2所示的树脂P1及P2、和溶剂(萜品醇)以表3所示的比例进行调和后的有机载体OV1。
[表1]
[表2]
[表3]
但是,对于密封层主要组分的种类、其制造方法等没有特别的限制。例如,使表1的M3(Al2O3)的粒径在D50=0.2~2.5μm的范围内进行变化并对特性进行评估,确认为对特性未造成影响,另外,在使用了制造方法不同的M3的评估中,也确认为对特性未造成影响。此外,本实施例中,使用了D50=0.4~0.6μm左右的材料,来作为密封层主要组分。
<关于碱度B(B1、B2)>
氧化物熔体的碱度大致可分为:从作为对象的类的组分通过计算而求出的平均的氧离子活度(概念性的碱度)、和对化学反应等从外部给予的刺激的响应(氧化还原电位测定、光谱测定等)进行测定所得到的氧离子活度(作用点碱度)。
在关于氧化物熔体的本质和结构的研究中作为组分参量使用的情况下,优选使用概念性的碱度。另一方面,对于氧化物熔体所涉及的各种现象,适合使用作用点碱度来进行整理。本申请中的碱度是前者的概念性的碱度。
即,氧化物(无机氧化物)MiO的Mi-O之间的结合力,可用阳离子和氧离子之间的引力来表示,用下述式(1)来表示。
Ai=Zi·Zo2-/(ri+ro2-)2=2Zi/(ri+1.4)2……(1)
Ai:阳离子-氧离子间引力,
Zi:i组分阳离子价数,
单组分氧化物MiO的供氧能力由Ai的倒数给出,因此下述式(2)成立。
Bi 0≡1/Ai……(2)
这里,为了定性且定量地对供氧能力进行处理,将所得到的Bi 0值指标化。
将由上述(2)式得到的Bi 0值代入下述(3)式,重新进行计算,从而可定量地对所有氧化物的碱度进行处理。
Bi=(Bi 0-BSiO2 0)/(BCaO 0-BSiO2 0)……(3)
此外,在指标化时,将CaO的Bi值定义为1.000(Bi 0=1.43),将SiO2的Bi值定义为0.000(Bi 0=0.41)。
对表1所示的各无机氧化物M1~M10、和如表3所示的组分的有机载体OV1,以表3所示的比例进行调和,并利用三个辊式粉碎机等进行混炼、分散,从而制备如表4所示的密封层糊料P1~P10。
(5)各糊料的印刷
首先,如图3所示,对第一陶瓷生片101涂布密封层糊料以形成未烧成的密封层111。
然后,如图4所示,通过在未烧成的密封层111上利用丝网印刷法对放电辅助电极糊料进行印刷以使其成为预定图案,由此形成未烧成的放电辅助电极103。
进一步地,如图5所示,涂布相对电极糊料,形成在烧成后成为相对电极2(参照图1和图2)的未烧成的一侧相对电极102a、及未烧成的另一侧相对电极102b。由此,在未烧成的一侧相对电极102a和另一侧相对电极102b的彼此相对的前端部之间,形成与放电间隙部10(图1和图2)对应的间隙部110。
此外,本实施例中,在烧成后的阶段,使得一侧相对电极2a和另一侧相对电极2b的宽度W成为100μm,放电间隙10的尺寸G成为30μm。此外,以密封层糊料为代表,各糊料也可直接涂布在涂布对象上,或者,也可利用转印工艺等其他方法进行涂布。
另外,各糊料的涂布的顺序和具体的图案等并不局限于上述示例。但是,相对电极和放电辅助电极需要设置成一直相邻。另外,密封层需要成为配置在构成陶瓷基材的陶瓷和电极之间的结构。
(6)层叠、压接
如上所述,在以密封层糊料、放电辅助电极糊料、相对电极糊料的顺序对各糊料进行涂布后得到的第一陶瓷生片的非印刷面一侧,层叠多片未涂布糊料的第二陶瓷生片,并进行压接,由此形成层叠体。这里,形成层叠体以使其烧成后的厚度为0.3mm。
(7)烧成、外部电极的形成
将所得到的层叠体切割成预定尺寸之后,在使用N2/H2/H2O进行气氛控制的烧成炉中,在最高温度980~1000℃的条件下进行烧成。之后,在烧成完的芯片(试样)的两端涂布外部电极糊料,进一步在进行气氛控制的烧成炉中进行烧结,由此得到具有如图1和图2所示的结构的ESD保护器件。
此外,本实施例中,为了评估特性,使用表4所示的密封层糊料P1~P10来作为密封层糊料,制备了包括密封层的ESD保护器件(表5的试样编号1~10的试样)。
另外,为了进行比较,制备了未包括密封层的ESD保护器件(表5的试样编号11的试样)。此外,虽然在本实施例中未阐述,但是为了提高耐大气的目的,也可在烧成后的ESD保护器件的放电间隙上形成保护膜。保护膜的材质并没有特别限定,但是例如可举出包括氧化铝或二氧化硅等氧化物粉末、和热固化性环氧树脂或热固化性硅树脂等热固化性树脂的材质。
[特性的评估]
接着,对于如上述那样制备而成的各ESD保护器件(试样),利用以下方法调查各特性。
(1)反应层的厚度
沿厚度方向切割试样,对切割面进行研磨之后,利用SEM和WDX对密封层与陶瓷基材的界面进行观察,调查形成于上述界面的反应层的厚度。
(2)短路特性
以8kV×50次、20kV×10次这两种条件、对各试样施加电压,对于logIR>6Ω的试样,评估为短路特性良好(○),对于在电压连续施加的过程中就算有一次成为logIR≤6Ω的试样,评估为短路特性不良(×)。
(3)Vpeak和Vclamp
根据IEC的标准、IEC61000-4-2,在8kV的接触放电中,对电压峰值:Vpeak、及从波峰值经过30ns后的电压值:Vclamp进行了测定。施加次数为各试样20次。
将Vpeak_max≤900V的试样评估为Vpeak良好(○),将成为Vclamp_max≤100V的试样评估为Vclamp良好(○)。
(4)重复特性
施加短路:8kV×100次Vclamp:8kV×1000次的负载,将全部测定结果为log IR>6、Vclamp_max≤100V的试样评估为重复特性良好(○)。
(5)基板断裂、基板翘曲
目视观察烧成后的产品,另外利用显微镜观察截面研磨后的产品,将未发生断裂的试样评估为良好(○)。另外,对于基板翘曲,将产品置于水平板上,将中央部和端部不存在翘起的试样评估为良好(○)。
将如上述那样评估特性后的结果示于表6中。
首先,关于反应层的厚度,如表6所示,在试样编号1~10的各试样中,在ΔB值(参照表1)和反应层的厚度之间存在相关关系,确认出存在ΔB值越大反应层厚度越厚的趋势。
此外,在试样编号1~10的试样(即,ΔB为1.4以下的试样)中,确认出密封层与构成陶瓷基材的陶瓷的界面的密接力被充分确保,即使在烧成温度低于构成密封层的材料的熔点的情况下,也可使用。
此外,在未设有密封层的试样编号11的试样中,未确认出反应层。
关于短路特性,确认出试样编号1~10的各试样在初期短路及连续施加ESD后的任一情况中都未发生短路不良,对于短路特性没有任何问题。
另一方面,在未设有密封层的试样编号11的试样的情况下,尽管在8kV条件下的评估中未发生短路不良,但若插入的电压值变高则确认出短路发生率上升。其原因可认为是由于试样编号11的试样未包括密封层,因此来自陶瓷的玻璃组分向放电辅助电极的流入量变多,放电辅助电极发生过烧结所导致的。此外,若放电辅助电极发生过烧结,则Cu粉之间彼此接近,在施加ESD时Cu粉之间彼此熔接,容易引起短路不良。
另外,在试样编号1~11的任一种试样中,都确认出对于Vpeak、Vclamp可得到所需的特性,在施加ESD时迅速在保护元件内发生放电现象。
另外,关于重复特性,得到了以下信息。即,在试样编号1~10的各试样中,确认出即使增加电压的施加次数,放电能力也保持良好。
但是,在未包括密封层的试样编号11的试样的情况下,虽然对于Vpeak、Vclamp可得到所需的特性,但可以看到关于短路特性在连续施加的过程中会发生短路。
另外,关于基板断裂、基板翘曲,如表6所示,在对密封层使用含有构成陶瓷基板的一部分元素的材料的情况下,或者在使用表1所示的其他材料的情况下,都确认出在ΔB(构成密封层的主要组分的碱度B1、与构成陶瓷基材的陶瓷的非晶质部的碱度B2之差ΔB)为1.33以下的情况下,未发生基板断裂、基板翘曲。此外,从表6中未示出的其他试样的关于基板断裂、基板翘曲的行为等,可确认出:若ΔB为1.4以下,则可形成没有结构破坏等问题的良好的密封层。
若整理上述实施例的结果,则确认出根据本发明,可获得起到下述等特有的作用效果的ESD保护器件:
(a)能够利用配置在放电辅助电极和陶瓷基材之间的密封层来捕获将要从陶瓷基材浸入放电辅助电极的玻璃组分,从而能够抑制因放电辅助电极发生过烧结而引起的短路不良的发生;
(b)通过在密封层与陶瓷基材的界面形成反应层,从而可确保密封层与陶瓷基材之间的密接性,提高可靠性,该反应层包含由密封层的构成材料与陶瓷基材的构成材料发生反应而生成的反应生成物;
(c)通过设计以使得密封层的主要构成材料的碱度B1、与构成陶瓷基材的非晶质部的碱度B2之差ΔB(=B1-B2)为1.4以下,从而可抑制密封层与陶瓷基材的过度反应,其结果是,能够抑制放电辅助电极的过烧结。
另外,由本发明所获得的ESD保护器件具有稳定的特性,即使重复施加静电也不易发生特性的劣化,因此可广泛应用于用于保护以半导体装置等为代表的各种设备、装置的ESD保护器件的领域中。
此外,本发明并不局限于上述实施例,关于密封层、相对电极、放电辅助电极的构成材料、具体形状、形成方法、包含构成陶瓷基材的玻璃的陶瓷组分等,可在发明的范围内,加以各种应用、变形。
Claims (7)
1.一种ESD保护器件,其特征在于,包括:
具有玻璃组分的陶瓷基材;
相对电极,该相对电极包括一侧相对电极及另一侧相对电极,其中,在所述陶瓷基材的表面以使得前端部彼此隔开间隔且相对的方式来形成该一侧相对电极及该另一侧相对电极;以及
放电辅助电极,该放电辅助电极与构成所述相对电极的所述一侧相对电极及所述另一侧相对电极分别连接,且配置成使得从所述一侧相对电极横跨到所述另一侧相对电极,
在所述放电辅助电极和所述陶瓷基材之间具有密封层,该密封层用于防止玻璃组分从所述陶瓷基材浸入所述放电辅助电极。
2.如权利要求1所述的ESD保护器件,其特征在于,
在所述密封层与陶瓷基材的界面具有反应层,该反应层包含由所述密封层的构成材料与所述陶瓷基材的构成材料进行反应而生成的反应生成物。
3.如权利要求1或2所述的ESD保护器件,其特征在于,
所述密封层的主要构成材料的碱度B1、与构成所述陶瓷基材的非晶质部的碱度B2之差ΔB(=B1-B2)为1.4以下。
4.如权利要求1至3中的任一项所述的ESD保护器件,其特征在于,
所述密封层含有构成所述陶瓷基材的一部分元素。
5.如权利要求1至4中的任一项所述的ESD保护器件,其特征在于,
所述密封层的主要组分为氧化铝。
6.如权利要求1至5中的任一项所述的ESD保护器件,其特征在于,
所述放电辅助电极包含金属粒子、和陶瓷组分。
7.一种ESD保护器件的制造方法,其特征在于,包括:
在第一陶瓷生片的一个主面上印刷密封层糊料以形成未烧成的密封层的工序;
印刷放电辅助电极糊料以使其覆盖所述密封层的至少一部分、从而形成未烧成的放电辅助电极的工序;
在所述第一陶瓷生片的一个主面上印刷相对电极糊料以形成未烧成的相对电极的工序,该未烧成的相对电极包括分别覆盖所述放电辅助电极的一部分并且彼此隔开间隔而配置的一侧相对电极及另一侧相对电极;
在所述第一陶瓷生片的另一个主面上层叠第二陶瓷生片以形成未烧成的层叠体的工序;以及
烧成所述层叠体的工序。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-218444 | 2010-09-29 | ||
JP2010218444A JP5649391B2 (ja) | 2010-09-29 | 2010-09-29 | Esd保護デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102437513A true CN102437513A (zh) | 2012-05-02 |
CN102437513B CN102437513B (zh) | 2014-07-16 |
Family
ID=44785509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110306720.7A Active CN102437513B (zh) | 2010-09-29 | 2011-09-27 | Esd保护器件及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8773824B2 (zh) |
EP (1) | EP2437362B1 (zh) |
JP (1) | JP5649391B2 (zh) |
KR (1) | KR101254084B1 (zh) |
CN (1) | CN102437513B (zh) |
TW (1) | TWI487226B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5088396B2 (ja) * | 2010-05-20 | 2012-12-05 | 株式会社村田製作所 | Esd保護デバイス及びその製造方法 |
JP2013101911A (ja) * | 2011-10-14 | 2013-05-23 | Tdk Corp | 静電気対策素子 |
TWI517227B (zh) * | 2012-02-24 | 2016-01-11 | Amazing Microelectronic Corp | Planetary Discharge Microchannel Structure and Its Making Method |
CN104521079B (zh) * | 2012-08-13 | 2016-09-28 | 株式会社村田制作所 | Esd保护装置 |
JP5725262B2 (ja) * | 2012-08-13 | 2015-05-27 | 株式会社村田製作所 | Esd保護装置 |
DE112014002826B4 (de) | 2013-06-13 | 2022-06-23 | Murata Manufacturing Co., Ltd. | Keramikelektronikkomponente und Verfahren zur Herstellung derselben |
CN104600568B (zh) * | 2015-02-12 | 2017-03-01 | 苏州晶讯科技股份有限公司 | 一种陶瓷静电抑制器及其制备方法 |
WO2018062839A1 (ko) * | 2016-09-29 | 2018-04-05 | 주식회사 아모텍 | 정전기보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345161A (ja) * | 2000-05-31 | 2001-12-14 | Mitsubishi Materials Corp | チップ型サージアブソーバおよびその製造方法 |
JP2006134694A (ja) * | 2004-11-05 | 2006-05-25 | Mitsubishi Materials Corp | サージアブソーバ |
JP2008010278A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | サージアブソーバ及びサージアブソーバの製造方法 |
WO2009098944A1 (ja) * | 2008-02-05 | 2009-08-13 | Murata Manufacturing Co., Ltd. | Esd保護デバイス |
CN101542856A (zh) * | 2007-05-28 | 2009-09-23 | 株式会社村田制作所 | 静电放电保护装置 |
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266053A (ja) | 1996-03-28 | 1997-10-07 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
JP2000077163A (ja) * | 1998-08-28 | 2000-03-14 | Tokin Corp | 表面実装型サージ吸収素子 |
JP2001043954A (ja) | 1999-07-30 | 2001-02-16 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP2002270457A (ja) * | 2001-03-07 | 2002-09-20 | Murata Mfg Co Ltd | 導電性ペーストおよびセラミック電子部品 |
KR101008309B1 (ko) * | 2008-07-21 | 2011-01-13 | 조인셋 주식회사 | 저 정전용량을 갖는 이에스디 보호소자 |
KR101254212B1 (ko) * | 2008-12-10 | 2013-04-18 | 가부시키가이샤 무라타 세이사쿠쇼 | Esd 보호 디바이스 |
EP2453536B1 (en) * | 2009-09-30 | 2019-02-06 | Murata Manufacturing Co., Ltd. | Esd protection device and manufacturing method thereof |
-
2010
- 2010-09-29 JP JP2010218444A patent/JP5649391B2/ja active Active
-
2011
- 2011-09-22 TW TW100134217A patent/TWI487226B/zh active
- 2011-09-27 CN CN201110306720.7A patent/CN102437513B/zh active Active
- 2011-09-27 KR KR1020110097340A patent/KR101254084B1/ko active IP Right Grant
- 2011-09-27 EP EP11182914.9A patent/EP2437362B1/en active Active
- 2011-09-28 US US13/247,029 patent/US8773824B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345161A (ja) * | 2000-05-31 | 2001-12-14 | Mitsubishi Materials Corp | チップ型サージアブソーバおよびその製造方法 |
JP2006134694A (ja) * | 2004-11-05 | 2006-05-25 | Mitsubishi Materials Corp | サージアブソーバ |
JP2008010278A (ja) * | 2006-06-28 | 2008-01-17 | Mitsubishi Materials Corp | サージアブソーバ及びサージアブソーバの製造方法 |
CN101542856A (zh) * | 2007-05-28 | 2009-09-23 | 株式会社村田制作所 | 静电放电保护装置 |
WO2009098944A1 (ja) * | 2008-02-05 | 2009-08-13 | Murata Manufacturing Co., Ltd. | Esd保護デバイス |
WO2010061550A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Esd保護デバイス及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI487226B (zh) | 2015-06-01 |
US20120250196A1 (en) | 2012-10-04 |
EP2437362B1 (en) | 2018-01-03 |
KR20120033255A (ko) | 2012-04-06 |
JP5649391B2 (ja) | 2015-01-07 |
EP2437362A3 (en) | 2014-10-29 |
TW201250977A (en) | 2012-12-16 |
EP2437362A2 (en) | 2012-04-04 |
KR101254084B1 (ko) | 2013-04-12 |
US8773824B2 (en) | 2014-07-08 |
CN102437513B (zh) | 2014-07-16 |
JP2012074269A (ja) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984011B2 (ja) | Esd保護デバイスおよびその製造方法 | |
CN102437513B (zh) | Esd保护器件及其制造方法 | |
JP5310863B2 (ja) | Esd保護デバイスおよびその製造方法 | |
CN101933204B (zh) | Esd保护器件 | |
US8711537B2 (en) | ESD protection device and method for producing the same | |
JP5561370B2 (ja) | Esd保護デバイスおよびその製造方法 | |
JP2008244348A (ja) | 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ | |
CN203562642U (zh) | Esd保护装置 | |
KR101540388B1 (ko) | Esd 보호 디바이스 및 그 제조방법 | |
US10057970B2 (en) | ESD protection device | |
JP5614563B2 (ja) | Esd保護デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |