TWI517227B - Planetary Discharge Microchannel Structure and Its Making Method - Google Patents

Planetary Discharge Microchannel Structure and Its Making Method Download PDF

Info

Publication number
TWI517227B
TWI517227B TW101106427A TW101106427A TWI517227B TW I517227 B TWI517227 B TW I517227B TW 101106427 A TW101106427 A TW 101106427A TW 101106427 A TW101106427 A TW 101106427A TW I517227 B TWI517227 B TW I517227B
Authority
TW
Taiwan
Prior art keywords
gap
insulating layer
electrode patterns
block
substrate
Prior art date
Application number
TW101106427A
Other languages
English (en)
Other versions
TW201335980A (zh
Inventor
Tung Yang Chen
Ming Dou Ker
Ryan Hsin Chin Jiang
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Priority to TW101106427A priority Critical patent/TWI517227B/zh
Priority to US13/464,506 priority patent/US8829775B2/en
Publication of TW201335980A publication Critical patent/TW201335980A/zh
Priority to US14/109,297 priority patent/US9024516B2/en
Application granted granted Critical
Publication of TWI517227B publication Critical patent/TWI517227B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/02—Details
    • H01J17/04—Electrodes; Screens
    • H01J17/06—Cathodes
    • H01J17/066—Cold cathodes

Description

平面式放電微通道(MicroTubes)結構及其製作方法
本發明係有關一種半導體製作技術，特別是關於一種以半導體製程為基礎的平面式放電微通道(MicroTubes)結構及其製作方法。
當電子設備係連接至長信號或輸電線、天線等時，它就被曝露於藉由電感而產生的暫態現象中，該電感係藉由閃電或電磁脈衝(EMP)而發生。電湧放電器藉由在該暫態現象中吸收能量或將設備連接至接地來保護該設備以防被損傷。電湧放電器須能自我恢復，能處理反復的暫態現象且能被製成自動防禦。
氣體放電管(Gas Tube)用於保護電子設備，但通常也在電源切換電路中被用作切換裝置，例如在卷軸機與諸如氣體放電頭燈之汽車產品中。早期的氣體放電管如第1圖所示，包括兩個固體電極10，其係安裝於一中空管體12之兩端，且此兩固體電極10則藉由一氣隙14或一雲母層隔開。然而，由於氣體放電只有單一路徑，因此氣體放電管在長期使用後，固體電極10之長度會愈來愈短，使兩固體電極10之間的距離愈來愈長，造成兩固體電極10之間沒有足夠的電場可進行放電，而此距離結構由於製作的精準度難以控制，以致崩潰電壓的準確度誤差經常以倍數計，且難以完成一般電子產品低工作電壓的防護，目前多僅適用於高電壓狀態下的高電湧防護。所以，此種傳統之氣體放電管，沒有足夠的可靠性與再次使用性，淘汰率甚高。
因此，本發明係在針對上述之困擾，提出一種以半導體製程為基礎的平面式放電微通道(MicroTubes)結構及其製作方法，以解決習知所產生的問題。
本發明之主要目的，在於提供一種平面式放電微通道(MicroTubes)結構及其製作方法，其係於二電極區塊之間設置至少一分隔區塊，以建立至少二放電路徑供靜電放電之用，具有極佳的可靠性與重複使用能力。
為達上述目的，本發明提供一種平面式放電微通道(MicroTubes)結構，包含一基板，此基板上設有二電極圖案，其係相隔一間隙，此間隙中，設有至少一分隔區塊於基板上，其中分隔區塊為金屬區塊或絕緣區塊。於電極圖案與分隔區塊上，設有一絕緣層，以充填間隙，並藉其形成至少二放電路徑，電極圖案係透過此放電路徑進行放電，且當分隔區塊為金屬區塊時，更可穩定固定電場下的電流流向。
本發明提供一種平面式放電微通道結構之製作方法，首先於一基板上形成二電極圖案與至少一分隔區塊，且電極圖案相隔一間隙，分隔區塊位於間隙中，其中分隔區塊為金屬區塊或絕緣區塊。接著，形成一絕緣層於電極圖案與分隔區塊上，並充填間隙，以藉其形成連通電極圖案之至少二放電路徑，且當分隔區塊為金屬區塊時，更可穩定固定電場下的電流流向。
茲為使　貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：
首先介紹本發明所運用到的技術原理，請同時參閱第2圖及第3圖。在第2圖中，係於一基板16上形成一金屬層17，金屬層17具有一間隙18，金屬層17上更利用化學氣相沈積法形成有一絕緣層19，由於間隙18的寬度並不是很大，因此絕緣層19可以利用間隙18的高步階比率(step ratio)，於間隙18中造成空洞。同樣地，在第3圖中，係於一基板20上形成一金屬層21，金屬層21具有一間隙22，金屬層21上更利用化學氣相沈積法形成有一絕緣層23。由於金屬層21相對金屬層17更厚，間隙22相對間隙18更窄，step ratio相較於第2圖更高，因此絕緣層23更容易於間隙22中造成空洞。換言之，當step ratio愈高時，更容易於間隙形成空洞，本發明即利用此種技術原理來設計。
以下介紹第一實施例，請參閱第4圖與第5圖。本發明之平面式放電半導體結構包含一作為基板24之矽基板，於基板24上設有二作為電極圖案26之金屬電極圖案，其係相隔一間隙28。基板24上更設有至少一作為分隔區塊30之金屬區塊32，其係位於間隙28中，其中金屬區塊32不接任何電位。電極圖案26與分隔區塊30上係設有材質為二氧化矽或氮化矽等之類的絕緣材料之一第一絕緣層34，其係充填間隙28，由於間隙28內有空氣或惰性氣體，因此第一絕緣層34可藉空氣或惰性氣體形成至少二放電路徑，使電極圖案26係透過放電路徑進行放電。在此分隔區塊30與放電路徑之數量分別以一、二為例。當二電極圖案26的電位差到達間隙28之崩潰電場時，尖端放電行為即會發生，因為真空或空氣的崩潰電場遠比二氧化矽或氮化矽等之類的絕緣材料的崩潰電場小上近100倍，因此靜電電流一定會沿著用step ratio特性所製造出來的放電路徑前進，而到達另一端。雖然，一旦尖端放電行為發生後，並不是所有的尖端都會形成放電，因此在製程中，沒有必要要求絕對均勻。此外，由於放電過程有時難免會 造成副產生物阻塞路徑，但本發明在平面中所能設計的放電路徑可以非常多，所以比起傳統氣體放電管的可靠性與可重複使用性更佳。
在第一實施例中，間隙28內沒有填充任何物質，只含有空氣，但此外，亦可於間隙28內可更填滿一低介電常數層，以供第一絕緣層34設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案26，且小於第一絕緣層34。
以下介紹第一實施例之製作過程，請參閱第6(a)圖至第6(c)圖。首先，如第6(a)圖所示，於基板24上形成一金屬層36。接著，如第6(b)圖所示，移除部分金屬層36，以於基板24上形成電極圖案26與金屬區塊32，使電極圖案26相隔間隙28，金屬區塊32位於間隙28中。最後，如第6(c)圖所示，利用化學氣相沈積(CVD)法，形成第一絕緣層34於電極圖案26與金屬區塊32上，並充填間隙28，使其內有空氣或惰性氣體，以藉空氣或惰性氣體形成連通電極圖案26之放電路徑。
若欲在間隙28中設置低介電常數層，則在第6(b)圖之步驟後，於間隙28中形成低介電常數層，以與電極圖案26與金屬區塊32鄰接，接著再進行形成第一絕緣層34於電極圖案26、金屬區塊32與低介電常數層上，以藉低介電常數層形成放電路徑之步驟。
以下介紹第二實施例，請參閱第7圖與第8圖。本發明之平面式放電半導體結構包含一作為基板38之矽基板，基板38上係設有材質為二氧化矽或氮化矽等之類的絕緣材料之一第二絕緣層40。於第二絕緣層40上，設有相隔一間隙44之二作為電極圖案42之金屬電極圖案，與位於間隙44中之至少一作為分隔區塊46之金屬區塊48，其中金屬區塊48可接或不接任 何電位。其中金屬區塊48可接或不接任合電位。電極圖案42與分隔區塊46上係設有一第一子絕緣層50，其係充填間隙44，第一子絕緣層50於間隙44之位置具有連通電極圖案42之一溝槽52。一第二子絕緣層54則設於第一子絕緣層50上，並充填溝槽52，其中第一子絕緣層50與第二子絕緣層54之材質皆為二氧化矽或氮化矽等之類的絕緣材料。由於溝槽52內有空氣或惰性氣體，因此第二子絕緣層54可藉空氣或惰性氣體形成至少二放電路徑，使電極圖案42係透過放電路徑進行放電。在此分隔區塊46與放電路徑之數量分別以二、四為例。運作方式與第一實施例相同，當二電極圖案42的電位差到達間隙44之崩潰電場時，尖端放電行為即會發生，使靜電電流沿著放電路徑從一端到達另一端。且由於分隔區塊46為金屬區塊48，因此可建立電極間的電場，以導引電荷的流動，更加穩定固定電場下的電流方向。
在第二實施例中，間隙44內沒有填充任何物質，只含有空氣，但此外，亦可於間隙44內可更填滿一低介電常數層，以供第二子絕緣層54設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案42，且小於第一子絕緣層50與第二子絕緣層54。
以下介紹第二實施例之製作過程，請參閱第9(a)圖至第9(e)圖。首先，如第9(a)圖所示，於基板38上依序形成第二絕緣層40與一金屬層56。接著，如第9(b)圖所示，移除部分金屬層56，以於基板38上形成電極圖案42與金屬區塊48，使電極圖案42相隔間隙44，金屬區塊48位於間隙44中。再來，如第9(c)圖所示，於電極圖案42與金屬區塊48上，形成一內絕緣層58，以填滿間隙44。接著繼續，如第9(d)圖所示，於間隙44之位置 移除部分內絕緣層58，以於電極圖案42與金屬區塊48上，形成具有連通電極圖案42之溝槽52的第一子絕緣層50。最後，如第9(e)圖所示，利用化學氣相沈積法，形成第二子絕緣層54於第一子絕緣層50上，並充填溝槽52，使其內有空氣或惰性氣體，以藉空氣或惰性氣體形成連通電極圖案42之放電路徑。
若欲在間隙44中設置低介電常數層，則在第9(d)圖之步驟後，於間隙44中形成低介電常數層，以與電極圖案42與金屬區塊48鄰接，接著再進行形成第二子絕緣層54於電極圖案42、金屬區塊48與低介電常數層上，以藉低介電常數層形成放電路徑之步驟。
以下繼續介紹第三實施例，請參閱第10圖與第11圖。第三實施例之結構與第一實施例差別僅在於分隔區塊30之材質，在此係以絕緣區塊60為例，其材質為二氧化矽或氮化矽等之類的絕緣材料。且放電運作方式亦與第一實施例相同。
在第三實施例中，間隙28內沒有填充任何物質，只含有空氣，但此外，亦可於間隙28內可更填滿一低介電常數層，以供第一絕緣層34設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案26，且小於第一絕緣層34。
以下介紹第三實施例之製作過程，請參閱第12(a)圖至第12(b)圖。首先，如第12(a)圖所示，於基板24上形成電極圖案26與絕緣區塊60，使電極圖案26相隔間隙28，絕緣區塊60位於間隙28中。接著，如第12(b)圖所示，利用化學氣相沈積法，形成第一絕緣層34於電極圖案26與絕緣區塊60上，並充填間隙28，使其內有空氣或惰性氣體，以藉空氣或惰性氣體 形成連通電極圖案26之放電路徑。
若欲在間隙28中設置低介電常數層，則在第12(a)圖之步驟後，於間隙28中形成低介電常數層，以與電極圖案26與絕緣區塊60鄰接，接著再進行形成第一絕緣層34於電極圖案26、絕緣區塊60與低介電常數層上，以藉低介電常數層形成放電路徑之步驟。
以下介紹第四實施例，請參閱第13圖與第14圖。第四實施例之結構與第三實施例差別僅在於分隔區塊30與第一絕緣層34之材質，在此分隔區塊30係以絕緣區塊61為例，其材質與第一絕緣層34相同，因此圖中之剖面線相同。另外，放電運作方式亦與第三實施例相同。
在第四實施例中，間隙28內沒有填充任何物質，只含有空氣，但此外，亦可於間隙28內可更填滿一低介電常數層，以供第一絕緣層34設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案26，且小於第一絕緣層34。
以下介紹第四實施例之製作過程，請參閱第15(a)圖至第15(b)圖。首先，如第15(a)圖所示，於基板24上形成電極圖案26與絕緣區塊61，使電極圖案26相隔間隙28，絕緣區塊61位於間隙28中。接著，如第15(b)圖所示，利用化學氣相沈積法，形成第一絕緣層34於電極圖案26與絕緣區塊61上，並充填間隙28，使其內有空氣或惰性氣體，以藉空氣或惰性氣體形成連通電極圖案26之放電路徑。
若欲在間隙28中設置低介電常數層，則在第15(a)圖之步驟後，於間隙28中形成低介電常數層，以與電極圖案26與絕緣區塊61鄰接，接著再進行形成第一絕緣層34於電極圖案26、絕緣區塊60與低介電常數層上，以 藉低介電常數層形成放電路徑之步驟。
再來介紹第五實施例，請參閱第16圖與第17圖。第五實施例之結構與第二實施例差別僅在於分隔區塊46之材質，在此係以絕緣區塊62為例，其材質為二氧化矽或氮化矽等之類的絕緣材料。當二電極圖案42的電位差到達間隙44之崩潰電場時，尖端放電行為即會發生，使靜電電流沿著放電路徑從一端到達另一端。
在第五實施例中，間隙44內沒有填充任何物質，只含有空氣，但此外，亦可於間隙44內可更填滿一低介電常數層，以供第二子絕緣層54設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案42，且小於第一子絕緣層50與第二子絕緣層54。
以下介紹第五實施例之製作過程，請參閱第18(a)圖至第18(d)圖。首先，如第18(a)圖所示，於基板38上先形成第二絕緣層40，再形成電極圖案42與絕緣區塊62，使電極圖案42相隔間隙44，絕緣區塊62位於間隙44中。接著，如第18(b)圖所示，於電極圖案42與絕緣區塊62上，形成一內絕緣層58，以填滿間隙44。再來，如第18(c)圖所示，於間隙44之位置移除部分內絕緣層58，以於電極圖案42與絕緣區塊62上，形成具有連通電極圖案42之溝槽52的第一子絕緣層50。最後，如第18(d)圖所示，利用化學氣相沈積法，形成第二子絕緣層54於第一子絕緣層50上，並充填溝槽52，使其內有空氣或惰性氣體，以藉空氣或惰性氣體形成連通電極圖案42之放電路徑。
若欲在間隙44中設置低介電常數層，則在第18(c)圖之步驟後，於間隙44中形成低介電常數層，以與電極圖案42與絕緣區塊62鄰接，接著再進 行形成第二子絕緣層54於電極圖案42、絕緣區塊62與低介電常數層上，以藉低介電常數層形成放電路徑之步驟。
最後介紹第六實施例，請參閱第19圖與第20圖。本發明之平面式放電半導體結構包含一作為基板64之矽基板，基板64上係設有材質為二氧化矽或氮化矽等之類的絕緣材料之一第二絕緣層66。於第二絕緣層66上，設有相隔一間隙70之二作為電極圖案68，與位於間隙70中之至少一分隔區塊72。此外，每一電極圖案68上，分別設有一覆蓋區塊74，每一覆蓋區塊74係與相鄰之分隔區塊72相隔一子間隙76，其係與間隙70及電極圖案68相連通。一材質為二氧化矽或氮化矽等之類的絕緣材料之第一絕緣層78設於覆蓋區塊74與分隔區塊72上，並充填間隙70與子間隙76。由於間隙70與子間隙76內有空氣或惰性氣體，因此第一絕緣層78可藉空氣或惰性氣體形成放電路徑，使電極圖案68係透過放電路徑進行放電。在此分隔區塊72與放電路徑之數量分別以二、四為例。運作方式與第五實施例相同。
在第六實施例中，間隙70內沒有填充任何物質，只含有空氣，但此外，亦可於間隙70內可更填滿一低介電常數層，以供第一絕緣層78設於其上，使放電路徑係藉低介電常數層形成之，其中此低介電常數層之介電常數需大於電極圖案68，且小於第一絕緣層78。
以下介紹第六實施例之製作過程，請參閱第21(a)圖至第21(d)圖。首先，如第21(a)圖所示，於基板64上先形成第二絕緣層66，再形成電極圖案68，使電極圖案68相隔間隙70。接著，如第21(b)圖所示，於電極圖案68與基板64上，形成一內絕緣層80，以填滿間隙70。再來，如第21(c) 圖所示，於間隙70之位置移除部分內絕緣層58，以形成分隔區塊72及位於每一電極圖案68上之覆蓋區塊74，覆蓋區塊74與相鄰之分隔區塊72相隔一子間隙76，其係與間隙70及電極圖案68相連通。最後，如第21(d)圖所示，利用化學氣相沈積法，形成第一絕緣層78於覆蓋區塊74與分隔區塊72上，並充填間隙70與子間隙76，使其內有空氣或惰性氣體，以藉空氣或惰性氣體形成連通電極圖案68之放電路徑。
若欲在間隙70中設置低介電常數層，則在第21(c)圖之步驟後，於間隙70中形成低介電常數層，以與電極圖案68與分隔區塊72鄰接，接著再進行形成第一絕緣層78於覆蓋區塊74、分隔區塊72與低介電常數層上，以藉低介電常數層形成放電路徑之步驟。
根據上述實施例，本發明之主要結構係如第22圖所示，包含相隔一間隙84之二電極圖案82、位於間隙84中的複數分隔區塊86，即可建立複數條放電路徑。此外，對於上述各實施例之製作過程，在形成電極圖案於基板上之步驟中，可形成中間更具有至少一空洞88之每一電極圖案82於基板上，如此每一電極圖案82之空洞88便可在放電運作時，於每一電極圖案82之各尖端的電場分佈更均勻。
綜上所述，本發明具有複數條放電路徑，以供靜電放電之用，相對於傳統氣體放電管，可以大幅降低淘汰率。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
10‧‧‧固體電極
12‧‧‧中空管體
14‧‧‧氣隙
16‧‧‧基板
17‧‧‧金屬層
18‧‧‧間隙
19‧‧‧絕緣層
20‧‧‧基板
21‧‧‧金屬層
22‧‧‧間隙
23‧‧‧絕緣層
24‧‧‧基板
26‧‧‧電極圖案
28‧‧‧間隙
30‧‧‧分隔區塊
32‧‧‧金屬區塊
34‧‧‧第一絕緣層
36‧‧‧金屬層
38‧‧‧基板
40‧‧‧第二絕緣層
42‧‧‧電極圖案
44‧‧‧間隙
46‧‧‧分隔區塊
48‧‧‧金屬區塊
50‧‧‧第一子絕緣層
52‧‧‧溝槽
54‧‧‧第二子絕緣層
56‧‧‧金屬層
58‧‧‧內絕緣層
60‧‧‧絕緣區塊
61‧‧‧絕緣區塊
62‧‧‧絕緣區塊
64‧‧‧基板
66‧‧‧第二絕緣層
68‧‧‧電極圖案
70‧‧‧間隙
72‧‧‧分隔區塊
74‧‧‧覆蓋區塊
76‧‧‧子間隙
78‧‧‧第一絕緣層
80‧‧‧內絕緣層
82‧‧‧電極圖案
84‧‧‧間隙
86‧‧‧分隔區塊
88‧‧‧空洞
第1圖為先前技術之氣體放電管示意圖。
第2圖為本發明之形成絕緣層於具有寬間隙之薄金屬層上之結構剖視圖。
第3圖為本發明之形成絕緣層於具有窄間隙之厚金屬層上之結構剖視圖。
第4圖為本發明之第一實施例結構剖視圖。
第5圖為本發明之第一實施例之電極圖案與分隔區塊位置示意圖。
第6(a)圖至第6(c)圖為本發明之製作第一實施例各步驟結構剖視圖。
第7圖為本發明之第二實施例結構剖視圖。
第8圖為本發明之第二實施例之電極圖案、分隔區塊與第一子絕緣層位置示意圖。
第9(a)圖至第9(e)圖為本發明之製作第二實施例各步驟結構剖視圖。
第10圖為本發明之第三實施例結構剖視圖。
第11圖為本發明之第三實施例之電極圖案與分隔區塊位置示意圖。
第12(a)圖至第12(b)圖為本發明之製作第三實施例各步驟結構剖視圖。
第13圖為本發明之第四實施例結構剖視圖。
第14圖為本發明之第四實施例之電極圖案與分隔區塊位置示意圖。
第15(a)圖至第15(b)圖為本發明之製作第四實施例各步驟結構剖視圖。
第16圖為本發明之第五實施例結構剖視圖。
第17圖為本發明之第五實施例之電極圖案、分隔區塊與第一子絕緣層位置示意圖。
第18(a)圖至第18(d)圖為本發明之製作第五實施例各步驟結構剖視圖。
第19圖為本發明之第六實施例結構剖視圖。
第20圖為本發明之第六實施例之電極圖案、分隔區塊與覆蓋區塊位置示意 圖。
第21(a)圖至第21(d)圖為本發明之製作第六實施例各步驟結構剖視圖。
第22圖為本發明之電極圖案與複數分隔區塊位置示意圖。
24．．．基板
26．．．電極圖案
28．．．間隙
30．．．分隔區塊
32．．．金屬區塊
34．．．第一絕緣層

Claims (27)

  1. 一種平面式放電微通道(MicroTubes)結構，包含：一基板；二電極圖案，設於該基板上，該二電極圖案分別具有一尖端，該二尖端相隔一間隙；至少一分隔區塊，其係設於該基板上，並位於該間隙中；以及一第一絕緣層，其係設於該些電極圖案與該分隔區塊上，並充填該間隙，以藉該間隙與該些尖端形成至少二放電路徑，該些電極圖案係透過該放電路徑進行放電。
  2. 如請求項1所述之平面式放電半導體結構，其中該第一絕緣層更包含：一第一子絕緣層，其係設於該些電極圖案與該分隔區塊上，並充填該間隙，該第一子絕緣層於該間隙之位置具有連通該些電極圖案之一溝槽；以及一第二子絕緣層，其係設於該第一子絕緣層上，並充填該溝槽，以藉其形成該些放電路徑。
  3. 如請求項1所述之平面式放電微通道結構，更包含一第二絕緣層，其係設於該基板上，以供該電極圖案、該些分隔區塊與該第一絕緣層設於該第二絕緣層上。
  4. 如請求項1所述之平面式放電微通道結構，其中每一該電極圖案之中間更具有至少一空洞。
  5. 如請求項1所述之平面式放電微通道結構，其中該電極圖案為金屬電極圖案。
  6. 如請求項1所述之平面式放電微通道結構，其中該分隔區塊為金屬區塊或絕緣區塊。
  7. 如請求項6所述之平面式放電微通道結構，其中該絕緣區塊之材質為二氧化矽或氮化矽。
  8. 如請求項1所述之平面式放電微通道結構，其中該第一絕緣層之材質為二氧化矽或氮化矽。
  9. 如請求項1所述之平面式放電微通道結構，其中該間隙內有空氣或惰性氣體，藉此係形成該些放電路徑。
  10. 如請求項1所述之平面式放電微通道結構，更包含一低介電常數層，其係設於該些間隙內，藉該低介電常數層係形成該些放電路徑。
  11. 如請求項1所述之平面式放電微通道結構，其中該基板為矽基板。
  12. 如請求項1所述之平面式放電微通道結構，其中該第一絕緣層與該分隔區塊為相同材質。
  13. 如請求項1所述之平面式放電微通道結構，更包含二覆蓋區塊，每一該覆蓋區塊係分別位於每一該電極圖案上，並與相鄰之該分隔區塊相隔一子間隙，其係與該間隙及該些電極圖案相連通，該第一絕緣層設於該些覆蓋區塊與該分隔區塊上，並充填該間隙與該子間隙，以藉其形成該些放電路徑。
  14. 一種平面式放電微通道(MicroTubes)結構之製作方法，包含下列步驟：於一基板上形成二電極圖案與至少一分隔區塊，該二電極圖案分別具有一尖端，該二尖端相隔一間隙，該分隔區塊位於該間隙中；以及形成一第一絕緣層於該些電極圖案與該分隔區塊上，並充填該間隙，以 藉該間隙與該些尖端形成連通該些電極圖案之至少二放電路徑。
  15. 如請求項14所述之平面式放電微通道結構之製作方法，其中形成該第一絕緣層於該些電極圖案與該分隔區塊上，並充填該間隙，以藉其形成該些放電路徑之步驟，更包含下列步驟：於該些電極圖案與該分隔區塊上，形成一內絕緣層，以填滿該間隙；於該間隙之位置移除部分該內絕緣層，以於該些電極圖案與該分隔區塊上，形成具有連通該些電極圖案之一溝槽的一第一子絕緣層；以及形成一第二子絕緣層於該第一子絕緣層上，並充填該溝槽，以藉其形成該些放電路徑，使該第一絕緣層形成於該些電極圖案與該分隔區塊上。
  16. 如請求項15所述之平面式放電微通道結構之製作方法，其中於該些電極圖案與該分隔區塊上，形成該第一子絕緣層之步驟後，係於該溝槽中形成一低介電常數層，以與該些電極圖案鄰接，接著再進行形成該第二子絕緣層於該第一子絕緣層與該低介電常數層上，以藉該低介電常數層形成該些放電路徑之步驟。
  17. 如請求項15所述之平面式放電微通道結構之製作方法，其中該第二子絕緣層之形成方法為化學氣相沈積(CVD)法。
  18. 如請求項15所述之平面式放電微通道結構之製作方法，其中該溝槽內有空氣或惰性氣體，藉此係形成該些放電路徑。
  19. 如請求項14所述之平面式放電微通道結構之製作方法，其中該電極圖案為金屬電極圖案，且該分隔區塊為金屬區塊時，於該基板上形成該些電極圖案與該分隔區塊之步驟，更包含下列步驟：於該基板上形成一金屬層；以及 移除部分該金屬層，以於該基板上形成該些金屬電極圖案與該金屬區塊。
  20. 如請求項14所述之平面式放電微通道結構之製作方法，其中在形成該些電極圖案於該基板上之步驟中，係形成中間更具有至少一空洞之每一該電極圖案於該基板上。
  21. 如請求項14所述之平面式放電微通道結構製作方法，其中該分隔區塊為絕緣區塊。
  22. 如請求項14所述之平面式放電微通道結構之製作方法，其中在於該基板上形成該些電極圖案與該分隔區塊之步驟前，係先於該基板上形成一第二絕緣層，再進行於該第二絕緣層上形成該些電極圖案與該分隔區塊之步驟。
  23. 如請求項14所述之平面式放電微通道結構之製作方法，其中形成該些電極圖案與該分隔區塊於該基板上之步驟後，係於該間隙中形成一低介電常數層，以與該些電極圖案鄰接，接著再進行形成該第一絕緣層於該些電極圖案、該分隔區塊與該低介電常數層上，以藉該低介電常數層形成該些放電路徑之步驟。
  24. 如請求項14所述之平面式放電微通道結構之製作方法，其中該第一絕緣層之形成方法為化學氣相沈積法。
  25. 如請求項14所述之平面式放電微通道結構之製作方法，其中該間隙內有空氣或惰性氣體，藉此係形成該些放電路徑。
  26. 如請求項14所述之平面式放電微通道結構之製作方法，其中於該基板上形成該些電極圖案與該分隔區塊之步驟，更包含下列步驟：形成該些電極圖案於該基板上； 形成一內絕緣層於該些電極圖案與該基板上，以填滿該間隙；以及於該間隙之位置移除部分該內絕緣層，以形成該分隔區塊及位於每一該電極圖案上之一覆蓋區塊，該覆蓋區塊與相鄰之該分隔區塊相隔一子間隙，其係與該間隙及該些電極圖案相連通。
  27. 如請求項26所述之平面式放電微通道結構之製作方法，其中形成該第一絕緣層於該些電極圖案與該分隔區塊上，並充填該間隙，以藉其形成該些放電路徑之步驟中，係形成該第一絕緣層於該些覆蓋區塊與該分隔區塊上，並充填該間隙與該子間隙，以藉其形成該些放電路徑。
TW101106427A 2012-02-24 2012-02-24 Planetary Discharge Microchannel Structure and Its Making Method TWI517227B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101106427A TWI517227B (zh) 2012-02-24 2012-02-24 Planetary Discharge Microchannel Structure and Its Making Method
US13/464,506 US8829775B2 (en) 2012-02-24 2012-05-04 Planar mirco-tube discharger structure and method for fabricating the same
US14/109,297 US9024516B2 (en) 2012-02-24 2013-12-17 Method for fabricating a planar micro-tube discharger structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101106427A TWI517227B (zh) 2012-02-24 2012-02-24 Planetary Discharge Microchannel Structure and Its Making Method

Publications (2)

Publication Number Publication Date
TW201335980A TW201335980A (zh) 2013-09-01
TWI517227B true TWI517227B (zh) 2016-01-11

Family

ID=49002082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101106427A TWI517227B (zh) 2012-02-24 2012-02-24 Planetary Discharge Microchannel Structure and Its Making Method

Country Status (2)

Country Link
US (2) US8829775B2 (zh)
TW (1) TWI517227B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517227B (zh) * 2012-02-24 2016-01-11 Amazing Microelectronic Corp Planetary Discharge Microchannel Structure and Its Making Method
TWI549370B (zh) * 2014-12-30 2016-09-11 和碩聯合科技股份有限公司 天線結構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680665A (en) 1985-12-03 1987-07-14 Reliance Comm/Tec Corporation Gas discharge arrester
US7034652B2 (en) * 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
TWI231637B (en) 2003-05-30 2005-04-21 Besdon Technology Corp Overvoltage protection device
US7196406B2 (en) 2004-11-22 2007-03-27 Infineon Technologies Ag ESD protection apparatus for an electrical device
TWI253881B (en) 2005-03-25 2006-04-21 Inpaq Technology Co Ltd Chip-type micro air-gap discharge protection device and manufacturing method thereof
JPWO2010061519A1 (ja) * 2008-11-26 2012-04-19 株式会社村田製作所 Ｅｓｄ保護デバイス及びその製造方法
TWM377783U (en) 2009-07-30 2010-04-01 Jun-Chih Yen Improved structure of overvoltage protection device
JP5246338B2 (ja) * 2009-08-27 2013-07-24 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
KR101392455B1 (ko) * 2009-09-30 2014-05-07 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조 방법
JP5649391B2 (ja) * 2010-09-29 2015-01-07 株式会社村田製作所 Ｅｓｄ保護デバイス
TWI517227B (zh) * 2012-02-24 2016-01-11 Amazing Microelectronic Corp Planetary Discharge Microchannel Structure and Its Making Method
KR101847227B1 (ko) * 2013-05-31 2018-04-10 매그나칩 반도체 유한회사 Esd 트랜지스터

Also Published As

Publication number Publication date
US8829775B2 (en) 2014-09-09
US9024516B2 (en) 2015-05-05
TW201335980A (zh) 2013-09-01
US20140106064A1 (en) 2014-04-17
US20130221834A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
US20150099339A1 (en) Non-volatile memory device and method for fabricating the same
JP5405322B2 (ja) トレンチコンデンサを備えた半導体装置とその製造方法
CN107958909B (zh) 闪存器件及其制造方法
JP2021193743A (ja) Ｈｆｅｔ装置のための保護絶縁体
CN109727995A (zh) 形成三维存储器的方法以及三维存储器
KR101482440B1 (ko) 이온 트랩 장치 및 그 제작 방법
CN109742084B (zh) 电子设备、三维存储器及其制作方法
US20190006383A1 (en) Semiconductor device and method for manufacturing same
US20190027322A1 (en) Method of producing a super-capacitor
TW202018920A (zh) 具有底部參考導體的傾斜式半圓柱形3d nand陣列
US20160079252A1 (en) Semiconductor memory device and method for manufacturing the same
CN107134457A (zh) 半导体存储装置及其制造方法
US20170025402A1 (en) Semiconductor esd protection circuit
CN103094070A (zh) 包括匹配电容器对的半导体器件及形成一种电容器的方法以及形成电阻器的方法
TWI517227B (zh) Planetary Discharge Microchannel Structure and Its Making Method
CN108110025A (zh) 电容器阵列结构及其制造方法
US20180308736A1 (en) Electrostatic Chuck Assembly Having A Dielectric Filler
CN111668228B (zh) 3d nand存储器及其形成方法
CN109904166B (zh) 三维存储器及形成三维存储器的方法
US8900948B2 (en) Method for fabricating non-volatile memory device
US20120104552A1 (en) Capacitors in Integrated Circuits and Methods of Fabrication Thereof
CN110211962A (zh) 半导体存储装置
US20150279988A1 (en) Integrated vacuum microelectronic structure and manufacturing method thereof
JP7021021B2 (ja) 半導体装置及びその製造方法
US9455318B2 (en) Semiconductor device and manufacturing method thereof