JPH09266053A - チップ型サージアブソーバ及びその製造方法 - Google Patents

チップ型サージアブソーバ及びその製造方法

Info

Publication number
JPH09266053A
JPH09266053A JP7403996A JP7403996A JPH09266053A JP H09266053 A JPH09266053 A JP H09266053A JP 7403996 A JP7403996 A JP 7403996A JP 7403996 A JP7403996 A JP 7403996A JP H09266053 A JPH09266053 A JP H09266053A
Authority
JP
Japan
Prior art keywords
pair
chip body
insulating
green sheet
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7403996A
Other languages
English (en)
Inventor
Fujio Ikeda
富士男 池田
Yoshiyuki Tanaka
芳幸 田中
Nobuya Saruwatari
暢也 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP7403996A priority Critical patent/JPH09266053A/ja
Publication of JPH09266053A publication Critical patent/JPH09266053A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】 【課題】表面実装可能であって製造が簡単で、小型化し
易く量産性に優れる。 【解決手段】 中心に不活性ガスが封入された密閉空間
11aを有する絶縁チップ体10aと、マイクロギャッ
プ12aを有しチップ体の両端に延びて設けられた一対
の対向電極12b,12cと、この対向電極にそれぞれ
接続された一対の端子電極16,17とを備える。第1
グリーンシートに複数の孔を形成し、第2グリーンシー
トにマイクロギャップを有するように複数の電極パター
ンを形成し、マイクロギャップが孔に臨むように不活性
ガス雰囲気中で第1グリーンシートを第3グリーンシー
トと第2グリーンシートとの間に挟んで積層することに
より複数の密閉空間を有する積層体を形成し、積層体を
孔毎にダイシングして絶縁チップ体を作製して一対の対
向電極を形成し、絶縁チップ体を焼成した後、一対の端
子電極を絶縁チップ体の外面両端部に形成することが好
ましい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電話機、ファクシミ
リ、電話交換機、モデム等の通信機器用の電子機器に印
加されるサージ電圧を吸収するサージアブソーバに関す
る。更に詳しくは、プリント回路基板に表面実装可能な
マイクロギャップを有するチップ型サージアブソーバに
関するものである。
【0002】
【従来の技術】従来、マイクロギャップ式のサージアブ
ソーバとして、図5及び図6に示すようなサージアブソ
ーバが知られている。図6におけるサージアブソーバ9
に内蔵されるマイクロギャップ式サージ吸収素子1は、
導電性皮膜1aで被包した円柱状のセラミック素体1b
の中央に円周方向に幅数10μmのマイクロギャップ1
cを形成し、このセラミック素体1bの両端部に一対の
キャップ電極1d,1eを冠着して作られる。サージア
ブソーバ9は、サージ吸収素子1をその両端部のキャッ
プ電極1d,1eに接続したリード線6,7とともにガ
ラス管8で封止して作られる。ガラス管8にはアルゴン
ガスのような不活性ガス5が封入される。マイクロギャ
ップ1cは被包した導電性皮膜の中央部をレーザ等でカ
ットして作られる。また図5に示すサージアブソーバ2
は、平板状の絶縁体3の表面上に導電性薄膜からなる2
個の端子電極3a,3bが離隔して形成され、かつこの
端子電極3a,3b間には導電性薄膜で形成される所定
形状の放電電極3cが互いに同一間隔のスパークギャッ
プを持って複数個配列される。更に端子電極3a,3b
には一方の端部が外部へ延設されたリード端子2a,2
aがそれぞれ取付けられる。絶縁体3の導電性薄膜3
a,3b,3cが形成された面はカバー4で封止して作
られ、カバー4内にはアルゴンガスのような不活性ガス
が封入される(特開平6−45048)。
【0003】上記サージアブソーバ9又は2では雷サー
ジ等に起因してリード線6,7又はリード端子2a,2
aにサージ電圧が印加されると、最初に導電性皮膜1a
又は複数の放電電極3cに沿ってグロー放電が起こり、
最終的に一対のキャップ電極1d,1e間又は端子電極
3a,3b間でのアーク放電に移行してサージ電圧を吸
収する。上記サージアブソーバ9又は2は、電子機器の
一対の入力線路にこの電子機器に並列に接続され、電子
機器の使用電圧より高い電圧で動作するように構成され
る。即ち、上記サージアブソーバはその放電開始電圧よ
り低い電圧では抵抗値の高い抵抗体であるが、印加電圧
がその放電開始電圧以上のときには数10Ω以下の抵抗
値の低い抵抗体になる。電子機器に雷サージ等の数kV
〜数10kVのサージ電圧が瞬間的に印加されると、上
記サージアブソーバが放電し、このサージ電圧を吸収し
て電子機器を保護するようになっている。電子機器の前
段にこの種のサージアブソーバを設けないと、異常電圧
(サージ)が電子機器内に侵入し、絶縁破壊等を起こさ
せ、電子機器の動作不良等を発生させる。
【0004】
【発明が解決しようとする課題】しかし、上記サージア
ブソーバ9及び2は形状が円筒又は長円状になるために
チップ化が非常に困難であって、プリント回路基板の表
面に実装できない欠点があった。また、サージアブソー
バ9ではサージアブソーバ素子をガラス管で封止するた
め、サージアブソーバ2ではカバー4を絶縁体3の導電
性薄膜3a,3b,3cが形成された面に封止するため
に、形状が大きくなる問題点があった。更に、上記サー
ジアブソーバ9及び2ではガラス管の内部に、又はカバ
ーの内部にガスを封入する必要があり、製造工程が煩雑
で量産しにくい不具合もある。本発明の目的は、プリン
ト回路基板に表面実装可能であって、製造が簡単で、小
型化し易く量産性に優れたチップ型サージアブソーバを
提供することにある。
【0005】
【課題を解決するための手段】請求項1に係る発明は、
図1に示すように、中心に不活性ガスが封入された密閉
空間11aを有する絶縁チップ体10aと、チップ体1
0aの密閉空間11aに臨んで同一面上にマイクロギャ
ップ12aを有しかつチップ体10aの両端に延びて設
けられた一対の対向電極12b,12cと、一対の対向
電極12b,12cにそれぞれ接続されチップ体10a
の外面両端部に設けられた一対の端子電極16,17と
を備えたチップ型サージアブソーバである。本発明のサ
ージアブソーバ10の端子電極16,17にサージ電圧
が印加されると、一対の対向電極12b,12c間に形
成されたマイクロギャップ12aで決められる放電開始
電圧に基づき、一対の対向電極12b,12c間でアー
ク放電が起こり、サージ電圧を吸収する。また、その密
閉空間に不活性ガスが封入されているので、大気の湿度
等に拘わらず、放電開始電圧は一定になる。
【0006】請求項2に係る発明は、図4に示すよう
に、絶縁性のある第1セラミックグリーンシート21に
間隔をあけて複数の孔21aを形成する工程と、絶縁性
のある第2セラミックグリーンシート22の表面に孔2
1aの間隔に相応する間隔でそれぞれマイクロギャップ
12aを有するように複数の電極パターン12を形成す
る工程と、絶縁性のある第3セラミックグリーンシート
23と電極パターン12を形成した第2セラミックグリ
ーンシート22との間にマイクロギャップ12aが孔2
1aに臨むように不活性ガス雰囲気中で第1セラミック
グリーンシート21を挟んで積層することにより複数の
密閉空間11aを有する積層体24を形成する工程と、
積層体24を孔21a毎にダイシングして絶縁チップ体
10aを作製することにより第1及び第2セラミックグ
リーンシート21,22の接合界面に一対の対向電極1
2b,12cを形成する工程と、絶縁チップ体10aを
焼成する工程と、焼成した絶縁チップ体10aの一対の
対向電極12b,12cにそれぞれ接続する一対の端子
電極16,17を絶縁チップ体10aの外面両端部に形
成する工程とを含むチップ型サージアブソーバの製造方
法である。
【0007】請求項3に係る発明は、図3に示すよう
に、中心に孔11bが形成された絶縁性のある第1焼結
板11を用意する工程と、第1焼結板11と同形の絶縁
性のある第2焼結板14の表面に中心にマイクロギャッ
プ12aを有しかつ第2焼結板14の両端に延びる一対
の対向電極12b,12cを形成する工程と、第1焼結
板11と同形の絶縁性のある第3焼結板13と第2焼結
板14との間に第1焼結板11を不活性ガス雰囲気中で
接着材を介して挟んで前記第1,第2,第3焼結板1
1,13,14を一体的に接合して絶縁チップ体10a
を形成する工程と、絶縁チップ体10aの一対の対向電
極12b,12cにそれぞれ接続する一対の端子電極1
6,17を絶縁チップ体10aの外面両端部に形成する
工程とを含むチップ型サージアブソーバの製造方法であ
る。
【0008】
【発明の実施の形態】図1に示すように、本発明のチッ
プ型サージアブソーバ10は中心に不活性ガスが封入さ
れた密閉空間11aを有する絶縁チップ体10aを備え
る。この絶縁チップ体10aは、密閉空間11aに臨ん
で同一面上にマイクロギャップ12aを有しかつチップ
体10aの両端に延びて設けられた一対の対向電極12
b,12cと、一対の対向電極12b,12cにそれぞ
れ接続されチップ体10aの外面両端部に設けられた一
対の端子電極16,17とを備える。このチップ型サー
ジアブソーバ10は、中心に孔が形成された絶縁性のあ
る第1焼結板11と、この第1焼結板と同形であってこ
の表面にマイクロギャップ12aを有する一対の対向電
極12b,12c、が形成された絶縁性のある第2焼結
板14と、第1焼結板と同形の絶縁性のある第3焼結板
13とを一体的に接合した3層構造である。また、大量
に製造する場合には、図4に示すように、それぞれ1枚
のセラミックグリーンシート21,22,23を互いに
積層形成し、それぞれのグリーンシート21,22,2
3を接合することにより複数の密閉空間を11a形成し
た後ダイシングすることが好ましい。以下に本発明のチ
ップ型サージアブソーバ10の製造を図3に示すような
第1,第2及び第3焼結板11,13,14をそれぞれ
積層接合した3層構造の場合(以下「単品製造の場合」
という)と、グリーンシートを接合した後ダイシングす
る場合(以下「大量製造の場合」という)とに分けて説
明する。
【0009】(a) 第1、第2及び第3焼結板又はセラミ
ックグリーンシート 単品製造の場合には、図1〜図3に示すように、絶縁チ
ップ体10aの上下に設けられる一対の第2及び第3焼
結板14及び13はそれぞれアルミナ、ベリリア、ムラ
イト、ステアタイト、フォルステライト等から同形同大
に作られる。形状は三角形状、四角形状、多角形状等、
板状であればよいが、四角形状がチップ化したときに取
扱い易く好ましい。絶縁チップ体10aの中間に設けら
れる第1焼結体11はガラス、セラミックス等により作
られる。この第1焼結体11は第1焼結体11を挟んで
第2及び第3焼結板14及び13を重ね合わせたとき、
これらの第2及び第3焼結板14及び13を互いに平行
に重ね合わせることができれば、形状及び大きさは特に
限定されないが、一対の第2及び第3焼結板14及び1
3と同形同大に作られることが好ましい。大量製造の場
合には、図4に示すように、3枚のセラミックグリーン
シート21,22,23から形成される。
【0010】(b) 貫通孔の形成 単品製造の場合には、第1焼結体11の貫通孔11b
は、貫通孔11bを形成しようとする部分を残してそれ
以外をマスキングした後、レーザ光等のドライエッチン
グにより形成するか、或いは貫通孔11bを形成しよう
とする部分を残してそれ以外をレジスト膜で被覆した
後、基板を浸食するエッチャントによりウエットエッチ
ングにより形成する。また、貫通孔11bをレーザドリ
ルもしくはケミカル(化学)エッチング、又はこれらを
複合することにより形成することもできる、或いはシー
トがグリーンシートであればプレスにより貫通孔11b
を形成することができる。大量製造の場合には、図4
(A)に示すように、これらの貫通孔11bが絶縁性の
あるセラミックグリーンシートからなる第1セラミック
グリーンシート21に所定の間隔(t)をあけて複数の
孔21aがプレスにより形成される。この孔21aは後
工程において第1セラミックグリーンシート21と第2
セラミックグリーンシート22と第3セラミックグリー
ンシート23を接合したときに1個の孔21aを中心に
して一体的に接合される。
【0011】(c) 対向電極の形成 単品製造の場合には、図1〜図3に示すように、第2焼
結板14の表面に一対の対向電極12b,12cが同一
面上に形成される。電極12b,12cは放電可能な形
状であればその形状は特に制限されず、図に示す半円状
である場合の他、三角形、四角形、多角形等に形成され
る。また、電極12bと電極12cの形状が互いに異な
ってもよい。後に第2及び第3焼結板14及び13の両
端部に端子電極16,17を形成したときに、端子電極
16,17に電気的に接続するように一対の対向電極1
2b,12cの各一端は第2焼結板14の両端縁まで延
びて形成される。これらの電極12b,12cはタンタ
ル、タングステン等からなるスクリーン印刷法、スパッ
タリング法、蒸着法、イオンプレーティング法、めっき
法、CVD法等の薄膜形成法により第2焼結板14の表
面に形成される。薄膜の厚さは0.05〜500μm、
好ましくは0.5〜100μm、特に好ましくは1〜5
μmの範囲から選ばれる。これらの電極12b,12c
の間に形成されるマイクロギャップ12aのギャップ幅
w(図1)はギャップの形状に応じてまた所望の放電開
始電圧、応答電圧の値に応じて0.1μm〜1000μ
mの範囲から決められる。
【0012】大量製造の場合には、図4(B)に示すよ
うに、これらの対向電極12b,12cが絶縁性のある
第2セラミックグリーンシート22の表面に第1セラミ
ックグリーンシート21の孔21aの間隔(t)に相応
する間隔(t)でそれぞれマイクロギャップ12aを有
するように複数の電極パターン12を印刷法などで形成
する。第1セラミックグリーンシート21の孔21aの
間隔(t)に相応する間隔(t)でそれぞれマイクロギ
ャップ12aを形成することにより後工程において第1
セラミックグリーンシート21と第2基板22を接合し
たときにマイクロギャップ12aが第1セラミックグリ
ーンシート21の孔21aに臨むことになる。
【0013】(d) 積層及び一体化 単品製造の場合には、図3に示すように、マイクロギャ
ップ12aが貫通孔11bに臨むように、第1焼結体1
1を第2焼結体14の対向面に配置して一対の第2及び
第3焼結板14及び13によりこれを絶縁性接着材を介
して挟持する。この接合を不活性ガス雰囲気中で行うこ
とにより、貫通孔11bにより形成された密閉空間11
aに不活性ガスが封入される。不活性ガスとしてはアル
ゴンガス、ネオンガス、窒素ガス等が挙げられる。絶縁
性接着材にはガラスペーストなどを用いることが好まし
い。また、上記接着を確実なものにするために、接着材
の硬化前にそれぞれの焼結板11,13,14に所定の
圧力を加えることが好ましい。
【0014】大量製造の場合には、第1、第2及び第3
セラミックグリーンシート21,22,23を積層する
ことにより行われる。この場合図4(C)に示すよう
に、絶縁性のある第3セラミックグリーンシート23と
電極パターン12を形成した第2セラミックグリーンシ
ート22との間にマイクロギャップ12aが第1セラミ
ックグリーンシート21の孔21aに臨むように不活性
ガス雰囲気中で第1セラミックグリーンシート21を挟
んで第1、第2及び第3セラミックグリーンシート2
1,22,23を一体的に積層する。これにより第1、
第2及び第3セラミックグリーンシート21,22,2
3は不活性ガスが封入された複数の密閉空間11aを有
する積層体24を形成する。この積層体24を孔21a
毎に図の破線で示すようにダイシングして図4(D)に
示すような絶縁チップ体10aが作製され、このダイシ
ングにより第1及び第2セラミックグリーンシート2
1,22の接合界面に形成された電極パターン12は分
割されて一対の対向電極12b,12cが形成される。
ダイシングはダイヤモンドブレードにより行われ、得ら
れた絶縁チップ体10aは直方体を形成する。得られた
絶縁チップ体10aは1000℃で1時間焼成される。
この焼成は窒素ガス、Arガス等の不活性ガス中で行う
ことが好ましい。
【0015】(e) 端子電極の形成 図1及び図4(E)に示すように、絶縁チップ体10a
の両端部に金属粉末と無機結合材を含む導電性ペースト
を絶縁チップ体10aの両端部を包込むように塗布し乾
燥する。この塗布は導電性ペースト中に絶縁チップ体1
0aの両端部を浸漬させるディッピング法が好ましい。
導電性ペーストに含まれる金属粉末はAg,Au,Pd
又はPtの貴金属粉末、又はこれらを混合した粉末が挙
げられる。導電性ペーストに含まれる無機結合材を例示
すれば、SiO2,B23,Na2O,PbO,ZnO又
はBaOのいずれか1種又は2種以上の酸化物を主成分
とする、ほうけい酸系ガラス、ほう酸亜鉛系ガラス、ほ
う酸カドミウム系ガラス、けい酸鉛亜鉛系ガラス等のガ
ラス微粒子が挙げられる。導電性ペーストは焼付けによ
って焼付け電極16a,17aを形成し、これらの焼付
け電極16a,17aはその焼付け時に絶縁チップ体1
0aの対向電極12b,12cに電気的に接続する。
【0016】(f) めっき層の形成 焼付け電極16a,17aの各表面にめっき層が電解バ
レルめっき法により形成される。このめっき層は図1に
示すように、Niめっき層16b,17bを形成した
後、Snめっき層16c,17cを形成して二重構造に
することが好ましい。Niめっき層16b,17bはは
んだ耐熱性を向上して、はんだによる焼付け電極の電極
食われを防止し、Snめっき層16c,17cははんだ
付着性を向上する。図1、図2及び図4(F)に示すよ
うに、焼付け電極16a,17a、めっき層16b,1
6c,17b及び17cからなる端子電極16,17を
有するチップ型サージアブソーバ10が得られる。
【0017】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 <実施例1>図1及び図2に示すギャップ式のチップ型
サージアブソーバ10を図4に基づいて製造した。先
ず、絶縁性のある厚さ0.4mmのアルミナのグリーン
シート21にt=3.2mmの等間隔で複数の孔21a
を形成した。この間隔tmmが絶縁チップ体10aの長
さに相応する。一方、絶縁性のある厚さ0.3mmのア
ルミナのグリーンシート22にt=3.2mmの間隔で
それぞれマイクロギャップ12aを有するように複数の
電極パターン12を形成を形成した。これは薄膜技術で
タンタルからなる導体膜を形成した後、フォトエッチン
グでパターンニングすることにより行った。電極パター
ン12の幅寸法は0.8mmであり、マイクロギャップ
は50μmである。
【0018】次いで、図4(C)に示すように電極パタ
ーン12をそれぞれ形成したアルミナのグリーンシート
22と孔21aを形成したアルミナのグリーンシート2
1を孔21aとマイクロギャップ12aが対向するよう
にArガスからなる不活性ガス雰囲気中で一体的に接合
して積層体24を形成した。接合には絶縁性のある厚さ
0.3mmのアルミナのグリーンシート23と電極パタ
ーン12を形成したグリーンシート22との間にマイク
ロギャップ12aが孔21aに臨むようにグリーンシー
ト21をArガス雰囲気中で挟むように積層した。これ
により不活性ガスが封入された複数の密閉空間11aを
有する積層体24を形成した。形成された積層体24
を、図4(C)の破線に示すように、孔21a毎にダイ
シングした。このダイシングで3000個の絶縁チップ
体10aを得た。得られた絶縁チップ体10aは100
0℃、1時間窒素ガス、Arガス等の不活性ガス雰囲気
中で焼成した。
【0019】図4(D)に示すように、このダイシング
及び焼成により中心に不活性ガスが封入された密閉空間
11aを有する3000個の絶縁チップ体10aが作製
され、それぞれの電極パターン12は分割されてそれぞ
れ一対の対向電極12b,12cが形成された。それぞ
れの絶縁チップ体10aの両端部にAgペーストをディ
ッピング法により絶縁基板の両端部を包込むように塗布
した。Agペーストを塗布したそれぞれの絶縁チップ体
10aを大気圧下、乾燥した後、30℃/分の速度で、
820℃まで昇温しそこで10分間保持し、30℃/分
の速度で室温まで降温してAgからなる焼付け電極16
a,17aを得た。次いで電解バレルめっき法で焼付け
電極16a,17aの表面に厚さ2〜3μmのNiめっ
き層16b,17bを形成し、続いて厚さ1〜2μmの
Snめっき層16c,17cを形成し、3000個の図
1及び図2に示すチップ型サージアブソーバを得た。
【0020】<比較試験と評価>実施例1の3000個
のサージアブソーバから任意の10個のサージアブソー
バについてのそれぞれ電気的特性を測定した。その結果
を表1に示す。この場合に、(1.2×50)μse
c、2kVの印加サージの場合にサージ応答電圧を測定
し、150pF、330Ω、15kVの静電気からなる
印加サージを2000回印加した後の放電開始電圧及び
絶縁抵抗の変化を測定してサージ寿命を調査した。
【0021】
【表1】
【0022】表1から明らかなように、それぞれのサー
ジアブソーバの放電開始電圧及び絶縁抵抗にばらつきは
なく正常に動作することが確認された。また、サージ応
答電圧及びサージ寿命にも異常は見られなかった。
【0023】
【発明の効果】以上述べたように、本発明によれば、中
心に不活性ガスが封入された密閉空間を有する絶縁チッ
プ体と、この密閉空間に臨んで同一面上にマイクロギャ
ップを有する一対の対向電極と、一対の端子電極とを備
えたので、端子電極にサージ電圧が印加されると、マイ
クロギャップで決められる放電開始電圧に基づき、アー
ク放電が起こり、サージ電圧を吸収する。この場合に密
閉空間に不活性ガスが封入されているので、大気の湿度
等に拘わらず、放電開始電圧は一定になる。また、従来
のガラス管に不活性ガスとともにサージ吸収素子を封入
したサージアブソーバ等と比べて、占有体積が小さくか
つプリント回路基板等への表面実装が可能なチップ型サ
ージアブソーバが得られる。
【0024】また、第1セラミックグリーンシートに複
数の孔を形成する工程と、第2セラミックグリーンシー
トの表面に孔の間隔に相応する間隔でそれぞれマイクロ
ギャップを有するように電極パターンを形成する工程
と、第3セラミックグリーンシートと第2セラミックグ
リーンシートとの間にマイクロギャップが孔に臨むよう
に不活性ガス雰囲気中で第1セラミックグリーンシート
を挟んで第1、第2及び第3セラミックグリーンシート
を積層することにより複数の密閉空間を有する積層体を
形成する工程と、この積層体をダイシングして絶縁チッ
プ体を作製することにより一対の対向電極を形成する工
程と、一対の端子電極を絶縁チップ体の外面両端部に形
成する工程によりチップ型サージアブソーバを製造すれ
ば、量産性に優れたチップ型サージアブソーバを製作す
ることができる。
【図面の簡単な説明】
【図1】本発明のチップ型サージアブソーバの中央縦断
面図。
【図2】その外観斜視図。
【図3】その組立て斜視図。
【図4】図1のチップ型サージアブソーバの製造方法を
示す断面図。
【図5】従来例のサージアブソーバの組立斜視図。
【図6】別の従来例のサージアブソーバの中央縦断面
図。
【符号の説明】
10 チップ型サージアブソーバ 10a 絶縁チップ体 11 第1焼結板 11a 密閉空間 11b 孔 12 電極パターン 12a マイクロギャップ 12b,12c 対向電極 13 第3焼結板 14 第2焼結板 16,17 端子電極 21 第1セラミックグリーンシート 21a 孔 22 第2セラミックグリーンシート 23 第3セラミックグリーンシート 24 積層体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 中心に不活性ガスが封入された密閉空間
    (11a)を有する絶縁チップ体(10a)と、 前記チップ体(10a)の密閉空間(11a)に臨んで同一面上に
    マイクロギャップ(12a)を有しかつ前記チップ体(10a)の
    両端に延びて設けられた一対の対向電極(12b,12c)と、 前記一対の対向電極(12b,12c)にそれぞれ接続され前記
    チップ体(10a)の外面両端部に設けられた一対の端子電
    極(16,17)とを備えたチップ型サージアブソーバ。
  2. 【請求項2】 絶縁性のある第1セラミックグリーンシ
    ート(21)に間隔をあけて複数の孔(21a)を形成する工程
    と、 絶縁性のある第2セラミックグリーンシート(22)の表面
    に前記孔(21a)の間隔に相応する間隔でそれぞれマイク
    ロギャップ(12a)を有するように複数の電極パターン(1
    2)を形成する工程と、 絶縁性のある第3セラミックグリーンシート(23)と前記
    電極パターン(12)を形成した第2セラミックグリーンシ
    ート(22)との間に前記マイクロギャップ(12a)が前記孔
    (21a)に臨むように不活性ガス雰囲気中で前記第1セラ
    ミックグリーンシート(21)を挟んで積層することにより
    複数の密閉空間(11a)を有する積層体(24)を形成する工
    程と、 前記積層体(24)を前記孔(21a)毎にダイシングして絶縁
    チップ体(10a)を作製することにより第1及び第2セラ
    ミックグリーンシート(21,22)の接合界面に一対の対向
    電極(12b,12c)を形成する工程と、 前記絶縁チップ体(10a)を焼成する工程と、 前記焼成した絶縁チップ体(10a)の前記一対の対向電極
    (12b,12c)にそれぞれ接続する一対の端子電極(16,17)を
    前記絶縁チップ体(10a)の外面両端部に形成する工程と
    を含むチップ型サージアブソーバの製造方法。
  3. 【請求項3】 中心に孔(11b)が形成された絶縁性のあ
    る第1焼結板(11)を用意する工程と前記第1焼結板(11)
    と同形の絶縁性のある第2焼結板(14)の表面に中心にマ
    イクロギャップ(12a)を有しかつ前記第2焼結板(14)の
    両端に延びる一対の対向電極(12b,12c)を形成する工程
    と、 前記第1焼結板(11)と同形の絶縁性のある第3焼結板(1
    3)と前記第2焼結板(14)との間に前記第1焼結板(11)を
    不活性ガス雰囲気中で接着材を介して挟んで前記第1,
    第2,第3焼結板(11,13,14)を一体的に接合して絶縁チ
    ップ体(10a)を形成する工程と、 前記絶縁チップ体(10a)の前記一対の対向電極(12b,12c)
    にそれぞれ接続する一対の端子電極(16,17)を前記絶縁
    チップ体(10a)の外面両端部に形成する工程とを含むチ
    ップ型サージアブソーバの製造方法。
JP7403996A 1996-03-28 1996-03-28 チップ型サージアブソーバ及びその製造方法 Pending JPH09266053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7403996A JPH09266053A (ja) 1996-03-28 1996-03-28 チップ型サージアブソーバ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7403996A JPH09266053A (ja) 1996-03-28 1996-03-28 チップ型サージアブソーバ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09266053A true JPH09266053A (ja) 1997-10-07

Family

ID=13535634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7403996A Pending JPH09266053A (ja) 1996-03-28 1996-03-28 チップ型サージアブソーバ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH09266053A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040435A1 (ja) 2009-09-30 2011-04-07 株式会社村田製作所 Esd保護デバイスおよびその製造方法
EP2437362A2 (en) 2010-09-29 2012-04-04 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
JP5557060B2 (ja) * 2010-02-04 2014-07-23 株式会社村田製作所 Esd保護装置の製造方法
KR20170137110A (ko) * 2015-03-17 2017-12-12 본스인코오포레이티드 평탄한 가스 방전관 디바이스들 및 방법들
US10297982B2 (en) 2014-09-10 2019-05-21 Murata Manufacturing Co., Ltd. ESD protective device and method for manufacturing thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011040435A1 (ja) 2009-09-30 2011-04-07 株式会社村田製作所 Esd保護デバイスおよびその製造方法
US8514536B2 (en) 2009-09-30 2013-08-20 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
JP5557060B2 (ja) * 2010-02-04 2014-07-23 株式会社村田製作所 Esd保護装置の製造方法
US8847726B2 (en) 2010-02-04 2014-09-30 Murata Manufacturing Co., Ltd. Method for manufacturing ESD protection device and ESD protection device
EP2437362A2 (en) 2010-09-29 2012-04-04 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
US8773824B2 (en) 2010-09-29 2014-07-08 Murata Manufacturing Co., Ltd. ESD protection device and manufacturing method therefor
US10297982B2 (en) 2014-09-10 2019-05-21 Murata Manufacturing Co., Ltd. ESD protective device and method for manufacturing thereof
KR20170137110A (ko) * 2015-03-17 2017-12-12 본스인코오포레이티드 평탄한 가스 방전관 디바이스들 및 방법들
JP2018512709A (ja) * 2015-03-17 2018-05-17 ボーンズ、インコーポレイテッド フラット型ガス放電管デバイスおよび方法

Similar Documents

Publication Publication Date Title
JP3265898B2 (ja) チップ型サージアブソーバの製造方法
JP2007227259A (ja) サージアブソーバ
JP3528655B2 (ja) チップ型サージアブソーバ及びその製造方法
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JP3439746B2 (ja) 面実装型サージ吸収素子、及びその製造方法
JP2004127614A (ja) サージアブソーバ及びその製造方法
JP4292788B2 (ja) チップ型サージアブソーバ及びその製造方法
JPS63153870A (ja) 電歪効果素子
JP3459186B2 (ja) 積層セラミック電子部品の製造方法
JP3303025B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JPH10116707A (ja) チップ型サーミスタ及びその製造方法
JP5304998B2 (ja) サージアブソーバ及びその製造方法
JP3489627B2 (ja) チップ型サージアブソーバ
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
JP2000173743A (ja) チップ型サージアブソーバ及びその製造方法
JP3508565B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000311764A (ja) サージ吸収素子及びその製造方法
JPH11265808A (ja) サージ吸収素子及びその製造方法
JP3468272B2 (ja) チップ型サージアブソーバ及びその製造方法
JP2000188169A (ja) サ―ジ吸収素子
JPH0883670A (ja) チップ型サージアブソーバ
JP2001076840A (ja) 積層チップ型サージ吸収素子
JP2004127615A (ja) サージアブソーバ及びその製造方法
JPH067506B2 (ja) チップ型サ−ジ吸収素子
JP3265827B2 (ja) チップ型マイクロギャップ式サージアブソーバ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030423