JP5557060B2 - Esd保護装置の製造方法 - Google Patents

Esd保護装置の製造方法 Download PDF

Info

Publication number
JP5557060B2
JP5557060B2 JP2011552752A JP2011552752A JP5557060B2 JP 5557060 B2 JP5557060 B2 JP 5557060B2 JP 2011552752 A JP2011552752 A JP 2011552752A JP 2011552752 A JP2011552752 A JP 2011552752A JP 5557060 B2 JP5557060 B2 JP 5557060B2
Authority
JP
Japan
Prior art keywords
esd protection
mixing
ceramic
protection device
connection conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011552752A
Other languages
English (en)
Other versions
JPWO2011096335A1 (ja
Inventor
哲也 池田
孝之 築澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011552752A priority Critical patent/JP5557060B2/ja
Publication of JPWO2011096335A1 publication Critical patent/JPWO2011096335A1/ja
Application granted granted Critical
Publication of JP5557060B2 publication Critical patent/JP5557060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044Physical layout, materials not provided for elsewhere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T21/00Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/16Overvoltage arresters using spark gaps having a plurality of gaps arranged in series
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • H05F3/02Carrying-off electrostatic charges by means of earthing connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/026Spark gaps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Description

本発明は、ESD保護装置の製造方法及びESD保護装置に関し、詳しくは、ESD保護機能のみを有する単体の部品(ESD保護デバイス)や、ESD保護機能とそれ以外の機能とを有する複合部品(モジュール)などのESD保護装置の製造方法及びESD保護装置に関する。
ESD(Electro-Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがESD保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
ESD保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。ESD保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ESD保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ESDデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば、図24の分解斜視図及び図25の断面図に示すESD保護デバイスは、絶縁性セラミックシート2が積層されるセラミック多層基板7内に空洞部5が形成され、外部電極1と導通した放電電極6が空洞部5内に対向配置され、その空洞部5に放電ガスが閉じ込められている。放電電極6間で絶縁破壊を起こす電圧が印加されると、空洞部5内において放電電極6間で放電が発生し、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる(例えば、特許文献1参照)。
特開2001−43954号公報
このESD保護デバイスにおいて、放電開始電圧の調整は、主に、絶縁層の主面に沿って対向するように配置された放電電極の間隔を調整することにより行う。しかし、放電電極の間隔は、デバイスの製作バラツキやセラミック基板の焼成時の収縮等によりばらつきやすいため、精度良く調整することが困難である。そのため、ピーク電圧値等のESD特性の調整や安定化は、容易でない。なお、ピーク電圧値とは、ICE61000−4−2に基づき8kVの接触放電で静電気試験を行った時の保護回路にかかるピーク電圧値を言い、この値が低いほうが静電気抑制効果に優れている。
本発明は、かかる実情に鑑み、ESD特性の調整や安定化が容易になるESD保護装置の製造方法及びESD保護装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したESD保護装置の製造方法を提供する。
ESD保護装置の製造方法は、(I)絶縁層になる複数枚のシートを用意し、前記シートの少なくとも1枚に、第1及び第2の接続導体になる部分と、前記第1及び第2の接続導体の間に配置されて前記第1及び第2の接続導体に接続された混合部になる部分とを形成し、前記シートを互いに積層して積層体を形成する第1の工程と、(II)前記積層体を加熱することにより、前記絶縁層が積層された絶縁性基板に、前記第1及び第2の接続導体と前記混合部とを形成する第2の工程とを備える。前記第1の工程において、(a)第1及び第2の接続導体になる部分は、導電性を有する材料を用いて形成し、(b)前記混合部になる部分は、前記第2の工程における加熱時の温度上昇により消失する空隙形成用材料と、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む固形成分とが混合された混合部形成用材料を用いて形成する。前記第2の工程において、前記混合部になる部分の前記混合部形成用材料中の前記空隙形成用材料が加熱時の温度上昇により消失して形成された空隙と前記混合部形成用材料中の前記固形成分とが分散した前記混合部が形成される。
この場合、前記第1の接続導体と前記第2の接続導体との間に所定以上の大きさの電圧が印加されると、前記混合部において放電が発生する。
上記方法によれば、混合部形成用材料中の空隙形成用材料が消失すると、空隙形成用材料があった部分に空隙が形成されるので、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む固体成分と空隙とが分散した混合部を容易に作製することができる。
上記方法により作製したESD保護装置は、第1及び第2の接続導体の間に配置された混合部には、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む固形成分と空隙とが分散しているため、ショートを防止することができる上、電圧印加時には、混合部内の導電性を有する固形成分に沿って電子の移動が起こりやすい。
上記方法によれば、空隙形成用材料によって混合部の空隙の大きさや量を調整することにより、ショートの防止やピーク電圧値等のESD特性の調整を安定して行うことが可能になる。
好ましくは、前記シートはセラミックグリーンシートである。前記絶縁性基板はセラミック多層基板である。
この場合、セラミック多層基板の焼成時の加熱によって、空隙形成用材料を消失させることができ、混合部の形成が容易である。
好ましくは、前記空隙形成用材料は、消失性樹脂である。
この場合、作製が容易である。
好ましい一態様において、前記消失性樹脂は、アクリルビーズである。
好ましくは、前記混合部形成用材料中の前記固形成分は、絶縁性を有する無機材料に被覆された金属材料と、半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。
好ましい一態様において、前記半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記第1の工程において、少なくとも1つの前記シートに、当該シートの前記主面間を貫通する貫通孔を形成し、該貫通孔内に前記混合部形成用材料を充填することにより、前記混合部になる部分を形成する。
この場合、シートの厚みを調整することにより混合部の厚みを調整することができる。
好ましくは、前記第1の工程において、前記シートの少なくとも一つの主面に前記混合部形成用材料を塗布することにより、前記混合部になる部分を形成する。
この場合、混合部は、厚膜の印刷工法にて形成することができるため、容易に形成できる。混合部は、任意の絶縁層に形成できるため、混合部の配置設計の自由度が上がる。
好ましくは、前記第1の工程において、前記シートと前記混合部になる部分との間に延在するシール層を形成する。前記第2の工程において、前記シール層は、前記シート中の固形成分が前記混合部になる部分に移動することを阻止する。
この場合、混合部に、シート中の固形成分が入り込むことを防ぐことができる。
また、本発明は、上記課題を解決するために、以下のように構成したESD保護装置を提供する。
ESD保護装置は、(a)絶縁層が積層された絶縁性基板と、(b)前記絶縁性基板に形成され、導電性を有する少なくとも2つの第1及び第2の接続導体と、(c)前記絶縁性基板に形成され、前記第1及び第2の接続導体の間に配置され、かつ前記第1及び第2の接続導体と接続され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つの固形成分を含む混合部とを備える。前記混合部において、前記固形成分と空隙とが分散している。
上記構成において、第1の接続導体と第2の接続導体との間に所定以上の大きさの電圧が印加されると、混合部において放電が発生する。第1及び第2の接続導体の間に配置された混合部には、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つの固形成分と空隙とが分散しているため、ショートを防止することができる上、電圧印加時には、混合部内の導電性を有する固形成分に沿って電子の移動が起こりやすい。
上記構成によれば、混合部の空隙の大きさや量を調整することにより、ショートの防止やピーク電圧値等のESD特性の調整を安定して行うことが可能になる。
好ましくは、前記絶縁性基板はセラミック多層基板である。
この場合、セラミック多層基板の焼成時の加熱によって消失する材料を用いることにより、容易に、混合部に空隙を形成することができる。
前記絶縁性基板がセラミック多層基板である場合、好ましくは、前記第1及び第2の接続導体は、少なくとも1つの前記絶縁層の主面間を貫通するように形成され、又は少なくとも1つの前記絶縁層の前記主面に沿って形成される。前記混合部は、前記絶縁層の積層方向の両側に、前記混合部を介して前記積層方向に対向するように、互いに異なる前記接続導体が接続される。
上記構成において、絶縁層の主面間を貫通するように形成された接続導体は、層間接続導体である。絶縁層に沿って延在するように形成された接続導体は、面内接続導体である。
上記構成によれば、前記混合部を介して対向する前記接続導体の間に所定以上の大きさの電圧が印加されると、前記混合部において放電が発生する。放電は、混合部を介して対向する接続導体の間を接続する領域に沿って発生する。この放電が発生する領域に、導電性を有する材料が分散している混合部が形成されているため、電子の移動が起こりやすく、効率的に放電現象を生じさせ、ESD応答性を高めることができる。
放電開始電圧は、混合部に含まれる導電性が異なる材料の種類や量などとともに、混合部を介して対向する接続導体の間隔(放電ギャップ)を調整することによって、所望の値に設定することができる。
混合部を介して積層方向に対向する接続導体間の間隔(放電ギャップ)は、混合部の厚みによって調整することができるので、従来例のように放電電極が絶縁層の主面に沿う方向に対向するように間隔(放電ギャップ)を設ける場合に比べ、精度よく調整することができる。
したがって、ピーク電圧値等のESD特性の調整や安定化が容易になる。
好ましくは、前記混合部の前記固形成分は、絶縁性を有する無機材料に被覆された金属材料と、半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。
好ましい一態様において、前記半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記絶縁性基板の少なくとも1つの前記絶縁層に、当該絶縁層の主面間を貫通する貫通孔が形成され、該貫通孔内に前記混合部が形成されている。
この場合、シートの厚みを調整することにより混合部の厚みを調整することができる。
好ましくは、前記絶縁性基板の隣接する前記絶縁層の間に、前記混合部が形成されている。
この場合、混合部は、厚膜の印刷工法にて形成することができるため、容易に形成できる。混合部は、任意の絶縁層に形成できるため、混合部の配置設計の自由度が上がる。
好ましくは、前記絶縁層と前記混合部との間に延在するシール層をさらに備えている。
この場合、ESD保護装置の製造工程において、絶縁層の固形成分が混合部に移動して、混合部に入り込むことを防ぐことができる。
好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。
この場合、好ましい一態様において、前記半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料の粒子が、分散している。
この場合、混合部内の金属材料の粒子同士は、無機材料の被覆によって、直接接することがないため、金属材料の粒子同士がつながってショートが発生する可能性が低下する。
好ましくは、(a)少なくとも2つの第1及び第2の前記混合部と、(b)前記第1の混合部の前記積層方向の一端と、前記第2の混合部の前記積層方向の一端とにそれぞれ接続された前記第1及び第2の接続導体と、(c)前記第1の混合部の前記積層方向の他端と、前記第2の混合部の前記積層方向の他端とに接続された第3の前記接続導体とを備える。前記第1及び第2の前記接続導体に、それぞれ、第1及び第2の端子が電気的に接続されると、前記第1及び第2の端子の間に、前記第1及び第2の混合部が前記第3の接続導体を介して直列に電気的に接続される。
この場合、第1及び第2の混合部を直列に接続することにより、静電気パルスが繰り返し印加された場合に一方にショートが発生しても他方が機能するため、混合部が一つだけの場合に比べ、ESD保護機能の信頼性が向上する。
好ましくは、(a)少なくとも2つの第1及び第2の前記混合部と、(b)前記第1の混合部の前記積層方向の一端と、前記第2の混合部の前記積層方向の一端とにそれぞれ接続された前記第1及び第2の接続導体と、(c)前記第1の混合部の前記積層方向の他端と、前記第2の混合部の前記積層方向の他端とに接続された第3の前記接続導体とを備える。前記第1、第2及び第3の前記接続導体に、それぞれ第1、第2及び第3の端子が電気的に接続されると、前記第1及び第2の端子と、前記第3の端子との間に、前記第1及び第2の混合部が並列に電気的に接続される。
この場合、第1及び第2の混合部は並列に接続されるので、放電面積が大きくなる。その結果、ESD応答性が良くなりピーク電圧値を小さくすることができる。
好ましくは、(a)前記セラミック多層基板上又は前記セラミック多層基板内に実装された電子部品と、(b)前記電子部品の少なくとも1つの端子に接続された少なくとも1つの第4の前記接続導体と、(c)他の少なくとも1つの第5の前記接続導体とを備える。前記第4及び第5の前記接続導体が、前記混合部を介して前記積層方向に対向するように、前記混合部の前記積層方向の両側に接続される。
この場合、基板に電子部品とESD保護デバイスとを別々に実装する場合に比べ、電子部品と混合部との距離を短くしてESD応答性を良くして、ESD保護機能を向上することができる。
本発明によれば、ESD特性の調整や安定化は、容易になる。
ESD保護装置の断面図である。(実施例1) ESD保護装置の要部拡大断面図である。(実施例1) ESD保護装置の要部拡大断面図である。(実施例1) ESD保護装置の要部拡大断面図である。(実施例1の変形例1) ESD保護装置の要部拡大断面図である。(実施例1の変形例1) ESD保護装置の製造工程を示す断面図である。(実施例1の変形例1) ESD保護装置の要部断面図である。(実施例2) ESD保護装置の要部断面図である。(実施例3) ESD保護装置の要部断面図である。(実施例3の変形例1) ESD保護装置の要部断面図である。(実施例4) ESD保護装置の要部断面図である。(実施例4の変形例1) ESD保護装置の要部断面図である。(実施例4の変形例2) ESD保護装置の要部断面図である。(実施例5) ESD保護装置の要部断面図である。(実施例6) ESD保護装置の要部断面図である。(実施例6の変形例1) ESD保護装置の要部断面図である。(実施例7) ESD保護装置の要部断面図である。(実施例7の変形例1) ESD保護装置の要部断面図である。(実施例8) ESD保護デバイスの要部断面図である。(実施例3) 焼成前の混合部の組織を模式的に示す概略図である。(実施例3) ESD保護装置の要部断面図である。(実施例4の変形例3) ESD保護装置の要部断面図である。(実施例8の変形例1) ESD保護装置の製造工程を示す分解断面図である。(実施例8の変形例1) ESD保護装置の分解斜視図である。(従来例) ESD保護装置の断面図である。(従来例)
以下、本発明の実施の形態について、図1〜図23を参照しながら説明する。
<実施例1> 実施例1のESD保護装置100について、図1〜図3を参照しながら説明する。
図1は、ESD保護装置100の断面図である。図1に示すように、ESD保護装置100は、セラミック材料からなる第1及び第2の絶縁層101,102が積層されたセラミック多層基板12の内部に、混合部20と、第1及び第2の面内接続導体14,16が形成されている。混合部20と第1及び第2の面内接続導体14,16は、隣接する第1及び第2の絶縁層101,102の間に形成されている。
混合部20は、第1及び第2の面内接続導体14,16の間に配置されて、第1及び第2の面内接続導体14,16に接続されている。第1及び第2の面内接続導体14,16は、第1及び第2の接続導体である。
第1及び第2の面内接続導体14,16は、セラミック多層基板12の側面まで延在し、それぞれ、第1及び第2の外部端子11a,11bに接続されている。
図2の要部拡大断面に模式的に示すように、混合部20は、固体部30中に空隙32が分散している。
混合部20の固体部30では、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む固形成分が分散している。混合部20は、全体としては、絶縁性を有している。
混合部20の固体部30は、例えば、絶縁性を有する無機材料により被覆(コート)された金属材料と、半導体材料とが分散している。例えば、金属材料は直径2〜3μmのCu粒子であり、無機材料は直径1μm以下のAl粒子であり、半導体材料は、炭化ケイ素、酸化亜鉛などのいずれかである。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
なお、無機材料によりコートされた金属材料に代えて、金属材料と、半導体やセラミック又はその組み合わせにより、混合部となる材料を構成してもよい。また、金属材料を用いず、半導体だけ、又は半導体とセラミックだけ、さらに無機材料によりコートされた金属材料だけ、で混合部となる材料を構成してもよい。
図1及び図2に示したESD保護装置100は、外部端子11a,11bから所定値以上の電圧が印加されると、対向する第1及び第2の面内接続導体14,16の間において、混合部20を介して放電が発生する。
放電開始電圧は、第1及び第2の面内接続導体14,16の互いに対向する部分の長さ(すなわち、放電幅)や、第1及び第2の面内接続導体14,16の間隔(すなわち、放電ギャップ)や、混合部20に含まれる材料の量や種類などを調整することにより、所望の値に設定することができる。
混合部20は、固体部30中の導電性が異なる2種類以上の固形成分と空隙32とが分散しているため、ショートを防止することができる上、電圧印加時には、混合部20の固体部30内の導電性を有する固形成分に沿って電子の移動が起こりやすい。混合部20の空隙32の大きさや量を調整することにより、ショートの防止やピーク電圧値等のESD特性の調整を安定して行うことが可能になる。
混合部20には、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするESD応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。
混合部20に含まれる材料の成分中に、セラミック多層基板12を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の混合部20の収縮挙動等をセラミック多層基板12に合わせることが容易になり、混合部20のセラミック多層基板12への密着性が向上し、焼成時における混合部20の剥離が発生しにくくなる。また、ESD繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
混合部20に含まれる金属材料は、第1及び第2の面内接続導体14,16と同じものであっても、異なるものであってもよい。同じものにすれば、混合部20の収縮挙動等を第1及び第2の面内接続導体14,16に合わせることが容易になり、使用する材料の種類を少なくすることができる。
次に、ESD保護装置100の製造方法を説明する。
(1)材料の準備
まず、第1及び第2の絶縁層101,102になるセラミックグリーンシートを準備する。セラミック多層基板12の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、800−1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第1及び第2の絶縁層101,102になる厚さ50μmのセラミックグリーンシートを得る。
また、第1及び第2の面内接続導体14,16を形成するための電極ペーストを準備する。平均粒径約1.5μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
また、混合部20を形成するための混合部形成用材料である混合ペーストを準備する。混合ペーストは、固形成分と空隙形成用材料とを含む。混合ペーストは、平均粒径約3μmのアルミナコートCu粒と、平均粒径約1μmの炭化ケイ素(SiC)と、空隙形成用材料であるアクリルビーズを所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。Cu粒及びSiCとアクリル樹脂ビーズは、体積比率で1:1とする。混合ペースト中の樹脂と溶剤の比率は、40wt%とする。アルミナコートCu粒とSiCは固形成分であり、焼成後も絶縁性を保つ。アクリルビーズは、焼成中に消失する空隙形成用材料である。
(2)スクリーン印刷による混合ペースト、電極ペーストの塗布
第2の絶縁層102になるセラミックグリーンシート上に、混合ペーストをスクリーン印刷にて塗布して、混合部20になる部分を形成する。混合部20になる部分は、第1の絶縁層101になるセラミックグリーンシートの上に形成してもよい。
次いで、第2の絶縁層102になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、第1及び第2の面内接続導体14,16になる部分を形成する。第1及び第2の面内接続導体14,16になる部分は、第1の絶縁層101になるセラミックグリーンシート上に形成してもよい。
第1及び第2の面内接続導体14,16になる部分を形成した後に、混合部20になる部分を形成してもよい。
(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
(4)カット、端面電極塗布
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
(5)焼成
次いで、通常のセラミック多層基板と同様に、N雰囲気中で焼成する。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂、溶剤及びアクリルビーズが消失する。これにより、AlコートCuと、SiCと、空隙32とが分散した混合部20が形成される。
なお、混合ペースト中の空隙形成用材料の割合を多くすると、図3の要部断面図に模式的に示すように、混合部20と絶縁層101,102との間に、空洞34,36を形成することができる。
(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ni−Snメッキを行う。
以上により、断面が図1のように構成されたESD保護装置100が完成する。
なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は2種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやBAS材等の抵抗材料と混合して使用してもよい。
金属材料は、特に上記の材料に限定されるものではない。Cu、Ag、Pd、Pt、Al、Ni、W、Moや、これらの合金、これらの組合せでもよい。
空隙形成用材料としてはアクリルビーズ以外に、PET、ポリプロピレン、エチレンセルロースなどからなるビーズや、これらの組合せでもよい。
実施例1では、ESD保護装置100が、ESD保護機能のみを有する単体の部品(ESD保護デバイス)である場合を例示したが、ESD保護装置は、ESD保護機能とそれ以外の機能と有する複合部品(モジュール)等であってもよい。ESD保護装置が複合部品(モジュール)等である場合には、少なくとも、混合部20と、混合部20に接続される第1及び第2の面内接続導体14,16とを備えていればよい。
<実施例1の変形例1> 実施例1の変形例1のESD保護装置について、図4〜図6を参照しながら説明する。
図4及び図5は、実施例1の変形例1のESD保護装置の要部拡大断面図である。実施例1の変形例1のESD保護装置は、実施例1のESD保護装置100と略同様に構成されている。以下では、実施例1と同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。
図4及び図5に示すように、実施例1の変形例1のESD保護装置は、実施例1の構成に加え、シール層40,42が形成されている。シール層40,42は、混合部20と、セラミック多層基板12の第1及び第2の絶縁層101,102との間に形成されている。シール層40,42は、セラミック多層基板12中のガラス成分が混合部20に浸透することを防止する。シール層40,42は、絶縁性を有する。
シール層40,42は、図6(a)及び(b)の断面図に示すように、第1及び第2の絶縁層101,102になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。
すなわち、図6(a)及び(b)に示すように、第1及び第2の絶縁層101,102になるセラミックグリーンシートの互いに対向する面101s,102sに、シール層形成用ペーストをスクリーン印刷することにより、シール層40,42を形成した後、シール層40,42を乾燥させる。
シール層40,42を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト(アルミナペースト)を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料を選定する。
次いで、図6(b)に示すように、第2の絶縁層102になるセラミックグリーンシートのシール層42の上に、混合ペーストを用いて、混合部20を形成する。さらに、第2の絶縁層102になるセラミックグリーンシートに、電極ペーストを用いて、第1及び第2の面内接続導体14,16になる部分を形成する。第1及び第2の面内接続導体14,16になる部分を形成した後、混合部20になる部分を形成してもよい。
シール層40は、第2の絶縁層102になるセラミックグリーンシートに形成しても構わない。すなわち、第2の絶縁層102になるセラミックグリーンシートに、シール層42と、混合部20になる部分と、第1及び第2の面内接続導体14,16になる部分とを形成した後、シール層40を形成しても構わない。これとは逆に、第1の絶縁層101になるセラミックグリーンシートに、シール層40と、第1及び第2の面内接続導体14,16になる部分と、混合部20になる部分とを形成した後、シール層42を形成しても構わない。
<実施例2> 実施例2のESD保護装置110について、図7を参照しながら説明する。
図7は、実施例2のESD保護装置110の要部断面図である。図7に示すように、実施例2のESD保護装置110は、セラミック材料からなる絶縁層111,112が積層されたセラミック多層基板12aの最も外側の絶縁層111のビアホール111p内に形成されている混合部21を備えている。混合部21は、実施例1の混合部20と同じく、導電性が異なる2種類以上の固形成分と空隙とが分散している。混合部21は、絶縁層111になるセラミックグリーンシートにビアホール111pを形成した後、ビアホール111p内に混合ペーストを充填することによって形成することができる。
混合部21の積層方向(図7において上下方向)の両端には、面内接続導体14,16の対向部14k,16kが接続され、混合部21を介して互いに対向している。一方の面内接続導体14は、セラミック多層基板12aの表面12sに露出している。
ESD保護装置110は、混合部21を介して対向する面内接続導体14,16の対向部14k,16k間の寸法を、セラミック多層基板12aの絶縁層111の厚さで調整することができるので、放電を補助するための材料が分散している混合部21の厚みを、精度良く形成できる。
また、ビアホール111p内に混合部21を作るため、放電エリアを直径50μm〜300μm程度に小さくでき、同一部品内にインダクタやキャパシタなど複合化した構造を作りやすい。
このセラミック多層基板12aの表面12sに露出する一方の面内接続導体14は、例えば、セラミック多層基板12aに電子部品を実装するための接続電極や、ESD保護装置110を他の回路基板に実装するための外部端子として用いることができる。
ESD保護装置110は、ESD保護素子として機能する混合部21までの配線を短くして、引き回しロスを低減することができる。
なお、図示はしないが、実施例2の構成に加え、混合部21の外周と絶縁層111との間にシール層を形成してもよい。この場合、ビアホール111pを形成した後、実施例1の変形例1で用いたシール層形成用ペーストを充填するとともに、充填する側と反対のビア開口孔からシール層形成用ペーストを吸引することで、ビアホール111pの外周部にのみシール層形成用ペーストを塗布し、乾燥させる。その後、ビアホール111pに混合ペーストを充填することで、シール層をビアホール111pの外周部に有する混合部21を形成することができる。シール層はセラミック基板中のガラス成分が混合部21に浸透することを防止する。シール層は絶縁性を有する。
<実施例3> 実施例3のESD保護装置600について、図8、図19及び図20を参照しながら説明する。
図8は、ESD保護装置600の要部断面図である。図8に示すように、ESD保護装置600は、セラミック材料からなる複数の絶縁層601〜603が積層されたセラミック多層基板512の内部に、導電性を有する面内接続導体514,516と、混合部520とを備える。面内接続導体514,516は、隣接する絶縁層601,602;602,603の間に延在する。混合部520は、絶縁層602の主面間を貫通する貫通孔であるビアホール602p内に形成される。面内接続導体514,516は、それぞれの対向部514k,516kが混合部520を介して互いに対向している。混合部520は、絶縁層601〜603の積層方向(図8において上下方向)の両側に、面内接続導体514,516の対向部514k,516kが接続されている。
混合部520は、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含み、これらの材料は混合部520内において分散している。
詳しくは、図20の模式図に組織を模式的に示すように、焼成前の混合部520は、絶縁性を有する無機材料520sにより被覆(コート)された金属材料520aと、半導体材料520xとを含む。例えば、金属材料20aは直径2〜3μmのCu粒子であり、無機材料520sは直径1μm以下のAl粒子であり、半導体材料520xは、炭化ケイ素、シリコンなどのいずれかである。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
図8に示したESD保護装置600は、面内接続導体514,516の間に所定値以上の電圧が印加されると、混合部520を介して対向する対向部514k,516k間において放電が発生する。
放電開始電圧は、面内接続導体514,516の対向部514k,516k間の寸法、すなわち混合部520の厚みや、混合部520に含まれる金属材料や半導体材料の量や種類などを調整することにより、所望の値に設定することができる。
混合部520の厚みの精度は、絶縁層602の厚みの精度に依存する。絶縁層602の厚さは、例えば12.5μm±1.5%程度の精度で作製することができる。混合部520を介して対向する放電電極514,516の対向部514k,516k間の寸法は、従来例のように放電電極が絶縁層の主面に沿う方向に対向するように間隔(放電ギャップ)を設ける場合に比べ、精度を1桁程度改善することができる。そのため、放電開始電圧の設定精度を高め、ESD特性(ピーク電圧値)を向上させることが可能である。
混合部520には、金属材料のみならず、半導体材料が含有されているので、金属材料の含有量が少なくても、所望とするESD応答性を得ることができる。そして、金属材料同士が接触することによるショート発生を抑制することができる。
混合部520に含まれる材料の成分中に、セラミック多層基板512を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の混合部520の収縮挙動等をセラミック多層基板12に合わせることが容易になり、混合部520のセラミック多層基板512への密着性が向上し、焼成時における混合部520の剥離が発生しにくくなる。また、ESD繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
混合部520に含まれる金属材料は、面内接続導体514,516と同じものであっても、異なるものであってもよい。同じものにすれば、混合部520の収縮挙動等を面内接続導体514,516に合わせることが容易になり、使用する材料の種類を少なくすることができる。
混合部520が金属材料とセラミック材料とを含むと、混合部520の焼成時の収縮挙動が、面内接続導体514,516とセラミック多層基板512との中間の状態になるようにすることができる。これによって、面内接続導体514,516の対向部514k,516kとセラミック多層基板512との焼成時の収縮挙動の差を混合部520で緩和することができる。その結果、面内接続導体514,516の対向部514k,516kの剥離等による不良や特性バラツキを小さくすることができる。また、面内接続導体514,516の対向部514k,516k間の間隔のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。
また、混合部520の熱膨張率が、面内接続導体514,516とセラミック多層基板512との中間の値になるようにすることができる。これによって、面内接続導体14,16の対向部514k,516kとセラミック多層基板512との熱膨張率の差を混合部20で緩和することができる。その結果、面内接続導体514,516の対向部514k,516kの剥離等による不良や特性の経年変化を小さくすることができる。
ESD保護装置600は、ESD保護機能のみを有する単体の部品(ESD保護デバイス)や、ESD保護機能とそれ以外の機能と有する複合部品(モジュール)等である。
例えば図19の断面図に示すように、ESD保護機能を有する単体の部品、すなわちESD保護デバイス600xである場合、面内接続導体514,516を、それぞれ、外部端子514x,516xに接続する。
ESD保護装置600が複合部品(モジュール)等である場合には、図8において鎖線で囲んだ部分を、複合部品(モジュール)等の構成の一部分として備える。
次に、ESD保護装置の製造方法を説明する。ここでは、ESD保護装置が部品(ESD保護デバイス)である場合を例に説明するが、ESD保護装置が複合部品(モジュール)等である場合も同様に製造することができる。
(1)材料の準備
セラミック多層基板512の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、800−1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを得る。
また、面内接続導体514,516を形成するための電極ペーストを作製する。平均粒径約1.5μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
混合部520を形成するための混合ペーストは、平均粒径約2μmのAlコートCu粉と、半導体材料として平均粒径1μmの炭化ケイ素(SiC)を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を20wt%とし、残りの80wt%をAlコートCu粉と炭化ケイ素とする。
(2)スクリーン印刷による混合ペースト、電極ペーストの塗布
絶縁層601,603になるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、対向部514k,516kを有する放電電極514,516を形成する。
また、絶縁層602になるセラミックグリーンシートに、レーザや金型を用いてビアホールを形成した後、混合部20を形成するため、スクリーン印刷により、ビアホールに混合ペーストを充填する。
(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
(4)カット、端面電極塗布
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。その後、端面に電極ペーストを塗布し、外部端子を形成する。
(5)焼成
次いで、通常のセラミック多層基板と同様に、N雰囲気中で焼成する。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。
(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部端子上に電解Ni−Snメッキを行う。
以上により、断面が図19のように構成されたESD保護デバイス600xが完成する。
ESD保護装置600は、混合部520を介して対向する面内接続導体514,516の対向部514k,516k間の寸法を、セラミック多層基板512の絶縁層602の厚さで調整することができるので、放電を補助するための材料が分散している混合部520の厚みを、精度良く形成できる。
また、ビアホール602p内に混合部520を作るため、放電エリアを直径50μm〜300μm程度に小さくでき、同一部品内にインダクタやキャパシタなど複合化した構造を作りやすい。
なお、半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が特に好ましい。これらの半導体材料は、適宜、単独又は2種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやBAS材等の抵抗材料と混合して使用してもよい。
金属材料は、特に上記の材料に限定されるものではない。Cu、Ag、Pd、Pt、Al、Ni、W、Moや、これらの合金、これらの組合せでもよい。
<実施例3の変形例1> 図9は、実施例3の変形例1のESD保護装置610の要部断面図である。
図9に示すように、混合部520は、セラミック材料からなる絶縁層111,112が積層されたセラミック多層基板12aの最も外側の絶縁層611のビアホール611p内に形成されている。混合部20を介して対向する面内接続導体14,16のうち、一方514はセラミック多層基板512aの表面512sに露出している。
このセラミック多層基板512aの表面512sに露出する一方の面内接続導体514は、例えば、セラミック多層基板512aに電子部品を実装するための接続電極や、ESD保護装置610を他の回路基板に実装するための外部端子として用いことができる。
ESD保護装置610は、ESD保護素子として機能する混合部520までの配線を短くして、引き回しロスを低減することができる。
<実施例4> 実施例4のESD保護装置620について、図10を参照しながら説明する。
図10は、実施例4のESD保護装置620の要部断面図である。図10に示すように、ESD保護装置620は、実施例3のESD保護装置600と略同様に構成されている。以下では、実施例3と同じ構成部分には同じ符号を用い、実施例3との相違点を中心に説明する。
実施例4のESD保護装置620は、実施例3と同様に、セラミック材料からなる複数の絶縁層621〜623が積層されたセラミック多層基板512bと、面内接続導体514,516と混合部520とを備えるが、実施例3とは異なり、さらに、層間接続導体517を備える。
層間接続導体517は、絶縁層622の主面間を貫通するように形成されている。すなわち、絶縁層622の主面間を貫通するビアホール622p内に形成されている。層間接続導体517は、導電性を有する。
混合部520は、一方の面内接続導体514の対向部514kと、層間接続導体517とに接続されている。層間接続導体517は、他方の面内接続導体516に接続されている。
面内接続導体514,516の間に所定値以上の電圧が印加されると、混合部520を介して対向する一方の面内接続導体514の対向部514kと層間接続導体517との間において放電が発生する。
ESD保護装置620は、面内接続導体514,516だけでなく、層間接続導体517を併用することで、セラミック多層基板512b内での設計自由度が増す。
<実施例4の変形例1> 図11は、実施例4の変形例1のESD保護装置630の要部断面図である。
図11に示すように、セラミック材料からなる複数の絶縁層631〜635が積層されたセラミック多層基板512cの内部において、混合部520は層間接続導体515,517に接続されている。層間接続導体515,517は、絶縁層632,634に形成された円筒状のビアホール632p,634p内に形成されている。層間接続導体515,517は、導電性を有する。層間接続導体515,517は、それぞれ、面内接続導体514,516に接続されている。
ESD保護装置630は、面内接続導体514,516だけでなく、上下の層間接続導体515,517を併用することにより、セラミック多層基板512c内での設計自由度が増す。
<実施例4の変形例2> 図12は、実施例4の変形例2のESD保護装置640の要部断面図である。
図12に示すように、ESD保護装置140は、実施例4の変形例1と同様に、セラミック材料からなる複数の絶縁層641〜645が積層されたセラミック多層基板12dの内部において、混合部520が層間接続導体515d,517dに接続されている。層間接続導体515d,517dは、それぞれ、面内接続導体514,516に接続されている。
層間接続導体515d,517dは、実施例4の変形例1とは異なり、円錐台形状である。すなわち、層間接続導体515d,517dは、絶縁層642,644に形成された円錐状のビアホール642p,644p内に形成されている。円錐状のビアホール642p,644pは、絶縁層642,644になるセラミックグリーンシートに、レーザや金型を用いて形成することができる。
層間接続導体515d,517dは、その積層方向両側の端面515s,515t;517s,517tの大きさが異なっている。層間接続導体515d,517dの小さい方の端面515s,517sは、それぞれ、面内接続導体514,516に接続される。層間接続導体515,517の大きい方の端面515t,517tは、混合部520に接続されている。これにより、放電幅を広くできるので、ESD特性が良くなる。
<実施例4の変形例3> 図21の断面図は、実施例4の変形例3のESD保護装置であるESD保護機能内蔵基板40の断面構造を模式的に示している。
図21に示すように、ESD保護機能内蔵基板540は、セラミック材料からなる絶縁層541〜546が積層されたセラミック多層基板550の上面50aに、ICチップ560や、ICチップ以外の実装部品562が実装されたモジュール部品である。セラミック多層基板550の内部には、面内接続導体552や層間接続導体558によって、インダクタ素子、キャパシタ素子、配線パターンが形成されている。セラミック多層基板550の上面550aと下面550bには、外部電極554,556が設けられている。セラミック多層基板550の内部には、実施例4と同様に、層間接続導体515,517と混合部520とが形成されている。
図21には、セラミック多層基板550の片面550aにのみ部品搭載している場合を例示しているが、セラミック多層基板550の両面550a,550bに部品を搭載しても構わないし、セラミック多層基板550に凹部を設け、その中に部品を搭載しても構わない。
ESD保護機能内蔵基板540は、セラミック多層基板550内に、層間接続導体515,517及び混合部520により形成されたESD保護部を有するモジュール部品であるため、同じ機能を別々の部品で構成した場合に比べて、コスト面や占有体積の面で有利となる。
ESD保護機能内蔵基板540は設計柔軟性が高いため、さまざまなESD保護のニーズに対応できる。特にESD保護部の体積が小さいため、モジュール内部の各所にESD保護部を配することが可能である。
<実施例5> 実施例5のESD保護装置650について、図13を参照しながら説明する。
図13は、実施例5のESD保護装置650の要部断面図である。図13に示すように、ESD保護装置650は、セラミック材料からなる複数の絶縁層651〜653が積層されたセラミック多層基板512eの内部に、層間接続導体515,519と面内接続導体516,518と混合部520とが形成されている。混合部520は、一方の層間接続導体515と一方の面内接続導体516の対向部516kとに接続されている。他方の層間接続導体519と他方の面内接続導体518とが接続されている。
層間接続導体515,519は、セラミック多層基板12eの最も外側の絶縁層651のビアホール651p,651q内に形成されている。層間接続導体515,519の一方の端面515p,519pには、ICチップ564のバンプ566が接続される。
ESD保護装置650は、ICチップ564のバンプ566の直下に設けた層間接続導体515の延長線上に、ESD保護素子として機能する混合部520を組み込んだ構造とすることにより、ICチップ64から混合部520までの距離を短くできるので、ESD応答性が向上し、効果的にESD保護を実現できる。
<実施例6> 実施例6のESD保護装置660について、図14を参照しながら説明する。
図14は、実施例6のESD保護装置660の要部断面図である。図14に示すように、ESD保護装置660は、セラミック材料からなる複数の絶縁層661〜664が積層されたセラミック多層基板512fの内部に、3つの面内接続導体514,16,518と、2つの混合部522,524とが形成されている。
混合部522,524は、中央の面内接続導体516の対向部516kの積層方向両側(図14において上下)に形成されている。すなわち、混合部522の積層方向両側に、面内接続導体514,516の対向部514k,516kが接続されている。混合部524の積層方向両側に、面内接続導体516,518の対向部516k,518kが接続されている。
例えば、中央の面内接続導体516を入力端子に電気的に接続し、他の2つの面内接続導体514,518をグランド端子に電気的に接続する。この場合、入力端子とグランド端子の間に、ESD保護素子として機能する混合部522,524が並列に電気的に接続されるため、ESD応答性が良くなりピーク電圧を小さくすることができる。
<実施例6の変形例1> 図15は、実施例6の変形例1のESD保護装置670の要部断面図である。
図15に示すように、実施例6の変形例1のESD保護装置670は、実施例6のESD保護装置660と同様に、セラミック材料からなる複数の絶縁層671〜676が積層されたセラミック多層基板512gの内部に、3つの面内接続導体514,516,518と、2つの混合部522,524とが形成されているが、実施例6の変形例1と異なり、層間接続導体515,517がさらに形成されている。層間接続導体515,517は、それぞれ、面内接続導体514,518に接続されている。混合部522,524は、中央の面内接続導体516の対向部516kと層間接続導体515,517とに、それぞれ接続される。
例えば、中央の面内接続導体516を入力端子に電気的に接続し、積層方向両外側の面内接続導体514,518をグランド端子に電気的に接続する。この場合、入力端子とグランド端子の間に、それぞれの混合部522,524によって形成されるESD保護素子は並列に電気的に接続されるため、ESD応答性が良くなりピーク電圧値を小さくすることができる。
<実施例7> 実施例7のESD保護装置680について、図16を参照しながら説明する。
図16は、実施例7のESD保護装置180の要部断面図である。図16に示すように、ESD保護装置680は、セラミック材料からなる複数の絶縁層681〜685が積層されたセラミック多層基板512hの内部に、2つの面内接続導体514,516と、1つの層間接続導体513と、2つの混合部522,524とが形成されている。混合部522,524は、それぞれ、層間接続導体513と面内接続導体514,516の対向部514k,516kとに接続されている。すなわち、混合部522,524は、面内接続導体514,516の間に、層間接続導体513を介して直列に接続されている。
ESD保護装置680は、混合部522,524により形成される2つの放電保護部が直列に形成されるため、静電気パルスが繰り返し印加された場合に、一方にショートが発生しても他方が機能する。そのため、混合部が一つだけの場合よりも、ESD保護機能の信頼性が向上する。
<実施例7の変形例1> 図17は、実施例7の変形例1のESD保護装置690の要部断面図である。
図17に示すように、ESD保護装置690は、実施例7のESD保護装置680と同様に、セラミック材料からなる複数の絶縁層691〜697が積層されたセラミック多層基板62iの内部に、面内接続導体514,516と、層間接続導体513と、混合部522,524とが形成されているが、実施例7のESD保護装置680とは異なり、さらに2つの層間接続導体515,517が形成されている。層間接続導体515,517は、それぞれ、面内接続導体514,516に接続されている。混合部522,524は、層間接続導体515,517と層間接続導体513とに、それぞれ、接続されている。
ESD保護装置690は、混合部522,524により形成される2つの放電保護部が直列に形成されるため、静電気パルスが繰り返し印加された場合に、一方にショートが発生しても他方が機能する。そのため、混合部が一つだけの場合よりも、ESD保護機能の信頼性が向上する。
<実施例8> 実施例8のESD保護装置700について、図18を参照しながら説明する。
図18は、ESD保護装置700の要部断面図である。図18に示すように、ESD保護装置700は、セラミック材料からなる複数の絶縁層701〜704が積層されたセラミック多層基板512jの内部に、面内接続導体514,516と、層間接続導体515,517と、混合部526とを備える。層間接続導体515,517は、面内接続導体514,516に接続されている。
混合部526は、隣接する絶縁層702,703の間に延在し、層間接続導体515,517に接続されている。層間接続導体515,517は、混合部526を介して、絶縁層701〜704の積層方向(図18において上下方向)に対向している。
図18のように、混合部526の外径(幅)を層間接続導体515,517の外径よりも大きくすると、混合部526と層間接続導体515,517との位置ずれを吸収することができるが、混合部526の外径(幅)と層間接続導体515,517の外径とが同じであっても、混合部526の外径(幅)が層間接続導体515,517の外径より小さくても構わない。
混合部526の厚さは、例えば5μm〜30μmであり、簡単な印刷形成法により自由に調整することができ、層間接続導体515,517の間の間隔(放電ギャップ)を小さくすることができる。放電ギャップを小さくすると、ESD特性(ピーク電圧値など)が向上する。
<実施例8の変形例1> 図22は、実施例8の変形例1のESD保護装置700aの要部断面図である。
図22に示すように、実施例8の変形例1のESD保護装置700aは、実施例8の構成に加え、混合部526と絶縁層702,703との間にシール層530を形成している。シール層530は、セラミック多層基板中のガラス成分が混合部526に浸透することを防止する。シール層530は、絶縁性を有する。
このような構成は、図23(a)〜(d)の断面図に示すように、絶縁層701〜704になるセラミックグリーンシートを形成し、積層、圧着、焼成することによって作製することができる。
すなわち、図23(a)及び(d)に示すように、絶縁層701,704になるセラミックグリーンシートの一方の主面701t,704sに、電極ペーストを用いて、面内接続導体514,516になる部分を形成する。
また、図23(b)及び(c)に示すように、絶縁層702,703になるセラミックグリーンシートにビアホール702p,703pを形成し、ビアホール702p,703pに電極ペーストを充填して、層間接続導体515,517になる部分を形成する。
そして、シール層形成用ペーストを印刷することにより、絶縁層702,703の対向面702t,703tに、開口533,535を有するシール層532,534を形成する。このとき、シール層532,534の開口533,535から、層間接続導体515,517になる部分を露出させるように、シール層532,534を形成する。
そして、一方のシール層534の上に、混合ペーストを用いて、混合部526になる部分を形成する。
なお、混合部526になる部分は、他方のシール層532の上に形成しても、両方のシール層532,534の上に形成してもよい。
また、シール層532は、絶縁層703になるセラミックグリーンシート側に形成しても構わない。すなわち、絶縁層703になるセラミックグリーンシート上に、シール層534と混合部526になる部分とを形成した後、さらにその上に、シール層532を形成しても構わない。これとは逆に、絶縁層702になるセラミックグリーンシート上に、シール層532と混合部526になる部分とを形成した後、さらにその上に、シール層534を形成しても構わない。
シール層を形成するためのシール層形成用ペーストは、電極ペーストと同様の手法で作製する。例えば、平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト(アルミナペースト)を得る。シール層には、基板材料よりも焼結温度が高い材料、例えば、アルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。
次いで、絶縁層701〜704になるセラミックグリーンシートを積層、圧着した後、焼成する。
なお、絶縁層のビアホール内に形成される混合部と絶縁層との間に、すなわちビアホールの内周面に、シール層を形成してもよい。この場合、例えば、セラミックグリーンシートのビアホールの一方の開口から、ビアホール内にシール層形成用ペーストを充填し、ビアホールの他方の開口からシール層形成用ペーストを吸引することにより、ビアホールの内周面にシール層形成用ペーストを付着させた後、乾燥させる。次いで、混合部形成用ペーストをビアホールに充填し、他のセラミック層と圧着した後、焼成することで、混合部と絶縁層との間にシール層を形成する。
<まとめ> 以上のように、導電性が異なる2種類以上の固形成分と空隙とが分散している混合部を形成することにより、ESD特性の調整や安定化が容易になる。混合部の積層方向両側に、面内接続導体や層間接続導体を接続することにより、ESD特性の調整や安定化が容易になる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、混合部や、混合部に接続される接続導体は、基板表面に形成してもよい。この場合、接続導体の一部が部品の実装ランドと接続され、混合部や接続導体が被覆層を介して樹脂または金属ケースで覆われるようにする。これにより、混合部を基板の内層に形成するより簡単に加工でき、部品実装面に形成することで、実装部品により近い場所でESD対策を講ずることができ、より確実に部品をESDから保護することが可能となる。
基板表面に混合部を形成する場合、基板表面に接続導体を印刷した後、固形成分と空隙形成用材料とを含有している混合ペーストを、混合部を形成する箇所に印刷し、さらに、アルミナにガラスを混ぜたペーストを、接続導体の一部と混合部を形成する箇所を覆うように塗布し、焼成することで、被覆層を形成する。アルミナにガラスを混ぜたペーストを塗布せず、混合部の一部と接続導体とを覆うように、樹脂の被覆層を設けてもよい。
12,12a〜12d セラミック多層基板(絶縁性基板)
14 面内接続導体
15,15a,15x 層間接続導体
16 面内接続導体
17 層間接続導体
18 面内接続導体
20,21,22,24,26,28 混合部
30 固体部
32 空隙
34,36 空洞
40,42 シール層
100 ESD保護装置
101,102 絶縁層
110 ESD保護装置
111,112 絶縁層
170 ESD保護装置
171〜176 絶縁層
200 ESD保護装置
201〜204 絶縁層
300 ESD保護装置
512,512a〜512j セラミック多層基板
513 層間接続導体(接続導体)
514 面内接続導体(接続導体)
515,515d 層間接続導体(接続導体)
516 面内接続導体(接続導体)
517,517d 層間接続導体(接続導体)
518 面内接続導体(接続導体)
519 層間接続導体(接続導体)
520,522,524,526 混合部
520a 金属材料
520s 無機材料
520x 半導体材料
530,532,534 シール層
540 保護機能内蔵基板(ESD保護装置)
550 セラミック多層基板
552 面内接続導体
558 層間接続導体
560 ICチップ(電子部品)
562 実装部品(電子部品)
600 ESD保護装置
600x ESD保護デバイス(ESD保護装置)
601〜603 絶縁層
602p ビアホール(貫通孔)
610 ESD保護装置
611,612 絶縁層
611p ビアホール(貫通孔)
620 ESD保護装置
621〜623 絶縁層
622p ビアホール(貫通孔)
630 ESD保護装置

Claims (9)

  1. 絶縁層になる複数枚のシートを用意し、前記シートの少なくとも1枚に、第1及び第2の接続導体になる部分と、前記第1及び第2の接続導体の間に配置されて前記第1及び第2の接続導体に接続された混合部になる部分とを形成し、前記シートを互いに積層して積層体を形成する第1の工程と、
    前記積層体を加熱することにより、前記絶縁層が積層された絶縁性基板に、前記第1及び第2の接続導体と前記混合部とを形成する第2の工程と、
    を備え、
    前記第1の工程において、
    第1及び第2の接続導体になる部分は、導電性を有する材料を用いて形成し、
    前記混合部になる部分は、前記第2の工程における加熱時の温度上昇により消失する空隙形成用材料と、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む固形成分とが混合された混合部形成用材料を用いて形成し、
    前記第2の工程において、前記混合部になる部分の前記混合部形成用材料中の前記空隙形成用材料が加熱時の温度上昇により消失して形成された空隙と前記混合部形成用材料中の前記固形成分とが分散した前記混合部が形成されることを特徴とする、ESD保護装置の製造方法。
  2. 前記シートはセラミックグリーンシートであり、
    前記絶縁性基板はセラミック多層基板であることを特徴とする、請求項1に記載のESD保護装置の製造方法。
  3. 前記空隙形成用材料は、消失性樹脂であることを特徴とする、請求項1又は2に記載のESD保護装置の製造方法。
  4. 前記消失性樹脂は、アクリルビーズであることを特徴とする、請求項3に記載のESD保護装置の製造方法。
  5. 前記混合部形成用材料中の前記固形成分は、絶縁性を有する無機材料に被覆された金属材料と、半導体材料とを含むことを特徴とする請求項1又は2に記載のESD保護装置の製造方法。
  6. 前記半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項5に記載のESD保護装置の製造方法。
  7. 前記第1の工程において、少なくとも1つの前記シートに、当該シートの前記主面間を貫通する貫通孔を形成し、該貫通孔内に前記混合部形成用材料を充填することにより、前記混合部になる部分を形成することを特徴とする、請求項1又は2に記載のESD保護装置の製造方法。
  8. 前記第1の工程において、前記シートの少なくとも一つの主面に前記混合部形成用材料を塗布することにより、前記混合部になる部分を形成することを特徴とする、請求項1又は2に記載のESD保護装置の製造方法。
  9. 前記第1の工程において、前記シートと前記混合部になる部分との間に延在するシール層を形成し、
    前記第2の工程において、前記シール層は、前記シート中の固形成分が前記混合部になる部分に移動することを阻止することを特徴とする、請求項1又は2に記載のESD保護装置の製造方法。
JP2011552752A 2010-02-04 2011-01-28 Esd保護装置の製造方法 Active JP5557060B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011552752A JP5557060B2 (ja) 2010-02-04 2011-01-28 Esd保護装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010022735 2010-02-04
JP2010022735 2010-02-04
JP2010030741 2010-02-15
JP2010030741 2010-02-15
JP2011552752A JP5557060B2 (ja) 2010-02-04 2011-01-28 Esd保護装置の製造方法
PCT/JP2011/051768 WO2011096335A1 (ja) 2010-02-04 2011-01-28 Esd保護装置の製造方法及びesd保護装置

Publications (2)

Publication Number Publication Date
JPWO2011096335A1 JPWO2011096335A1 (ja) 2013-06-10
JP5557060B2 true JP5557060B2 (ja) 2014-07-23

Family

ID=44355334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011552752A Active JP5557060B2 (ja) 2010-02-04 2011-01-28 Esd保護装置の製造方法

Country Status (5)

Country Link
US (1) US8847726B2 (ja)
JP (1) JP5557060B2 (ja)
KR (1) KR101439398B1 (ja)
CN (1) CN102754291B (ja)
WO (1) WO2011096335A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101911A (ja) 2011-10-14 2013-05-23 Tdk Corp 静電気対策素子
JP2013145738A (ja) * 2011-12-12 2013-07-25 Tdk Corp 静電気対策素子
CN104160567B (zh) * 2012-02-29 2016-01-20 株式会社村田制作所 Esd保护器件及其制造方法
KR101771726B1 (ko) * 2012-06-18 2017-08-25 삼성전기주식회사 정전기 방지 소자 및 이를 포함하는 복합 전자 부품
KR101771733B1 (ko) * 2012-08-29 2017-08-25 삼성전기주식회사 Esd 보호패턴이 내장된 공통 모드 필터
TW201412237A (zh) * 2012-09-14 2014-03-16 Uwant Technology Co Ltd 過電壓保護元件
JP6048055B2 (ja) * 2012-10-12 2016-12-21 株式会社村田製作所 Esd保護デバイスとその製造方法
US9780559B2 (en) * 2013-03-15 2017-10-03 Tdk Corporation ESD protection device
JP6119371B2 (ja) * 2013-03-28 2017-04-26 株式会社村田製作所 Esd保護装置及びその製造方法
JP6048577B2 (ja) * 2013-04-11 2016-12-21 株式会社村田製作所 Esd保護装置及びその製造方法
WO2014168141A1 (ja) * 2013-04-11 2014-10-16 株式会社村田製作所 Esd保護装置
KR20140128025A (ko) * 2013-04-26 2014-11-05 삼성전기주식회사 정전기 방전 보호재 및 이를 이용한 정전기 방전 보호 부품
WO2014203638A1 (ja) * 2013-06-21 2014-12-24 株式会社村田製作所 Esd保護装置
CN107257087B (zh) * 2013-06-24 2020-01-03 株式会社村田制作所 Esd保护装置
JP6102579B2 (ja) * 2013-07-03 2017-03-29 株式会社村田製作所 Esd保護装置
CN103345994A (zh) * 2013-07-09 2013-10-09 南京萨特科技发展有限公司 一种静电抑制元件及其制作方法
KR20150135909A (ko) 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR101608226B1 (ko) 2014-11-20 2016-04-14 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR102048103B1 (ko) * 2014-12-23 2019-11-22 삼성전기주식회사 정전기 방전 보호 소자 및 그 제조 방법
US10181718B2 (en) * 2015-01-22 2019-01-15 Littelfuse, Inc. Surface-mountable electrical circuit protection device
KR101808794B1 (ko) * 2015-05-07 2018-01-18 주식회사 모다이노칩 적층체 소자
WO2016203976A1 (ja) * 2015-06-15 2016-12-22 株式会社村田製作所 Esd保護装置
CN207719587U (zh) 2015-06-22 2018-08-10 株式会社村田制作所 Esd保护装置
JP6274361B2 (ja) * 2015-07-01 2018-02-07 株式会社村田製作所 Esd保護デバイスおよびその製造方法
CN207834826U (zh) 2015-07-22 2018-09-07 株式会社村田制作所 Esd保护装置
KR101792393B1 (ko) * 2016-02-11 2017-11-01 삼성전기주식회사 복합 전자 부품
KR101825695B1 (ko) * 2016-05-16 2018-02-05 주식회사 모다이노칩 회로 보호 소자
CN107438355A (zh) * 2016-05-25 2017-12-05 佳邦科技股份有限公司 积层式电子冲击保护电磁干扰滤波组件及其制造方法
US10170304B1 (en) 2017-10-25 2019-01-01 Globalfoundries Inc. Self-aligned nanotube structures
CN108366480A (zh) * 2018-01-05 2018-08-03 东莞久尹电子有限公司 静电保护元件及其制造方法
CN108925024A (zh) * 2018-06-15 2018-11-30 上海思致汽车工程技术有限公司 一种基于陶瓷基印刷电路板的静电防护器件
KR20210116784A (ko) 2020-03-16 2021-09-28 삼성디스플레이 주식회사 표시장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194878A (ja) * 1989-12-25 1991-08-26 Okaya Electric Ind Co Ltd 放電型サージ吸収素子
JPH0668949A (ja) * 1992-08-13 1994-03-11 Sun Tec:Kk 避雷器
JPH09266053A (ja) * 1996-03-28 1997-10-07 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JPH11354248A (ja) * 1998-06-05 1999-12-24 Tokin Corp 表面実装型サージ吸収素子
JP2001185322A (ja) * 1999-12-28 2001-07-06 Tokin Corp 表面実装型サージ吸収素子およびその製造方法
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
JP2006294357A (ja) * 2005-04-08 2006-10-26 Murata Mfg Co Ltd 放電素子およびその製造方法
JP2009009944A (ja) * 2007-06-27 2009-01-15 Inpaq Technology Co Ltd エアギャップ付き過電圧保護装置
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
JP2009238563A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 過電圧保護部品、これを用いた電気回路および過電圧保護方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5469342U (ja) 1977-10-26 1979-05-17
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2001076840A (ja) 1999-09-07 2001-03-23 Tokin Corp 積層チップ型サージ吸収素子
JP2001267037A (ja) 2000-03-21 2001-09-28 Tokin Corp サージ吸収素子及びその製造方法
JP2003059616A (ja) * 2001-08-21 2003-02-28 Sakurai New Research:Kk サージ吸収素子
JP2003297524A (ja) 2002-03-29 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2005276513A (ja) 2004-03-23 2005-10-06 Murata Mfg Co Ltd サージアブソーバの製造方法
KR101027092B1 (ko) 2007-05-28 2011-04-05 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스
JP5088029B2 (ja) * 2007-07-19 2012-12-05 Tdk株式会社 バリスタ
JP2009098944A (ja) 2007-10-17 2009-05-07 Chugoku Electric Power Co Inc:The 入出門idカード管理システムおよび入出門id管理方法
WO2009069270A1 (ja) * 2007-11-27 2009-06-04 Panasonic Corporation 静電気対策部品およびその製造方法
JP2009295760A (ja) 2008-06-04 2009-12-17 Taiyo Yuden Co Ltd 静電気対策材料及び静電気対策部品
JP5093361B2 (ja) * 2008-11-26 2012-12-12 株式会社村田製作所 Esd保護デバイス及びその製造方法
CN102224648B (zh) * 2008-11-26 2013-09-18 株式会社村田制作所 Esd保护器件及其制造方法
CN102473836A (zh) * 2009-08-27 2012-05-23 京瓷株式会社 层叠型压电元件、使用该层叠型压电元件的喷射装置以及燃料喷射系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194878A (ja) * 1989-12-25 1991-08-26 Okaya Electric Ind Co Ltd 放電型サージ吸収素子
JPH0668949A (ja) * 1992-08-13 1994-03-11 Sun Tec:Kk 避雷器
JPH09266053A (ja) * 1996-03-28 1997-10-07 Mitsubishi Materials Corp チップ型サージアブソーバ及びその製造方法
JPH11354248A (ja) * 1998-06-05 1999-12-24 Tokin Corp 表面実装型サージ吸収素子
JP2001185322A (ja) * 1999-12-28 2001-07-06 Tokin Corp 表面実装型サージ吸収素子およびその製造方法
JP2002093546A (ja) * 2000-07-10 2002-03-29 Samsung Electro Mech Co Ltd 表面実装型静電気放電装置及びその製造方法
JP2006294357A (ja) * 2005-04-08 2006-10-26 Murata Mfg Co Ltd 放電素子およびその製造方法
JP2009009944A (ja) * 2007-06-27 2009-01-15 Inpaq Technology Co Ltd エアギャップ付き過電圧保護装置
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
JP2009238563A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 過電圧保護部品、これを用いた電気回路および過電圧保護方法

Also Published As

Publication number Publication date
JPWO2011096335A1 (ja) 2013-06-10
KR20120120279A (ko) 2012-11-01
CN102754291B (zh) 2016-09-21
CN102754291A (zh) 2012-10-24
US20130201585A1 (en) 2013-08-08
KR101439398B1 (ko) 2014-09-11
US8847726B2 (en) 2014-09-30
WO2011096335A1 (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5557060B2 (ja) Esd保護装置の製造方法
US8503147B2 (en) ESD protection device
US8238069B2 (en) ESD protection device
JP5590122B2 (ja) Esd保護デバイス
JP5310863B2 (ja) Esd保護デバイスおよびその製造方法
KR101254212B1 (ko) Esd 보호 디바이스
JP5741708B2 (ja) Esd保護デバイス
US8711537B2 (en) ESD protection device and method for producing the same
CN101542856A (zh) 静电放电保护装置
JP4432489B2 (ja) 静電気対策部品の製造方法
JP5614315B2 (ja) Esd保護装置
US8618904B2 (en) ESD protection device
WO2016203976A1 (ja) Esd保護装置
WO2012153655A1 (ja) Esd保護デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140408

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140521

R150 Certificate of patent or registration of utility model

Ref document number: 5557060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150