KR101825695B1 - 회로 보호 소자 - Google Patents

회로 보호 소자 Download PDF

Info

Publication number
KR101825695B1
KR101825695B1 KR1020160059725A KR20160059725A KR101825695B1 KR 101825695 B1 KR101825695 B1 KR 101825695B1 KR 1020160059725 A KR1020160059725 A KR 1020160059725A KR 20160059725 A KR20160059725 A KR 20160059725A KR 101825695 B1 KR101825695 B1 KR 101825695B1
Authority
KR
South Korea
Prior art keywords
circuit protection
sheet
esd protection
electrode
electrodes
Prior art date
Application number
KR1020160059725A
Other languages
English (en)
Other versions
KR20170128961A (ko
Inventor
김경태
이명호
서태근
하헌국
한재호
Original Assignee
주식회사 모다이노칩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 모다이노칩 filed Critical 주식회사 모다이노칩
Priority to KR1020160059725A priority Critical patent/KR101825695B1/ko
Priority to TW106115975A priority patent/TWI684324B/zh
Priority to EP17799608.9A priority patent/EP3460812B1/en
Priority to PCT/KR2017/005022 priority patent/WO2017200250A1/ko
Priority to US16/092,999 priority patent/US11081271B2/en
Publication of KR20170128961A publication Critical patent/KR20170128961A/ko
Application granted granted Critical
Publication of KR101825695B1 publication Critical patent/KR101825695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F2017/0093—Common mode choke coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters

Abstract

본 발명은 복수의 자성체 시트가 적층되어 형성된 제 1 자성층과, 복수의 자성체 시트가 적층되어 형성된 제 2 자성층과, 복수의 비자성체 시트가 적층되어 형성되며 제 1 및 제 2 자성층 사이에 마련된 비자성층을 포함하고, 상기 비자성층 내에 복수의 코일 패턴을 포함하는 노이즈 필터부가 형성된 회로 보호 소자를 제시한다.

Description

회로 보호 소자{Circuit protection device}
본 발명은 회로 보호 소자에 관한 것으로, 특히 두께를 줄일 수 있고 신뢰성을 향상시킬 수 있는 회로 보호 소자에 관한 것이다.
최근들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 되고, 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다. 예를 들어, 750㎒의 노이즈는 스마트폰의 통화 품질을 저하시키고, 1.5㎓의 노이즈는 GPS의 품질을 저하시킨다.
이렇게 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다. 여기서, 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다.
또한, 외부로부터 전자기기로 인가되는 ESD 등의 고전압으로부터 전자기기를 방호하기 위해 ESD 보호 소자가 필요하다. 그런데, 공통 모드 노이즈 필터와 ESD 보호 소자를 따로 장착할 경우 이들이 차지하는 면적이 증가하게 된다. 따라서, 공통 모드 노이즈 필터와 ESD 보호 소자를 하나의 칩 내에 적층하여 회로 보호 소자를 구현한다. 이때, 공통 모드 노이즈 필터와 ESD 보호 소자는 비자성 세라믹 시트 상에 구현될 수 있다. 또한, 공통 모드 노이즈 필터와 ESD 보호 소자 사이에 자성 세라믹 시트를 이용한 분리층이 마련되고, 공통 모드 노이즈 필터 및 ESD 보호 소자의 상부 및 하부에 자성체 시트를 이용한 상부 및 하부 커버층이 마련된다. 따라서, 자성체 상부 커버층, 비자성체 공통 모드 노이즈 필터, 자성체 분리층, 비자성체 ESD 보호 소자, 자성체 하부 커버층의 적층 구조로 회로 보호 소자가 형성된다. 이때, 각각의 층들은 소정 두께의 비자성체 시트 또는 자성체 시트가 적층되어 이루어질 수 있다. 또한, 상부 및 하부 자성체 커버층 각각의 표면에 유리질 시트로 이루어진 표면층이 더 형성된다.
이렇게 5개 이상의 서로 다른 자성 특성을 갖는 층들이 교대로 적층됨으로써 회로 보호 소자의 두께가 증가하게 된다. 따라서, 전자기기의 사이즈 축소 또는 실장 영역 축소에 따라 회로 보호 소자의 두께를 줄이는데 한계가 있다.
한국등록특허 제10-0876206호
본 발명은 두께를 줄일 수 있는 회로 보호 소자를 제공한다.
본 발명은 제 1 및 제 2 자성층 사이에 비자성층이 마련된 회로 보호 소자를 제공한다.
본 발명은 비자성층에 노이즈 필터부가 마련되고 자성층에 ESD 보호부가 마련된 회로 보호 소자를 제공한다.
본 발명의 일 양태에 따른 회로 보호 소자는 복수의 자성체 시트가 적층되어 형성되며 일 표면의 적어도 일부가 노출된 제 1 자성층; 복수의 자성체 시트가 적층되어 형성되며 일 표면의 적어도 일부가 노출된 제 2 자성층; 복수의 비자성체 시트가 적층되어 형성되며, 상기 제 1 및 제 2 자성층 사이에 마련된 비자성층을 포함하고, 상기 비자성층 내에 복수의 코일 패턴을 포함하는 노이즈 필터부가 형성된다.
상기 제 1 및 제 2 자성층, 상기 비자성층은 적어도 어느 하나가 다른 두께로 형성된다.
상기 복수의 자성체 시트와 상기 복수의 비자성체 시트 중 적어도 어느 하나의 두께가 다르게 마련된다.
상기 노이즈 필터부는 상기 복수의 비자성체 시트 중 선택된 비자성체 시트에 형성된 복수의 코일 패턴, 복수의 인출 전극 및 복수의 연결 전극을 포함한다.
서로 다른 시트 상에 형성된 적어도 둘 이상의 상기 코일 패턴이 상기 연결 전극에 의해 연결되어 하나의 인덕터를 이루고, 상기 인덕터가 복수 마련된다.
상기 제 1 및 제 2 자성층 중 적어도 어느 하나에 형성되며, 서로 이격된 제 1 및 제 2 내부 전극과, 상기 제 1 및 제 2 내부 전극 사이에 마련된 ESD 보호 부재를 포함하는 ESD 보호부를 포함한다.
상기 제 1 및 제 2 내부 전극은 수직 방향으로 이격되고, 상기 제 1 및 제 2 내부 전극 사이에 상기 ESD 보호 부재가 형성된다.
상기 제 1 및 제 2 내부 전극은 수평 방향으로 이격되고, 상기 제 1 및 제 2 내부 전극 사이에 상기 ESD 보호 부재가 형성된다.
상기 ESD 보호 부재는 다공성의 절연 물질, 도전 물질 및 공극의 적어도 어느 하나로 형성된다.
상기 ESD 보호 부재는 적어도 일 영역의 두께 및 폭의 적어도 어느 하나가 다른 영역과 다르게 형성된다.
상기 제 1 및 제 2 내부 전극은 적어도 일 영역의 두께가 다른 영역과 다르게 형성된다.
상기 제 1 및 제 2 내부 전극과 상기 ESD 보호 부재 사이에 형성된 방전 유도층을 더 포함한다.
상기 코일 패턴 및 이와 인접한 상기 내부 전극 사이의 간격은 인접한 두개의 상기 코일 패턴 사이의 간격보다 크거나 같다.
상기 ESD 보호 부재의 두께는 인접한 두개의 상기 코일 패턴 사이의 간격보다 크거나 같다.
상기 제 1 내부 전극은 상기 노이즈 필터부의 상기 인출 전극과 적어도 일부 중첩되도록 형성되고, 상기 제 2 내부 전극은 상기 제 1 내부 전극의 형성 방향과 직교하는 방향으로 형성된다.
적어도 두 코일 패턴 사이에 마련되며 적어도 하나의 캐패시터 전극이 형성된 적어도 하나의 비자성체 시트를 더 포함한다.
상기 노이즈 필터부의 인출 전극 및 상기 ESD 보호부의 상기 제 1 내부 전극과 연결된 복수의 제 1 외부 전극과, 상기 ESD 보호부의 상기 제 2 내부 전극과 연결된 복수의 제 2 외부 전극을 더 포함한다.
상기 적층체의 표면에 형성되며, 상기 적층체 표면의 적어도 일부가 노출되도록 형성된 절연 부재를 더 포함한다.
상기 적층체 표면의 적어도 일부에 형성된 오목부를 더 포함한다.
상기 절연 부재는 결정 상태 또는 비결정 상태의 산화물로 형성된다.
상기 산화물은 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나를 포함한다.
본 발명의 다른 양태에 따른 회로 보호 소자는 복수의 절연 시트가 적층된 적층체; 상기 적층체 내에 마련된 노이즈 필터부; 및 상기 적층체의 적어도 일 표면에 상기 적층체 표면의 적어도 일부가 노출되도록 형성된 산화물을 포함한다.
상기 산화물은 결정 상태 또는 비결정 상태의 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나를 포함한다.
상기 적층체는 제 1 및 제 2 자성층과, 이들 사이에 마련된 비자성층을 포함하고, 상기 비자성층 내에 복수의 코일 패턴을 포함하는 노이즈 필터부가 형성된다.
상기 제 1 및 제 2 자성층 중 적어도 어느 하나에 형성된 ESD 보호부를 포함하며, 상기 ESD 보호부는 수평 방향 또는 수직 방향으로 서로 이격된 제 1 및 제 2 내부 전극과, 상기 제 1 및 제 2 내부 전극 사이에 마련된 ESD 보호 부재를 포함한다.
상기 ESD 보호 부재는 다공성의 절연 물질, 도전 물질 및 공극의 적어도 어느 하나로 형성된다.
본 발명의 실시 예들에 따른 회로 보호 소자는 복수의 자성체 시트가 적층되어 형성된 제 1 및 제 2 자성체층 사이에 복수의 비자성체 시트가 적층되어 형성된 비자성체층이 마련되고, 비자성체층 내에 복수의 코일 패턴을 포함하는 노이즈 필터부가 형성된다. 또한, 제 1 및 제 2 자성체층의 적어도 하나 내에 ESD 전압을 방호하기 위한 ESD 보호부가 형성된다.
따라서, 본 발명은 자성체층 내에 ESD 보호부가 형성되고, 표면의 유리질층이 형성되지 않음으로써 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 면적 및 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다.
또한, 표면에 유리질층이 형성되지 않고 자성체층 내에 ESD 보호부를 형성함으로써 신뢰성을 향상시킬 수 있다. 즉, 표면에 유리질층을 형성하는 경우 유리질층이 수분을 흡수하게 되어 소자의 신뢰성이 저하될 수 있지만, 표면에 유리질층을 형성하지 않고 ESD 보호부를 자성체층 내에 형성함으로써 수분 특성을 향상시킬 수 있고, 그에 따라 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 결합 사시도.
도 2 내지 도 5는 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 단면도.
도 6은 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 7은 본 발명의 제 2 실시 예에 따른 회로 보호 소자의 분해 사시도.
도 8 및 도 9는 본 발명의 제 2 실시 예에 따른 회로 보호 소자에 적용되는 캐패시터 전극의 다양한 형상들.
도 10은 본 발명의 제 2 실시 예에 따른 회로 보호 소자의 등가 회로도.
도 11 및 도 12는 본 발명의 제 3 실시 예에 따른 회로 보호 소자의 일부 평면도 및 단면도.
도 13 및 도 14는 본 발명의 제 4 실시 예에 따른 회로 보호 소자의 결합 사시도 및 분해 사시도.
도 15는 본 발명의 제 5 실시 예에 따른 회로 보호 소자 표면의 개략 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다.
도 1은 본 발명의 제 1 실시 예에 따른 회로 보호 소자의 결합 사시도이고, 도 2 내지 도 5는 각각 도 1의 A-A', B-B', C-C' 및 D-D'를 절취한 상태의 단면도이며, 도 6은 분해 사시도이다.
본 발명의 제 1 실시 예에 따른 회로 보호 소자는 각각 복수의 자성체 시트가 적층되어 형성된 제 1 및 제 2 자성층과, 제 1 및 제 2 자성층 사이에 마련되며 복수의 비자성체 시트가 적층되어 형성된 비자성층을 포함할 수 있다. 또한, 비자성층 내에는 노이즈를 제거하는 노이즈 필터부가 마련될 수 있고, 제 1 및 제 2 자성층의 적어도 어느 하나 내에는 ESD 전압을 방호하는 ESD 보호부가 마련될 수 있다. 예를 들어, 도 1 내지 도 6에 도시된 바와 같이, 복수의 시트가 적층되어 커버층(1000), 노이즈 필터부(2000) 및 ESD 보호부(3000)를 포함할 수 있다. 여기서, 노이즈 필터부(2000)는 공통 모드 노이즈 필터를 포함할 수 있고, 커버층(1000)은 노이즈 필터부(2000)의 상부 또는 하부에 마련될 수 있다. 즉, 커버층(1000)이 노이즈 필터부(2000)의 상부에 마련되고 ESD 보호부(3000)가 노이즈 필터부(2000)의 하부에 마련될 수도 있고, ESD 보호부(3000)가 노이즈 필터부(2000)의 상부에 마련되고 커버층(1000)이 노이즈 필터부(2000)의 하부에 마련될 수도 있다. 여기서, 커버층(1000)의 상부 표면 및 ESD 보호부(3000)의 하부 표면은 적어도 일부가 노출될 수 있다. 즉, 커버층(1000) 및 ESD 보호부(3000)의 표면은 입자 상태 또는 용융 상태의 산화물이 분산되고, 그에 따라 표면의 적어도 일부는 산화물이 형성되고 적어도 일부는 산화물 분산되지 않고 노출된다. 이때, 산화물 커버층(1000), 노이즈 필터부(2000) 및 ESD 보호부(3000)가 적층된 적층체(10)의 측면에도 분산될 수 있다. 결국, 본 발명은 입자 상태 또는 용융 상태의 산화물이 적층체(10)의 상부 및 하부 표면, 그리고 측면에 분산될 수 있다. 따라서, 본 발명은 표면에 유리질층을 형성하지 않고 적어도 일부에 입자 상태 또는 용융 상태의 산화물 분산되어 적어도 일부가 노출된다. 또한, 커버층(1000), 노이즈 필터부(2000) 및 ESD 보호부(3000)가 적층된 적층체(10)의 서로 대향되는 제 1 및 제 2 측면에 형성된 제 1 외부 전극(4110, 4120, 4130, 4140; 4100)과, 제 1 외부 전극(4100)이 형성되지 않은 서로 대향되는 제 3 및 제 4 측면에 형성된 제 2 외부 전극(4210, 4220; 4200)을 더 포함할 수 있다. 이때, 표면에 유리질층이 형성되지 않고 적어도 일부에 산화물이 형성됨으로써 제 1 및 제 2 외부 전극(4100, 4200)의 형성을 용이하게 할 수 있다. 여기서, 제 1 외부 전극(4100)은 노이즈 필터부(2000) 및 ESD 보호부(3000)와 연결되고, 제 2 외부 전극(4200)은 ESD 보호부(3000)와 연결될 수 있다. 또한, 커버층(1000) 및 ESD 보호부(3000)의 복수의 시트는 자성체 시트로 이루어질 수 있고, 노이즈 필터부(2000)의 복수의 시트는 비자성체 시트로 이루어질 수 있다. 즉, 커버층(1000)은 복수의 자성체 시트로 이루어질 수 있고, ESD 보호부(3000)는 복수의 자성체 시트 상에 형성될 수 있으며, 노이즈 필터부(2000)는 복수의 비자성체 시트 상에 형성될 수 있다. 따라서, 본 발명에 따른 회로 보호 소자는 두개의 비자성층 사이에 자성층이 형성되며, 자성층 내에 노이즈 필터부(2000)가 형성될 수 있고, 비자성층의 적어도 하나 내에 ESD 보호부(3000)가 형성될 수 있다. 여기서, 자성체 시트는 예를 들어 NiZnCu 또는 NiZn계 자성체 세라믹을 이용하여 형성할 수 있다. 예를 들어, NiZnCu계 자성체 시트는 Fe2O3, ZnO, NiO, CuO가 혼합되어 형성될 수 있는데, Fe2O3, ZnO, NiO 및 CuO가 예를 들어 5:2:2:1의 비율로 혼합될 수 있다. 또한, 비자성체 시트는 예를 들어 저온 동시 소결 세라믹(Low Temperature Co-fired Ceramic; LTCC)을 이용하여 제작될 수 있다.
커버층
커버층(1000)은 노이즈 필터부(2000)의 일면 상에 마련될 수 있다. 예를 들어, 커버층(1000)은 노이즈 필터부(2000)의 상측 마련될 수 있다. 이러한 커버층(1000)은 복수의 시트가 적층되어 소정 두께로 형성될 수 있다. 이때, 커버층(1000)은 노이즈 필터부(2000) 및 ESD 보호부(3000)를 각각 구성하는 시트와 동일 형상을 갖는 시트가 복수 적층되어 형성될 수 있다. 예를 들어, 커버층(1000)은 소정 두께를 갖는 대략 사각형의 판 형상을 갖는 시트가 복수 적층되어 형성될 수 있다. 이때, 커버층(1000)을 구성하는 각각의 시트의 두께는 노이즈 필터부(2000) 및 ESD 보호부(3000)를 각각 구성하는 시트 각각의 두께와 같을 수도 있고, 같거나 얇을 수도 있다. 예를 들어, 커버층(1000)을 구성하는 각각의 시트의 두께는 노이즈 필터부(2000)를 구성하는 시트 각각의 두께보다 두껍고 ESD 보호부(3000)를 구성하는 시트 각각의 두께와 동일할 수 있다. 또한, 커버층(1000)은 노이즈 필터부(2000) 및 ESD 보호부(3000)의 두께와 같은 두께로 형성될 수도 있고, 얇거나 두껍게 형성될 수도 있다. 예를 들어, 커버층(1000)은 노이즈 필터부(2000)보다 적은 수의 시트를 적층하여 노이즈 필터(2000)와 동일 두께로 형성할 수 있다. 또한, 커버층(1000)은 노이즈 필터부(2000)와 같은 수의 시트를 적층하여 노이즈 필터부(2000)와 동일 두께로 형성할 수도 있고, 노이즈 필터부(2000)보다 두껍게 형성할 수도 있다. 그리고, 커버층(1000)은 ESD 보호부(3000)와 같은 수의 시트를 적층하여 ESD 보호부(3000)와 동일 두께로 형성할 수도 있고, ESD 보호부(3000)보다 많거나 적은 시트를 적층하여 ESD 보호부(3000)보다 두껍거나 얇게 형성할 수도 있다.
노이즈 필터부
노이즈 필터부(2000)는 도 2 내지 도 6에 도시된 바와 같이 복수의 시트(110 내지 150)가 적층될 수 있는데, 복수의 시트(110 내지 150)에는 인출 전극, 코일 패턴, 전도성 물질이 매립된 홀이 선택적으로 형성될 수 있다. 즉, 노이즈 필터부(2000)는 각각 비자성체 물질로 이루어진 복수의 시트(110 내지 150)와, 복수의 시트(120 내지 150)에 선택적으로 형성되어 도전 물질이 매립된 복수의 홀(351, 352, 361, 362)과, 선택된 시트들(120 내지 150) 상에 형성된 코일 패턴(310, 320, 330, 340)과, 선택된 시트들(120 내지 150) 상에 형성되며 코일 패턴(310, 320, 330, 340)과 연결되어 외부로 인출되는 인출 전극(410, 420, 430, 440)을 포함할 수 있다. 여기서, 도전 물질이 매립된 복수의 홀(351, 352, 353, 361, 362, 363)은 수직 연결 배선(350, 360)을 형성한다. 즉, 복수의 홀(351, 352)이 수직 연결 배선(350)을 형성하고, 복수의 홀(361, 362)이 수직 연결 배선(360)을 형성한다. 한편, 노이즈 필터부(2000)를 구성하는 복수의 시트(110 내지 150)은 모두 동일 형상, 예를 들어 사각형의 판 형상로 마련될 수 있으며, 모두 동일 두께로 마련될 수도 있고, 적어도 어느 하나가 다른 두께로 마련될 수도 있다. 이러한 노이즈 필터부(2000)의 구성을 보다 상세히 설명하면 다음과 같다.
시트(110)는 소정 두께를 갖는 대략 사각형의 판 형상으로 마련된다. 이러한 시트(110)는 코일 패턴(310, 320, 330, 340) 등이 형성된 시트들(120, 130, 140, 150) 상에 마련된다.
시트(120)에는 도전 물질이 매립된 홀(351), 제 1 코일 패턴(310) 및 제 1 인출 전극(410)이 형성된다. 시트(120)는 소정 두께를 갖는 대략 사각형의 판 형상으로 마련될 수 있다. 즉, 시트(120)는 정사각형 또는 직사각형의 형상을 가질 수 있다. 홀(351)은 시트(120)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. 정중앙 지점은 네 모서리로부터 대각선으로 가상의 선을 그었을 때 두 대각선이 만나는 지점으로 정의될 수 있다. 예를 들어, 시트(120)가 직사각형의 형상으로 마련되고 홀(351)은 시트(120)의 정중앙 지점에서 일변 방향, 예를 들어 외부 전극(5120, 5140)이 형성된 방향을 따라 소정 간격 이격되어 형성될 수 있다. 홀(351)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 제 1 코일 패턴(310)은 홀(351)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 예를 들어, 제 1 코일 패턴(310)은 3 내지 7.5의 턴 수로 형성될 수 있다. 이때, 제 1 코일 패턴(310)은 시트(120)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 제 1 코일 패턴(310)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이때, 제 1 코일 패턴(310)의 선폭 및 간격은 동일할 수 있다. 또한, 제 1 코일 패턴(310)의 끝단은 제 1 인출 전극(410)과 연결된다. 제 1 인출 전극(410)은 소정의 폭으로 형성되어 시트(120)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(410)은 시트(120)의 일변 방향으로 연장 형성되는데, 시트(120)의 정중앙 지점에서 홀(351)이 형성된 방향과 반대 방향으로 시트(120)의 일 변에 노출되도록 형성된다. 따라서, 제 1 인출 전극(410)은 제 1 외부 전극(4110)과 연결된다. 여기서, 제 1 인출 전극(410)은 제 1 코일 패턴(310)의 폭보다 넓은 폭으로 형성될 수 있고, 그에 따라 제 1 외부 전극(4110)과의 접촉 면적을 증가시켜 저항 증가를 방지할 수 있다.
시트(130)에는 두개의 홀(352, 361), 제 2 코일 패턴(320) 및 제 2 인출 전극(420)이 형성된다. 시트(130)는 시트들(110, 120)와 동일 형상으로 마련될 수 있다. 이때, 시트(130)는 시트들(110, 120)와 동일 두께로 마련될 수도 있고, 시트들(110, 120)보다 두껍게 마련될 수 있다. 시트(130)가 시트들(110, 120)보다 두껍게 마련되는 경우 예를 들어 1.1배 내지 2배 정도 두껍게 마련될 수 있다. 홀(352)은 시트(130)를 관통하여 시트(130)의 중앙 영역에 형성될 수 있다. 이때, 홀(352)은 시트(120)에 형성된 홀(351)과 동일 위치에 형성될 수 있다. 또한, 홀(361)은 정중앙 지점으로부터 홀(352)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다. 즉, 시트(130)의 정중앙 지점을 기준으로 두 홀(352, 361)은 동일 간격으로 이격되도록 형성된다. 홀(352, 361)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 홀(352)은 도전 물질에 의해 시트(120)의 홀(351)에 매립된 도전 물질과 각각 연결된다. 제 2 코일 패턴(320)은 홀(361)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 예를 들어, 제 2 코일 패턴(320)은 제 1 코일 패턴(310)보다 적은 턴 수로 형성될 수 있는데, 2.5 내지 7의 턴 수로 형성될 수 있다. 이때, 제 2 코일 패턴(320)은 시트(130)의 중앙 영역 및 홀(352)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 2 코일 패턴(320)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 즉, 제 2 코일 패턴(320)은 시트(120)에 형성된 제 1 코일 패턴(310)과 동일 방향으로 회전하여 형성될 수 있다. 또한, 제 2 코일 패턴(320)의 끝단은 제 2 인출 전극(420)과 연결된다. 제 2 인출 전극(420)은 제 2 코일 패턴(320)의 폭보다 넓은 폭으로 형성되어 시트(130)의 일 변으로 노출되도록 형성된다. 이때, 제 2 인출 전극(420)은 시트(120)에 형성된 제 1 인출 전극(410)과 소정 간격으로 이격되어 동일 방향으로 노출되도록 형성된다. 이러한 제 2 인출 전극(420)은 제 1 외부 전극(4120)과 연결될 수 있다. 즉, 시트(120, 130)의 인출 전극(410, 420)은 소정 간격 이격되어 동일 방향으로 노출되어 제 1 외부 전극(4110, 4120)과 각각 연결될 수 있다.
시트(140)에는 홀(362), 제 3 코일 패턴(330) 및 제 3 인출 전극(430)이 형성된다. 시트(140)는 소정 두께를 갖는 대략 사각형의 판 형상으로 마련될 수 있다. 홀(362)은 시트(140)를 관통하여 시트(140)의 중앙 영역에 형성될 수 있다. 이때, 홀(362)은 시트(130)에 형성된 홀(361)과 동일 위치에 형성될 수 있다. 홀(362)에는 도전 물질이 매립되는데, 예를 들어 금속 물질의 페이스트를 이용하여 매립될 수 있고, 그에 따라 시트(130)의 홀(361)와 연결된다. 또한, 제 3 코일 패턴(330)은 홀(362)와 소정 간격 이격된 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 즉, 제 3 코일 패턴(330)은 시트(140)의 정중앙 지점으로부터 홀(362)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격된 소정 영역으로부터 형성될 수 있다. 즉, 시트(130)에 형성된 홀(352)와 동일 위치로부터 제 3 코일 패턴(330)이 형성될 수 있다. 또한, 제 3 코일 패턴(330)은 제 2 코일 패턴(320)과 동일 턴 수로 형성될 수 있는데, 예를 들어 2.5 내지 7의 턴 수로 형성될 수 있다. 이때, 제 3 코일 패턴(330)은 시트(140)의 중앙 영역 및 홀(362)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 3 코일 패턴(330)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 즉, 제 3 코일 패턴(330)은 시트(120, 130)에 형성된 코일 패턴(310, 320)과 반대 방향으로 회전하여 형성될 수 있다. 또한, 제 3 코일 패턴(330)의 끝단은 제 3 인출 전극(430)과 연결된다. 제 3 인출 전극(430)은 소정의 폭으로 형성되어 시트(140)의 일 변으로 노출되도록 형성된다. 이때, 제 3 인출 전극(430)은 시트(120)에 형성된 제 1 인출 전극(410)과 반대 방향의 면으로 노출되도록 형성된다. 또한, 제 3 인출 전극(430)은 시트(120)에 형성된 제 1 인출 전극(410)과 일직선을 이루도록 형성된다. 이러한 제 3 인출 전극(430)은 제 1 외부 전극(4130)과 연결된다.
시트(150)에는 제 4 코일 패턴(340) 및 제 4 인출 전극(440)이 형성된다. 시트(150)는 소정 두께를 갖는 대략 사각형의 판 형상으로 마련될 수 있다. 제 4 코일 패턴(340)은 시트(150)의 소정 영역으로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 예를 들어, 제 4 코일 패턴(340)은 시트(140)의 홀(362)이 형성된 영역과 중첩되는 영역으로부터 제 1 코일 패턴(310)과 동일 턴 수로 형성될 수 있다. 예를 들어, 제 4 코일 패턴(340)은 3 내지 7.5의 턴 수로 형성될 수 있다. 이때, 제 4 코일 패턴(340)은 시트(150)의 중앙 영역을 지나지 않도록 형성될 수 있다. 또한, 제 4 코일 패턴(340)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 나선형으로 형성될 수 있다. 이러한 제 4 코일 패턴(340)은 끝단이 제 4 인출 전극(440)과 연결된다. 제 4 인출 전극(440)은 소정의 폭으로 형성되어 시트(150)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 4 인출 전극(440)은 시트(150)의 일변 방향으로 연장 형성되는데, 시트(140)에 형성된 제 3 인출 전극(430)과 소정 간격 이격되고 시트(130)에 형성된 제 2 인출 전극(420)과 일직선을 이루도록 형성된다. 이러한 제 4 인출 전극(440)은 제 1 외부 전극(4140)과 연결된다.
또한, 노이즈 필터부(2000)는 시트(120)의 제 1 코일 패턴(310)이 수직 연결 전극(350)에 의해 시트(140)의 제 3 코일 패턴(330)과 연결되고, 시트(130)의 제 2 코일 패턴(320)이 수직 연결 전극(360)에 의해 시트(150)의 제 4 코일 패턴(340)과 연결된다. 즉, 제 1 코일 패턴(310)과 제 3 코일 패턴(330)이 서로 연결되고, 제 2 코일 패턴(320)과 제 4 코일 패턴(340)이 서로 연결된다. 따라서, 본 발명에 따른 회로 보호 소자는 제 1 코일 패턴(310)과 이와 연결된 제 3 코일 패턴(330)이 제 1 인덕터를 구성하고, 제 2 코일 패턴(320)과 이와 연결된 제 4 코일 패턴(340)이 제 2 인덕터를 구성하게 된다. 또한, 노이즈 필터부(2000)는 제 1 및 제 4 코일 패턴(310, 340)이 동일 턴 수로 형성되고, 제 2 및 제 3 코일 패턴(320, 330)이 동일 턴 수로 형성될 수 있다. 이때, 제 1 및 제 4 코일 패턴(310, 340)의 턴 수와 제 2 및 제 3 코일 패턴(320, 330)의 턴 수가 서로 다를 수 있다. 예를 들어, 제 1 및 제 4 코일 패턴(310, 340)이 제 2 및 제 3 코일 패턴(320, 330)보다 많은 턴 수로 형성될 수 있다. 즉, 제 1 인덕터를 이루는 두 코일 패턴의 어느 하나와 제 2 인덕터를 이루는 두 코일 패턴 중 어느 하나가 동일 턴수로 형성되며, 제 1 및 제 2 인덕터를 이루는 다른 코일 패턴보다 많은 턴수로 형성될 수 있다. 이때, 제 1 및 제 2 인덕터를 이루는 다른 코일 패턴은 동일 턴수로 형성될 수 있다. 예를 들어, 제 1 및 제 4 코일 패턴(310, 340)이 3 내지 7.5의 턴 수로 형성되고, 제 2 및 제 3 코일 패턴(320, 330)이 2.5 내지 7의 턴 수로 형성될 수 있다. 구체적으로, 제 1 및 제 4 코일 패턴(310, 340)이 3, 4.5, 6.5 및 7.5의 턴 수로 형성되고, 이에 대하여 제 2 및 제 3 코일 패턴(320, 330)이 2.5, 4, 6 및 7의 턴 수로 형성될 수 있다. 그런데, 제 1 및 제 3 코일 패턴(310, 330)이 서로 연결되어 제 1 인덕터를 이루고 제 2 및 제 4 코일 패턴(320, 340)이 서로 연결되어 제 2 인덕터를 이루므로 제 1 및 제 2 인덕터의 전체 코일 패턴의 턴 수는 동일할 수 있다. 또한, 제 1 내지 제 4 코일 패턴(310, 320, 330, 340)는 서로 다른 길이로 형성될 수 있다. 즉, 동일 회전수로 형성되는 코일 패턴이라도 그 길이는 서로 다를 수 있다.
한편, 본 발명의 제 1 실시 예에 따른 회로 보호 소자는 노이즈 필터부(2000)의 제 1 코일 패턴(310)과 제 3 코일 패턴(330)이 연결되어 제 1 인덕터를 형성하고, 제 2 코일 패턴(320)과 제 4 코일 패턴(340)이 연결되어 제 2 인덕터를 형성하였다. 즉, 홀수번째 코일 패턴끼리 연결되고 짝수번째 코일 패턴끼리 연결되었다. 그러나, 제 1 코일 패턴(310)과 제 4 코일 패턴(340)이 연결되어 제 1 인덕터를 형성하고, 제 2 코일 패턴(320)과 제 3 코일 패턴(330)이 연결되어 제 2 인덕터를 형성할 수도 있다. 즉, 수직 방향으로 외측의 코일 패턴끼리 연결되고, 내측의 코일 패턴끼리 연결될 수 있다. 이때, 제 1 및 제 3 코일 패턴(310, 330)이 동일 턴 수로 형성되고, 제 2 및 제 4 코일 패턴(320, 340)이 동일 턴 수로 형성되며, 제 1 및 제 3 코일 패턴(310, 330)의 턴 수와 제 2 및 제 4 코일 패턴(320, 340)의 턴 수가 다를 수 있다.
또한, 본 발명은 네개의 코일 패턴이 형성되고 두개씩 연결되어 각각 인덕터를 구현하였지만, 네개 이상 복수의 코일 패턴이 형성되고, 세개 이상이 코일 패턴이 연결되어 인덕터를 구현할 수 있다. 물론, 복수의 코일 패턴이 형성되고, 각각 두개의 코일 패턴이 연결되어 세개 이상의 인덕터를 구현할 수도 있다. 또한, 복수의 인덕터의 인덕턴스가 모두 동일할 수도 있고, 적어도 하나의 인덕턴스가 다를 수도 있다. 인덕턴스를 다르게 하기 위해 예를 들어 코일 패턴의 턴수를 다르게 할 수 있다.
ESD 보호부
ESD 보호부(3000)는 내부 전극(510, 520) 및 ESD 보호 부재(530)가 각각 선택적으로 형성된 복수의 시트(160, 170, 180)가 적층되어 구성된다. 여기서, 시트들(160, 170, 180)은 서로 동일 두께로 마련될 수 있고, 적어도 어느 하나가 다른 두께로 마련될 수도 있다.
시트(160)는 노이즈 필터부(2000)의 시트들(110 내지 150)과 동일 형상, 즉 대략 사각형의 판 형상으로 마련될 수 있다. 이때, 시트(160)은 노이즈 필터부(2000)의 시트들(110 내지 150)과 동일 두께로 마련될 수 있고, 다른 두께로 마련될 수도 있다. 예를 들어, 시트(160)는 노이즈 필터부(2000)의 시트들(110 내지 150)보다 두껍게 마련될 수 있다. 따라서, 시트(170) 상에 형성된 제 1 내부 전극(510)과 시트(150) 상에 형성된 제 4 코일 패턴(340) 사이의 거리는 노이즈 필터부(2000)의 코일 패턴(310, 320, 330, 340) 사이의 거리보다 클 수 있다.
시트(170)는 시트(160)와 동일 형상으로 마련되며, 노이즈 필터부(2000)의 시트들(110 내지 150)보다 두꺼울 수 있다. 시트(170)의 상면에는 복수의 제 1 내부 전극(511, 512, 513, 514; 510)이 형성된다. 복수의 제 1 내부 전극(510)은 노이즈 필터부(2000)의 인출 전극(400)과 동일 위치에 형성될 수 있다. 즉, 제 1-1 내부 전극(511)은 제 1 인출 전극(410)과 중첩되도록 형성되고, 제 1-2 내부 전극(512)은 제 2 인출 전극(420)과 중첩되도록 형성되며, 제 1-3 내부 전극(513)은 제 3 인출 전극(430)과 중첩되도록 형성되고, 제 1-4 내부 전극(514)은 제 4 인출 전극(440)과 중첩되도록 형성된다. 따라서, 제 1 내부 전극(510)은 노이즈 필터부(2000)의 인출 전극(400)과 함께 제 1 외부 전극(4100)과 접속된다. 또한, 시트(170) 상에는 복수의 ESD 보호 부재(531, 532, 533, 534; 530)가 형성되는데, 복수의 ESD 보호 부재(530)는 복수의 제 1 내부 전극(510)의 일 단부에 각각 형성될 수 있다. 즉, 복수의 제 1 내부 전극(510)이 말단부에 시트(170)를 관통하는 홀이 각각 형성되고, 각각의 홀에 ESD 보호 물질이 적어도 일부에 매립 또는 도포되어 ESD 보호 부재(530)가 형성될 수 있다. 예를 들어, ESD 보호 부재(530)는 시트(170)에 형성된 홀의 측면에 ESD 보호 물질이 도포되어 형성될 수 있고, 적어도 일부 영역에만 ESD 보호 물질이 도포 또는 충진되어 형성될 수도 있다. ESD 보호 물질은 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등에서 선택된 적어도 하나의 도전성 물질로 형성할 수 있다. 이러한 도전성 물질을 이용하여 ESD 보호 부재(530)를 형성하기 위해 예를 들어 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 상기 도전성 물질을 혼합한 후 홀 내에 도포 또는 충진하고 이후 소성 공정에 의해 유기물을 제거할 수 있다. 이때, ESD 보호 부재(530)는 내부에 복수의 기공(pore)가 형성될 수 있다. 예를 들어, 유기물이 휘발되어 제거된 영역에 복수의 기공이 형성될 수 있다. 또한, ESD 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 물론, ESD 보호 물질은 상기 물질 이외에 다양한 물질이 이용될 수 있다. 예를 들어, ESD 보호 물질은 다공성의 절연 물질 및 공극(void)의 적어도 어느 하나를 이용할 수 있다. 즉, 다공성의 절연 물질이 홀에 매립 또는 도포될 수도 있고, 홀 내에 공극이 형성될 수도 있으며, 다공성의 절연 물질과 도전 물질의 혼합 물질이 홀에 매립 또는 도포될 수도 있다. 또한, 다공성의 절연 물질, 도전 물질 및 공극이 홀 내에서 층을 이루어 형성될 수도 있다. 예를 들어, 도전층 사이에 다공성의 절연층이 형성되며, 절연층 사이에 공극이 형성될 수도 있다. 이때, 공극은 절연층의 복수의 기공이 서로 연결되어 형성될 수도 있다. 물론, 홀 내부가 비어 공극으로 ESD 보호 부재(530)가 형성될 수도 있다. 여기서, 다공성의 절연 물질은 50∼50000 정도의 유전율을 갖는 강유전체 세라믹이 이용될 수 있다. 예를 들어, 절연성 세라믹은 MLCC 등의 유전체 재료 분말, ZrO, ZnO, BaTiO3, Nd2O5, BaCO3, TiO2, Nd, Bi, Zn, Al2O3 중의 하나 이상을 포함한 혼합물을 이용하여 형성할 수 있다. 이러한 다공성의 절연 물질은 1㎚∼5㎛ 정도 크기의 기공이 복수 형성되어 30%∼80%의 기공률로 형성된 다공성 구조로 형성될 수 있다. 이때, 기공 사이의 최단 거리는 1㎚∼5㎛ 정도일 수 있다. 또한, ESD 보호 물질로 이용되는 도전 물질은 도전성 세라믹을 이용하여 형성할 수 있으며, 도전성 세라믹은 La, Ni, Co, Cu, Zn, Ru, Ag, Pd, Pt, W, Fe, Bi 중의 하나 이상을 포함한 혼합물을 이용할 수 있다. 물론, ESD 보호 부재(530)는 공극으로 형성될 수도 있다. 즉, ESD 보호 부재(530)는 제 1 및 제 2 내부 전극(510, 520) 사이에 빈 공간이 형성되어 형성될 수도 있다. 한편, ESD 보호 부재(530)는 적어도 일 영역의 두께 및 폭의 적어도 어느 하나가 다른 영역과 다르게 형성될 수 있다. 예를 들어, ESD 보호 부재(530)는 Z 방향, 즉 시트의 적층 방향으로 소정의 두께로 형성되고, X 및 Y 방향, 즉 제 1 외부 전극(4100)이 형성된 방향 및 이와 직교하는 제 2 외부 전극(4200)이 형성된 방향으로 각각 소정의 폭으로 형성되며, 두께의 중간 영역에서 X 방향으로의 폭이 Y 방향으로의 폭보다 크게 형성될 수 있다. 또한, ESD 보호 부재(530)는 일 단면으로의 단면 형상이 타원형으로 형성될 수 있고, 그에 따라 계란 형상으로 형성될 수 있다. 이 경우에도 일 영역의 폭 및 두께의 어느 하나가 다른 영역과 다를 수 있다. 또한, ESD 보호 부재(530)의 두께는 코일 패턴(310, 320, 330, 340) 사이의 거리보다 클 수 있다.
시트(180)의 상면에는 시트(180)의 서로 대향되는 두 변 방향으로 연장 형성되어 두 변에 노출되는 제 2 내부 전극(520)이 형성된다. 즉, 제 2 내부 전극(520)은 제 1 내부 전극(510)의 형성 방향과 직교하는 방향으로 형성될 수 있다. 또한, 제 2 내부 전극(520)은 ESD 보호 부재(530)과 적어도 일부 중첩되는 영역에 확장부가 형성된다. 즉, 제 2 내부 전극(520)은 제 1 폭으로 형성되는데, ESD 보호 부재(530)과 중첩되는 영역, 즉 ESD 보호 부재(530)과 연결되는 부분은 제 1 폭보다 큰 제 2 폭으로 형성된 확장부가 형성된다. 이러한 제 2 내부 전극(520)은 적층체(10)의 서로 대향되는 두 측면에 형성된 제 2 외부 전극(4210, 4220; 4200)과 연결된다. 또한, 제 2 내부 전극(520)의 소정 영역은 시트(170)에 형성된 ESD 보호 부재(530)과 연결되는데, 이를 위해 ESD 보호 부재(530)과 연결되는 영역은 다른 영역에 비해 폭이 넓도록 형성될 수 있다.
한편, ESD 보호부(3000)의 제 1 및 제 2 내부 전극(510, 520)은 표면에 다공성의 산화물이 형성된 금속 또는 금속 합금으로 형성될 수 있다. 바람직하게는, 표면에 다공성의 절연층이 형성되는 금속 또는 금속 합금으로 형성할 수 있다. 즉, 제 1 및 제 2 내부 전극(510, 520)은 도전층과, 도전층의 적어도 일 표면에 형성된 다공성 절연층을 포함할 수 있다. 이때, 다공성 절연층은 제 1 및 제 2 내부 전극(510, 520)의 적어도 일 표면에 형성될 수 있다. 즉, ESD 보호 부재(530)과 접촉되지 않는 일 표면 또는 접촉되는 타 표면에만 각각 형성될 수도 있고, ESD 보호 부재(530)과 접촉되지 않는 일 표면 및 ESD 보호 부재(530)과 접촉되는 타 표면에 모두 형성될 수 있다. 또한, 다공성 절연층은 도전층의 적어도 일 표면에 전체적으로 형성될 수도 있고, 적어도 일부에만 형성될 수도 있다. 그리고, 다공성 절연층은 적어도 일 영역이 제거되거나 얇은 두께로 형성될 수도 있다. 즉, 도전층 상의 적어도 일 영역에 다공성 절연층이 형성되지 않을 수 있고, 적어도 일 영역의 두께가 다른 영역의 두께보다 얇거나 두껍게 형성될 수도 있다. 이러한 제 1 및 제 2 내부 전극(510, 530)은 Al로 형성하는 것이 바람직하다. Al은 다른 금속보다 저렴하고 다른 금속과 거의 유사한 도전성을 갖기 때문이다. 또한, Al은 소성 중 표면에 Al2O3가 형성되고 내부는 Al을 유지할 수 있다. 즉, Al을 시트(170, 180) 상에 형성할 때 공기와 접촉하게 되는데, 이러한 Al은 소성 공정에서 표면이 산화되어 Al2O3가 형성되고, 내부는 Al을 그대로 유지한다. 따라서, 내부 전극(510, 520)은 표면에 다공성의 얇은 절연층인 Al2O3로 피복된 Al로 형성될 수 있다. 물론, Al 이외에 표면에 절연층, 바람직하게는 다공성의 절연층이 형성되는 다양한 금속이 이용될 수 있다. 이렇게 제 1 및 제 2 내부 전극(510, 520)의 표면에 다공성의 절연층이 형성되면 ESD 전압을 더욱 용이하고 원활하게 방전시킬 수 있다. 즉, ESD 보호 부재(530)가 다공성의 절연 물질을 포함하여 형성되는 경우 미세 기공을 통해 방전이 이루어지는데, 제 1 및 제 2 내부 전극(510, 520)의 표면에 다공성의 절연층이 형성되면 ESD 보호 부재(530)의 미세 기공보다 미세 기공의 수를 더 증가시키고, 그에 따라 방전 효율을 향상시킬 수 있다. 또한, 제 1 및 제 2 내부 전극(510, 520)은 적어도 일부 영역이 제거되거나 적어도 일부 영역의 두께가 다른 영역과 다르게 형성될 수 있다. 제 1 및 제 2 내부 전극(510, 520)이 부분적으로 제거되거나 얇게 형성되더라도 평면 상으로는 끊어진 영역 없이 전체적으로 연결되므로 전기적인 특성이 저하되지는 않는다.
또한, ESD 보호부(3000)은 제 1 및 제 2 내부 전극(510, 520)과 ESD 보호 부재(530) 사이에 방전 유도층(미도시)이 더 형성될 수 있다. 이러한 방전 유도층은 ESD 보호 부재(530)를 다공성 절연 물질을 이용하여 형성하는 경우 형성될 수 있다. 이때, 방전 유도층은 ESD 보호 부재(530)보다 밀도가 높은 유전체층으로 형성될 수 있다. 즉, 방전 유도층은 도전 물질로 형성될 수도 있고, 절연 물질로 형성될 수도 있다. 예를 들어, 다공성 ZrO를 이용하여 ESD 보호 부재(520)을 형성하고 Al을 이용하여 제 1 및 제 2 내부 전극(510, 520)을 형성하는 경우 ESD 보호 부재(530)과 제 1 및 제 2 내부 전극(510, 520) 사이에 AlZrO의 방전 유도층이 형성될 수 있다. 한편, ESD 보호 부재(530)으로서 ZrO 대신에 TiO를 이용할 수 있고, 이 경우 방전 유도층은 TiAlO로 형성될 수 있다. 이러한 방전 유도층은 제 1 및 제 2 내부 전극(510, 520)과 ESD 보호 부재(530)의 반응으로 형성될 수 있다. 물론, 방전 유도층은 시트(170, 180) 물질이 더 반응하여 형성될 수 있다. 이 경우 방전 유도층은 내부 전극 물질(예를 들어 Al), ESD 보호 부재 물질(예를 들어 ZrO), 그리고 시트 물질(예를 들어 LTCC 물질)의 반응에 의해 형성될 수 있다. 이러한 방전 유도층은 소성 공정 시 형성될 수 있다. 즉, 소정의 온도에서 소성 공정 시 내부 전극 물질, ESD 보호 물질 등이 상호 확산하여 내부 전극(510, 5200)과 ESD 보호 부재(530) 사이에 방전 유도층(330)이 형성될 수 있다. 이러한 방전 유도층에 의해 ESD 전압이 ESD 보호 부재(530)으로 유도되거나 ESD 보호 부재(530)으로 유도되는 방전 에너지의 레벨을 저하시킬 수 있다. 따라서, ESD 전압을 더욱 용이하게 방전하여 방전 효율을 향상시킬 수 있다. 또한, 방전 유도층이 형성됨으로써 이종의 물질의 ESD 보호 부재(530)으로의 확산을 방지할 수 있다. 즉, 절연 시트 물질과 내부 전극 물질의 ESD 보호 부재(530)으로의 확산을 방지할 수 있고, ESD 보호 부재 물질의 외부 확산을 방지할 수 있다. 따라서, 방전 유도층이 확산 배리어(diffusion barrier)로서 이용될 수 있고, 그에 따라 ESD 보호 부재(530)의 파괴를 방지할 수 있다.
외부 전극
제 1 외부 전극(4100)은 적층체(10)의 제 1 측면 및 이와 대향되는 제 2 측면에 각각 마련될 수 있으며, 제 1 및 제 2 측면에 각각 두개씩 마련될 수 있다. 이러한 제 1 외부 전극(4000)은 노이즈 필터부(2000)의 인출 전극(400) 및 ESD 보호부(3000)의 제 1 내부 전극(510)과 각각 연결될 수 있다. 즉, 제 1-1 외부 전극(4110)은 제 1 인출 전극(410) 및 제 1-1 내부 전극(511)과 연결되고, 제 1-2 외부 전극(4120)은 제 2 인출 전극(420) 및 제 1-2 내부 전극(512)과 연결되며, 제 1-3 외부 전극(4130)은 제 3 인출 전극(430) 및 제 1-3 내부 전극(513)과 연결되고, 제 1-4 외부 전극(4140)은 인출 전국(440) 및 제 1-4 내부 전극(514)과 연결된다. 또한, 제 1 외부 전극(4000)은 입력 단자와 출력 단자 사이에 각각 연결될 수 있다. 예를 들어, 회로 보호 소자의 일 측면에 형성된 제 1-1 및 제 1-2 외부 전극(4110, 4120)은 신호 입력 단자에 연결되고, 이와 대응되는 타 측면에 형성된 제 1-3 및 제 1-4 외부 전극(4130, 4140)은 출력 단자, 예를 들어 시스템에 연결될 수 있다.
제 2 외부 전극(4200)은 제 1 외부 전극(4100)이 형성되지 않은 적층체(10)의 서로 대향되는 제 3 및 제 4 측면에 각각 하나씩 마련될 수 있다. 이러한 제 2 외부 전극(4200)은 ESD 보호부(3000)의 제 2 내부 전극(520)과 연결될 수 있다. 즉, 제 2-1 및 제 2-2 외부 전극(4210, 4220)은 적층체(10)의 제 3 및 제 4 측면에 각각 마련되어 제 2 내부 전극(520)과 연결될 수 있다. 또한, 제 2 외부 전극(4200)은 그라운드 단자에 연결될 수 있다. 따라서, ESD 전압을 그라운드 단자로 바이패스시킬 수 있다.
한편, 제 1 및 제 2 외부 전극(4100, 4200)은 적어도 하나의 층으로 형성될 수 있다. 제 1 및 제 2 외부 전극(4100, 4200)은 Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 제 1 및 제 2 외부 전극(4100, 4200)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 또한, 제 1 및 제 2 외부 전극(4100, 4200)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(10)의 서로 대향되는 두면에 도포될 수 있다. 이렇게 제 1 및 제 2 외부 전극(4100, 4200)에 글래스 프릿이 포함됨으로써 제 1 및 제 2 외부 전극(4100, 4200)과 적층체(10)의 밀착력을 향상시킬 수 있고, 인출 전극(400), 제 1 및 제 2 내부 전극(510, 520)과 제 1 및 제 2 외부 전극(4100, 4200)의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(4100, 4200)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 제 1 및 제 2 외부 전극(4100, 4200)이 형성될 수 있다. 예를 들어, 제 1 및 제 2 외부 전극(4100, 4200)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 한편, 제 1 및 제 2 외부 전극(4100, 4200)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 회로 보호 소자는 각각 복수의 자성체 시트가 적층되어 형성된 제 1 및 제 2 자성층과, 제 1 및 제 2 자성층 사이에 형성되며 복수의 비자성체 시트가 적층되어 형성된 비자성층을 포함한다. 또한, 비자성층에 노이즈 필터부(2000)가 마련되며, 제 1 및 제 2 자성층의 적어도 어느 하나에 ESD 보호부(3000)가 마련될 수 있다. 그리고, 커버층(1000) 및 ESD 보호부(3000), 즉 제 1 및 제 2 자성층 상에 유리질의 표면층이 형성되지 않는다. 따라서, 회로 보호 소자의 두께를 줄일 수 있고, 그에 따라 사이즈가 축소되어 실장 높이가 감소되는 전자기기에 대응하여 회로 보호 소자를 장착할 수 있다.
도 7은 본 발명의 제 2 실시 예에 따른 회로 보호 소자의 분리 사시도이다.
도 7을 참조하면, 본 발명의 제 2 실시 예에 다른 회로 보호 소자는 상측으로부터 커버층(1000), 노이즈 필터부(2000) 및 ESD 보호부(3000)를 포함하고, 노이즈 필터부(2000) 내에 캐패시터 전극(610)가 형성된다. 즉, 노이즈 필터부(2000)의 제 2 코일 패턴(320)이 형성된 시트(130)와 제 3 코일 패턴(330)이 형성된 시트(140) 사이에 캐패시터 전극(610)이 형성된 시트(190)가 마련될 수 있다. 본 발명의 제 2 실시 예는 노이즈 필터부(2000)의 구성 및 ESD 보호부(3000)이 제 1 실시 예와 동일하므로 설명은 생략하고 캐패시터(600)의 설명을 중심으로 설명하면 다음과 같다.
시트(190)에는 두개의 홀(353, 363), 캐패시터 전극(610) 및 인출 전극(620)이 형성된다. 홀(353, 363)는 서로 이격되어 형성될 수 있는데, 시트(190)의 정중앙 지점에서 서로 대향되는 일 방향 및 타 방향으로 이격되어 형성될 수 있다. 여기서, 홀(353)은 시트(130)의 홀(352)과 동일 위치에 형성되고, 홀(363)은 시트(130)의 홀(361)와 동일 위치에 형성될 수 있다. 홀(353, 363)에는 도전 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 홀(353, 363)은 시트(130)의 홀(352, 361)에 매립된 도전 물질과 각각 연결된다. 따라서, 홀(353, 363)은 수직 연결 전극(350, 360)의 일부가 된다. 캐패시터 전극(610)은 홀(353, 363)과 이격되어 시트(190) 상의 적어도 일 영역에 소정 면적으로 형성된다. 이러한 캐패시터 전극(610)의 면적과 캐패시터 전극이 형성되지 않은 시트(190)의 면적은 예를 들어 1:100 내지 100:1의 비율로 형성될 수 있다. 즉, 캐패시터 전극(610)은 시트(190) 상의 1%의 면적으로 형성될 수도 있고, 홀(353, 363)과 접촉되지 않도록 시트(190)의 전체 상부에 형성될 수도 있다. 또한, 캐피시터 전극(610)은 사각형, 다각형(모서리가 둥근 형태 포함), 원형, 타원형, 스파이럴 형태, 구불구불한(meander) 형태 등 다양한 형태로 형성될 수 있다. 특히, 캐패시터 전극(610)은 코일 패턴(310, 320, 330, 340)과 동일한 형태로 형성될 수 있다. 이러한 캐패시터 전극(610)에 의해 시트(190)와 시트(130) 사이 및 시트(190)와 시트(140) 사이에 캐패시터가 각각 마련될 수 있다. 즉, 두개의 캐패시터가 마련될 수 있다. 또한, 캐패시터 전극(610)의 면적에 따라 본 발명에 따른 회로 보호 소자의 캐패시턴스가 조절될 수 있다. 한편, 캐패시터 전극(610)의 일부는 시트(190)의 일 변으로 노출되도록 형성될 수 있다. 예를 들어, 캐패시터 전극(610)의 일부는 일 변으로 노출되어 인출 전극(620)으로 형성될 수 있는데, 인출 전극(620)은 시트(190)의 일 단변의 일 영역에 노출되도록 형성되어 제 2 외부 전극(5210)과 연결될 수 있다.
한편, 캐패시터 전극은 다양한 형상으로 형성할 수 있다. 예를 들어, 홀이 형성된 영역을 사이로 두개의 캐패시터 전극이 서로 마주보고 형성될 수 있고, 이때 두 전극은 서로 대칭적인 형상을 가질 수 있다. 즉, 도 8의 (a) 내지 도 8의 (c)에 도시된 바와 같이 서로 대칭적인 형상으로 소정 간격 이격되어 두개의 캐패시터 전극이 형성될 수 있다. 이때, 두개의 캐패시터 전극(611, 612)은 홀들(353, 363)을 사이에 두고 서로 이격되어 형성되며, 홀(353, 363)에 대면하는 영역은 홀(353, 356)의 호를 따라 굴곡지게 형성될 수 있다.
또한, 도 9의 (a) 내지 도 9의 (c)에 도시된 바와 같이 하나의 캐패시터 전극이 형성될 수도 있고, 두개의 캐패시터 전극이 형성될 수도 있다. 즉, 도 9의 (a)에 도시된 바와 같이 하나의 캐패시터 전극(610)이 홀들(353, 363)과 이격되어 형성되고, 홀들(353, 363)의 소정 영역을 둘러싸도록 형성될 수 있다. 이때, 캐패시터 전극(610)의 홀들(353, 363)과 대면하는 영역의 일부는 홀들(353, 363)의 호를 따라 굴곡지게 형성될 수 있다. 또한, 도 9의 (b)에 도시된 바와 같이 두개의 캐패시터 전극(611, 612)가 홀들(353, 363)을 사이에 두고 소정 간격 이격되어 형성되며, 일 캐패시터 전극(612)의 홀(353, 363)에 대면하는 영역은 홀(353, 356)의 호를 따라 굴곡지게 형성되고, 타 캐패시터 전극(612)의 홀(353, 363)에 대면하는 영역은 직선 형태로 형성될 수 있다. 물론, 도 9의 (c)에 도시된 바와 같이 홀들(353, 363)을 사이에 두고 소정 간격 이격되어 형성된 두개의 캐패시터 전극(611, 612)의 홀(353, 363)과 대면하는 측이 직선 형태로 형성될 수도 있다.
상기한 바와 같이 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 캐패시터 전극(610)이 시트(130, 140) 사이에 마련되어 캐패시터 전극(610)과 제 3 코일 패턴(330) 사이에 제 1 캐패시터가 형성되고, 캐패시터 전극(610)과 제 2 코일 패턴(320) 사이에 제 2 캐패시터가 형성된다. 결국, 본 발명에 따른 회로 보호 소자는 도 10의 등가 회로도에 도시된 바와 같이 제 1 및 제 2 인덕터(L11, L12)와, 이들에 각각 연결된 제 1 및 제 2 캐패시터(C11, C12)를 포함한다. 즉, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 적어도 두개의 인덕터와, 이들과 각각 연결된 적어도 두개의 캐패시터를 포함한다.
이러한 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 코일 패턴(310, 320, 330, 340)의 턴수, 캐패시터 전극(610)의 면적, 그리고 코일 패턴(310, 320, 330, 340) 사이의 간격, 즉 시트(120, 130, 140, 150, 190)의 두께를 조절함으로써 인덕턴스 및 캐패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. 예를 들어, 시트(120, 130, 140, 150, 190)의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. 이렇게 두개의 인덕터와 두개의 캐패시터로 이루어진 회로 보호 소자, 즉 공통 모드 노이즈 필터는 두개의 주파수 대역의 노이즈를 억제할 수 있다.
본 발명의 제 2 실시 예에 따른 회로 보호 소자의 주파수 특성은 1㎓ 대역과 그 이상의 대역에서 두개의 피크가 나타나게 되고, 그에 따라 두개의 주파수 대역의 노이즈를 억제할 수 있다. 그러나, 캐패시터를 구비하지 않는 종래의 공통 모드 노이즈 필터는 1㎓ 대역에서 하나의 피크가 나타나고, 그에 따라 하나의 주파수 대역의 노이즈만을 억제할 수 있다. 결국, 본 발명의 제 2 실시 예에 따른 회로 보호 소자는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있고, 그에 따라 다양한 주파수의 기능을 채용하는 스마트폰 등의 휴대용 전자기기에 이용되어 전자기기의 품질을 향상시킬 수 있다.
한편, 상기한 본 발명의 제 1 및 제 2 실시 예는 ESD 보호부(3000)가 수직 방향으로 이격된 제 1 및 제 2 내부 전극(510, 520)과, 그 사이에 마련된 ESD 보호 부재(530)를 포함하였다. 그러나, 제 1 및 제 2 내부 전극(510, 520)이 동일 시트 상에 수평 방향으로 마련되고, 제 1 및 제 2 내부 전극(510, 520)과 일부 중첩되도록 ESD 보호 부재(530)가 형성될 수 있다. 즉, 도 11 및 도 12에 도시된 바와 같이 제 1 및 제 2 내부 전극(510, 520), 그리고 ESD 보호 부재(530)가 동일 평면 상에 마련되어 ESD 보호부(3000)가 구현될 수 있다. 여기서, 도 10은 본 발명의 제 3 실시 예에 따른 ESD 보호부(3000)가 형성된 일 시트(107)의 평면도이고, 도 11은 도 10의 E-E' 라인의 단면도이다. 한편, 노이즈 필터부(2000)는 도 1 내지 도 6을 이용하여 설명된 제 1 실시 예 및 도 7 내지 도 10을 이용하여 설명된 제 2 실시 예의 어느 하나의 구조로 형성될 수 있으므로 상세한 내용의 설명 및 도시를 생략하겠다.
도 10 및 도 11에 도시된 바와 같이, 자성체로 이루어진 일 시트(107) 상에 복수의 제 1 내부 전극(511, 512, 513, 514; 510)이 서로 이격되어 형성된다. 이때, 복수의 제 1 내부 전극(510)은 복수의 제 1 외부 전극(4100)과 각각 연결되므로 제 1 외부 전극(4100)이 형성된 면에 일단이 노출되도록 형성될 수 있다. 또한, 제 2 내부 전극(520)은 복수의 제 1 내부 전극(510)과 동일 평면 상에 복수의 제 1 내부 전극(510)과 이격되도록 형성된다. 이때, 제 2 내부 전극(520)은 제 2 외부 전극(4200)과 연결되므로 제 2 외부 전극(4200)이 형성된 면에 일단 및 타단이 노출되도록 형성된다. 그리고, 복수의 ESD 보호 부재(531, 532, 533, 534; 530)가 복수의 제 1 내부 전극(510)과 제 2 내부 전극(520) 사이에 형성된다. 즉, 복수의 ESD 보호 부재(530)은 제 1 및 제 2 내부 전극(510, 520) 사이의 시트 상에 형성되며, 적어도 일부가 제 1 및 제 2 내부 전극(510, 520)과 중첩되도록 형성된다. 이때, 서로 다른 ESD 보호 부재(530)는 제 2 내부 전극(520) 상에서 접촉되지 않도록 형성된다.
도 13은 본 발명의 제 4 실시 예에 따른 회로 보호 소자의 사시도이고, 도 14는 분해 사시도이다.
도 13 및 도 14를 참조하면, 본 발명의 제 4 실시 예에 따른 회로 보호 소자는 노이즈 필터부(2000)와, 노이즈 필터부(2000)의 상부 및 하부에 마련된 커버층(1100, 1200)을 포함할 수 있다. 즉, 본 발명의 제 4 실시 예에 따른 회로 보호 소자는 ESD 보호부를 구비하지 않고 노이즈 필터부만으로 구성될 수 있다. 이때, 노이즈 필터부(2000)의 상부 및 하부에는 커버층(1100, 1200)이 마련될 수 있다. 즉, 상부로부터 제 1 커버층(1100), 노이즈 필터부(2000) 및 제 2 커버층(1200)이 마련될 수 있다. 여기서, 노이즈 필터부(1000)의 구성은 본 발명의 제 1 실시 예에서 설명한 바와 같이 복수의 코일 패턴이 적층 형성되고 적어도 두 코일 패턴이 연결되어 인덕터를 형성하여 적어도 둘 이상이 인덕터를 구성할 수 있고, 제 2 실시 예에서 설명한 바와 같이 노이즈 필터부(2000) 내에 캐패시터가 형성될 수 있다. 또한, 제 1 및 제 2 커버층(1100, 1200)은 자성체 시트로 형성될 수 있고, 노이즈 필터부(2000)는 비자성체 시트로 형성될 수 있다.
한편, 상기 본 발명의 실시 예들은 노이즈 필터부(2000)의 코일 패턴(310, 320, 330, 340)이 하나의 시트 상에 하나씩 형성된 것을 도시하여 설명하였지만, 하나의 시트 내에 둘 이상의 복수의 코일 패턴이 형성될 수도 있다. 예를 들어, 하나의 시트 상에 두개의 코일 패턴이 이격되어 형성될 수도 있고, 세개의 코일 패턴이 이격되어 형성될 수도 있다. 서로 이격되어 형성된 복수의 코일 패턴은 예를 들어 상하 방향으로 연결되어 인덕터를 이룰 수 있다. 이때, 동일 시트 상에 형성된 코일 패턴은 동일 턴수로 형성될 수도 있고, 다른 턴수로 형성될 수도 있다. 동일 턴수로 형성될 경우 모두 동일 인덕턴스를 갖는 복수의 인덕터가 구현될 수 있고, 다른 턴수로 형성될 경우 적어도 두개의 다른 인덕턴수를 갖는 복수의 인덕터가 구현될 수 있다. 따라서, 하나의 회로 보호 소자 내에 복수의 인덕터가 구현될 수 있다. 또한, 노이즈 필터부(2000)의 하측 및/또는 상측에 ESD 보호부가 형성될 수 있고, ESD 보호부가 형성되지 않고 상측 및 하측에 커버층이 형성될 수도 있다.
또한, 제 1 및 제 2 외부 전극(4100, 4200)을 형성하기 이전에 적층체(10)의 표면에 산화물을 분포시켜 절연 부재(5000)를 형성할 수 있다. 즉, 도 15에 도시된 바와 같이 적층체(10)의 표면에 절연 부재(5000)가 형성될 수 있다. 이때, 적층체(10)는 비자성체 시트들만으로 적층될 수 있고, 비자성체 시트 사이에 적어도 하나의 자성체 시트가 적층될 수도 있다. 즉, 절연 부재(5000)는 다양한 형태의 회로 보호 소자를 구현하는 적층체(10)의 표면에 형성될 수 있다. 또한, 절연 부재(5000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(10)의 표면에 분산되어 분포될 수 있다. 산화물은 외부 전극(4100, 4200)의 일부를 인쇄 공정으로 형성하기 이전에 분포시킬 수도 있고, 도금 공정을 실시하기 이전에 분포시킬 수도 있다. 즉, 산화물은 도금 공정으로 외부 전극(4100, 4200)을 형성할 때 도금 공정 이전에 적층체(10) 표면에 분포될 수 있다. 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 따라서, 절연 부재(5000)는 제 1 및 제 2 외부 전극(4100, 4200)을 형성하기 이전에 형성되고 적층체(10)의 표면에 형성될 수 있다. 이때, 산화물은 도 15의 (a)에 도시된 바와 같이 적어도 일부가 적층체(10) 표면에 고르게 분포될 수 있고, 도 15의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 또한, 도 15의 (c)에 도시된 바와 같이 적층체(10)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 산화물이 형성되어 볼록부가 형성되고 산화물이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이렇게 도금 공정 이전에 산화물을 분포시킴으로써 적층체(10) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 도금 공정이 균일하게 실시될 수 있고, 그에 따라 외부 전극의 형상을 제어할 수 있다. 즉, 적층체(10)의 표면은 적어도 일 영역의 저항이 다른 영역의 저항과 다를 수 있는데, 저항이 불균일한 상태에서 도금 공정을 실시하면 저항이 낮은 영역에 저항이 높은 영역보다 도금이 잘 진행되어 도금층의 성장 불균일이 발생된다. 따라서, 이러한 문제를 해결하기 위해 적층체(10)의 표면 저항을 균일하게 유지해야 하고, 이를 위해 적층체(10)의 표면에 입자 상태 또는 용융 상태의 산화물을 분산시켜 절연 부재(5000)를 형성할 수 있다. 이때, 산화물은 적층체(10)의 표면에 부분적으로 분포될 수도 있으며, 적어도 일 영역에 막 형태로 형성되고 적어도 일 영역에 부분적으로 분포될 수도 있다. 예를 들어, 도 15에 도시된 바와 같이 산화물이 적층체의 표면에 섬(island) 형태로 분포되어 절연 부재(5000)가 형성될 수 있다. 즉, 적층체(10) 표면에 결정 상태 또는 비결정 상태의 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 그에 따라 적층체(10) 표면의 적어도 일부가 노출될 수 있다. 또한, 산화물은 적어도 일 영역에는 막 형태로 형성되고, 적어도 일부에는 섬 형태로 분포될 수 있다. 즉, 적어도 둘 이상의 산화물이 연결되어 적어도 일 영역에는 막으로 형성되고, 적어도 일부에는 섬 형태로 형성될 수 있다. 따라서, 적층체(10) 표면의 적어도 일부가 산화물, 즉 절연 부재(5000)에 의해 노출될 수 있다. 적어도 일부에 섬 형태로 분포되는 산화물로 이루어진 절연 부재(500)의 총 면적은 적층체(10) 표면 전체 면적의 예를 들어 10% 내지 90%일 수 있다. 여기서, 적층체(10)의 표면 저항을 균일하게 하기 위한 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.
본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
1000 : 커버층 2000 : 노이즈 필터부
3000 : ESD 보호부 4100 : 제 1 외부 전극
4200 : 제 2 외부 전극 5000 : 절연 부재

Claims (21)

  1. 복수의 자성체 시트가 적층되어 형성되며 일 표면의 적어도 일부가 노출된 제 1 자성층;
    복수의 자성체 시트가 적층되어 형성되며 일 표면의 적어도 일부가 노출된 제 2 자성층;
    복수의 비자성체 시트가 적층되어 형성되며, 상기 제 1 및 제 2 자성층 사이에 마련된 비자성층을 포함하고,
    상기 비자성층 내에 복수의 코일 패턴을 포함하는 노이즈 필터부가 형성되며,
    상기 제 1 및 제 2 자성층 중 적어도 어느 하나에 형성되며, 서로 이격된 제 1 및 제 2 내부 전극과, 상기 제 1 및 제 2 내부 전극 사이에 마련된 ESD 보호 부재를 포함하는 ESD 보호부를 포함하고,
    상기 제 1 및 제 2 내부 전극과, 상기 ESD 보호 부재는 자성체 시트에 형성되는 회로 보호 소자.
  2. 청구항 1에 있어서, 상기 제 1 및 제 2 자성층, 상기 비자성층은 적어도 어느 하나가 다른 두께로 형성된 회로 보호 소자.
  3. 청구항 2에 있어서, 상기 복수의 자성체 시트와 상기 복수의 비자성체 시트 중 적어도 어느 하나의 두께가 다르게 마련된 회로 보호 소자.
  4. 청구항 3에 있어서, 상기 노이즈 필터부는 상기 복수의 비자성체 시트 중 선택된 비자성체 시트에 형성된 복수의 코일 패턴, 복수의 인출 전극 및 복수의 연결 전극을 포함하는 회로 보호 소자.
  5. 청구항 4에 있어서, 서로 다른 시트 상에 형성된 적어도 둘 이상의 상기 코일 패턴이 상기 연결 전극에 의해 연결되어 하나의 인덕터를 이루고, 상기 인덕터가 복수 마련된 회로 보호 소자.
  6. 삭제
  7. 청구항 5에 있어서, 상기 제 1 및 제 2 내부 전극은 수직 방향으로 이격되고, 상기 제 1 및 제 2 내부 전극 사이에 상기 ESD 보호 부재가 형성된 회로 보호 소자.
  8. 청구항 5에 있어서, 상기 제 1 및 제 2 내부 전극은 수평 방향으로 이격되고, 상기 제 1 및 제 2 내부 전극 사이에 상기 ESD 보호 부재가 형성된 회로 보호 소자.
  9. 청구항 7 또는 청구항 8에 있어서, 상기 ESD 보호 부재는 다공성의 절연 물질, 도전 물질 및 공극의 적어도 어느 하나로 형성된 회로 보호 소자.
  10. 청구항 7 또는 청구항 8에 있어서, 상기 ESD 보호 부재는 적어도 일 영역의 두께 및 폭의 적어도 어느 하나가 다른 영역과 다르게 형성된 회로 보호 소자.
  11. 청구항 10에 있어서, 상기 제 1 및 제 2 내부 전극은 적어도 일 영역의 두께가 다른 영역과 다르게 형성된 회로 보호 소자.
  12. 청구항 7 또는 청구항 8에 있어서, 상기 제 1 및 제 2 내부 전극과 상기 ESD 보호 부재 사이에 형성된 방전 유도층을 더 포함하는 회로 보호 소자.
  13. 청구항 5에 있어서, 상기 코일 패턴 및 이와 인접한 상기 내부 전극 사이의 간격은 인접한 두개의 상기 코일 패턴 사이의 간격보다 크거나 같은 회로 보호 소자.
  14. 청구항 13에 있어서, 상기 ESD 보호 부재의 두께는 인접한 두개의 상기 코일 패턴 사이의 간격보다 크거나 같은 회로 보호 소자.
  15. 청구항 5에 있어서, 상기 제 1 내부 전극은 상기 노이즈 필터부의 상기 인출 전극과 적어도 일부 중첩되도록 형성되고, 상기 제 2 내부 전극은 상기 제 1 내부 전극의 형성 방향과 직교하는 방향으로 형성된 회로 보호 소자.
  16. 청구항 5에 있어서, 적어도 두 코일 패턴 사이에 마련되며 적어도 하나의 캐패시터 전극이 형성된 적어도 하나의 비자성체 시트를 더 포함하는 회로 보호 소자.
  17. 청구항 15에 있어서, 상기 노이즈 필터부의 인출 전극 및 상기 ESD 보호부의 상기 제 1 내부 전극과 연결된 복수의 제 1 외부 전극과, 상기 ESD 보호부의 상기 제 2 내부 전극과 연결된 복수의 제 2 외부 전극을 더 포함하는 회로 보호 소자.
  18. 청구항 1에 있어서, 상기 제 1 및 제 2 자성층과 비자성층이 적층된 적층체의 표면에 형성되며, 상기 적층체 표면의 적어도 일부가 노출되도록 형성된 절연 부재를 더 포함하는 회로 보호 소자.
  19. 청구항 18에 있어서, 상기 적층체 표면의 적어도 일부에 형성된 오목부를 더 포함하는 회로 보호 소자.
  20. 청구항 18 또는 청구항 19에 있어서, 상기 절연 부재는 결정 상태 또는 비결정 상태의 산화물로 형성된 회로 보호 소자.
  21. 청구항 20에 있어서, 상기 산화물은 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나를 포함하는 회로 보호 소자.
KR1020160059725A 2016-05-16 2016-05-16 회로 보호 소자 KR101825695B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160059725A KR101825695B1 (ko) 2016-05-16 2016-05-16 회로 보호 소자
TW106115975A TWI684324B (zh) 2016-05-16 2017-05-15 電路保護裝置
EP17799608.9A EP3460812B1 (en) 2016-05-16 2017-05-15 Element for protecting circuit
PCT/KR2017/005022 WO2017200250A1 (ko) 2016-05-16 2017-05-15 회로 보호 소자
US16/092,999 US11081271B2 (en) 2016-05-16 2017-05-15 Element for protecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160059725A KR101825695B1 (ko) 2016-05-16 2016-05-16 회로 보호 소자

Publications (2)

Publication Number Publication Date
KR20170128961A KR20170128961A (ko) 2017-11-24
KR101825695B1 true KR101825695B1 (ko) 2018-02-05

Family

ID=60325191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160059725A KR101825695B1 (ko) 2016-05-16 2016-05-16 회로 보호 소자

Country Status (5)

Country Link
US (1) US11081271B2 (ko)
EP (1) EP3460812B1 (ko)
KR (1) KR101825695B1 (ko)
TW (1) TWI684324B (ko)
WO (1) WO2017200250A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063452A (ko) 2018-11-28 2020-06-05 주식회사 모다이노칩 적층형 소자
WO2020204416A1 (ko) * 2019-04-05 2020-10-08 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112400211B (zh) * 2018-07-13 2022-06-14 株式会社村田制作所 层叠电子部件以及层叠电子部件的制造方法
JP6874745B2 (ja) 2018-08-08 2021-05-19 株式会社村田製作所 コモンモードチョークコイル
KR102227327B1 (ko) * 2020-02-10 2021-03-12 주식회사 모다이노칩 복합 소자
KR20230065537A (ko) * 2021-11-05 2023-05-12 주식회사 아모텍 적층형 공통 모드 필터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014230278A (ja) * 2013-05-24 2014-12-08 イノチップ テクノロジー シーオー エルティディー 回路保護素子
JP2015204337A (ja) * 2014-04-11 2015-11-16 アルプス・グリーンデバイス株式会社 電子部品、電子部品の製造方法および電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239744A (en) * 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
US5339068A (en) * 1992-12-18 1994-08-16 Mitsubishi Materials Corp. Conductive chip-type ceramic element and method of manufacture thereof
JP2002043881A (ja) * 2000-07-31 2002-02-08 Murata Mfg Co Ltd 積層型ｌｃフィルタおよびその周波数調整方法
JP3724405B2 (ja) * 2001-10-23 2005-12-07 株式会社村田製作所 コモンモードチョークコイル
JP2004072006A (ja) 2002-08-09 2004-03-04 Matsushita Electric Ind Co Ltd 積層コモンモードノイズフィルタ
US7375609B2 (en) * 2003-09-29 2008-05-20 Tamura Corporation Multilayer laminated circuit board
JP4736526B2 (ja) * 2005-05-11 2011-07-27 パナソニック株式会社 コモンモードノイズフィルタ
JP4965116B2 (ja) * 2005-12-07 2012-07-04 スミダコーポレーション株式会社 可撓性コイル
JP2007200923A (ja) * 2006-01-23 2007-08-09 Fdk Corp 積層コモンモードチョークコイル
WO2007119426A1 (ja) * 2006-03-24 2007-10-25 Matsushita Electric Industrial Co., Ltd. インダクタンス部品
TW200816232A (en) * 2006-09-28 2008-04-01 Inpaq Technology Co Ltd Material of an over voltage protection device, over voltage protection device and manufacturing method thereof
KR100876206B1 (ko) 2007-04-11 2008-12-31 주식회사 이노칩테크놀로지 회로 보호 소자 및 그 제조 방법
WO2008146514A1 (ja) * 2007-05-28 2008-12-04 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
KR100920220B1 (ko) * 2007-10-01 2009-10-05 주식회사 이노칩테크놀로지 회로 보호 소자
TW200923980A (en) * 2007-11-16 2009-06-01 Delta Electronics Inc Filter and manufacturing method thereof
JP4749482B2 (ja) * 2009-07-08 2011-08-17 Ｔｄｋ株式会社 複合電子部品
KR101439398B1 (ko) * 2010-02-04 2014-09-11 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호장치의 제조방법 및 ｅｓｄ 보호장치
EP2626961B1 (en) * 2010-09-30 2019-12-18 TDK Corporation Static-electricity countermeasure element
JP2013038207A (ja) * 2011-08-08 2013-02-21 Panasonic Corp コモンモードノイズフィルタ
JP5700140B2 (ja) * 2011-12-27 2015-04-15 株式会社村田製作所 積層型コモンモードチョークコイル
JP5585744B2 (ja) * 2012-02-29 2014-09-10 株式会社村田製作所 Ｅｓｄ保護デバイスおよびその製造方法
KR20130117397A (ko) * 2012-04-17 2013-10-28 주식회사 이노칩테크놀로지 회로 보호 소자
JP5807650B2 (ja) * 2013-03-01 2015-11-10 株式会社村田製作所 積層コイル及びその製造方法
KR101554333B1 (ko) * 2014-03-28 2015-09-21 주식회사 이노칩테크놀로지 회로 보호 소자
JP6565555B2 (ja) * 2015-09-30 2019-08-28 Tdk株式会社 積層コモンモードフィルタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014230278A (ja) * 2013-05-24 2014-12-08 イノチップ テクノロジー シーオー エルティディー 回路保護素子
JP2015204337A (ja) * 2014-04-11 2015-11-16 アルプス・グリーンデバイス株式会社 電子部品、電子部品の製造方法および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200063452A (ko) 2018-11-28 2020-06-05 주식회사 모다이노칩 적층형 소자
WO2020204416A1 (ko) * 2019-04-05 2020-10-08 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기

Also Published As

Publication number Publication date
EP3460812B1 (en) 2024-01-03
KR20170128961A (ko) 2017-11-24
WO2017200250A1 (ko) 2017-11-23
TWI684324B (zh) 2020-02-01
EP3460812A1 (en) 2019-03-27
US20190122801A1 (en) 2019-04-25
TW201742376A (zh) 2017-12-01
US11081271B2 (en) 2021-08-03
EP3460812A4 (en) 2019-11-06

Similar Documents

Publication Publication Date Title
KR101825695B1 (ko) 회로 보호 소자
KR101769037B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
US9478976B2 (en) Circuit protection device
TWI614990B (zh) 電路保護裝置
KR102216555B1 (ko) 회로 보호 소자
KR102084066B1 (ko) 적층형 소자
KR101900881B1 (ko) 적층형 소자
KR101789243B1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
KR102522082B1 (ko) 적층형 소자
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR20180044018A (ko) 회로 보호 소자
KR102053355B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
KR20190064436A (ko) 적층형 필터
JPH05205944A (ja) 積層型インダクタおよび積層セラミック部品
KR20200117843A (ko) 복합 소자 및 이를 구비하는 전자기기
KR20200063452A (ko) 적층형 소자
CN111128517A (zh) 层叠线圈部件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right