KR100920220B1 - 회로 보호 소자 - Google Patents

회로 보호 소자 Download PDF

Info

Publication number
KR100920220B1
KR100920220B1 KR1020070098846A KR20070098846A KR100920220B1 KR 100920220 B1 KR100920220 B1 KR 100920220B1 KR 1020070098846 A KR1020070098846 A KR 1020070098846A KR 20070098846 A KR20070098846 A KR 20070098846A KR 100920220 B1 KR100920220 B1 KR 100920220B1
Authority
KR
South Korea
Prior art keywords
sheet
holes
protection device
esd protection
mode noise
Prior art date
Application number
KR1020070098846A
Other languages
English (en)
Other versions
KR20090033690A (ko
Inventor
박인길
노태형
장규철
이명호
권용
서태근
김경태
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to KR1020070098846A priority Critical patent/KR100920220B1/ko
Priority to PCT/KR2008/005456 priority patent/WO2009045008A2/en
Priority to TW097137608A priority patent/TWI450642B/zh
Publication of KR20090033690A publication Critical patent/KR20090033690A/ko
Application granted granted Critical
Publication of KR100920220B1 publication Critical patent/KR100920220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Filters And Equalizers (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 회로 보호 소자에 관한 것으로, 공통 모드 노이즈 필터와 ESD 보호 소자가 적층된 적층체와, 적층체의 일 측면 및 타 측면에 형성된 제 1 및 제 2 외부 전극과, 적층체의 상부면 또는 하부면에 형성된 제 3 외부 전극을 포함하여 ESD 보호 소자와 연결되는 외부 전극을 복합 소자의 밑면에 형성함으로써 공통 모드 노이즈 필터와 ESD 보호 소자의 기생 캐패시턴스를 줄일 수 있어 신호의 왜곡 현상을 방지하여 신뢰성을 향상시킬 수 있다.
회로 보호 소자, 공통 모드 노이즈 필터, ESD 보호 소자, 기생 캐패시턴스, 외부 전극, 하부면

Description

회로 보호 소자{Circuit protection device}
본 발명은 회로 보호 소자에 관한 것으로, 특히 공통 모드 노이즈 필터(common mode noise filter)와 정전기 방전(Electro Static Discharge: 이하, "ESD"라 함) 보호 소자가 적층되어 하나의 복합 소자로 형성된 회로 보호 소자에 관한 것이다.
최근들어 휴대전화, 가전제품, PC, PDA, LCD, 네비게이션 등과 같은 전자기기가 점차 디지털화되고 고속화되고 있다. 이러한 전자기기들은 외부로부터의 자극에 민감하여 외부로부터 작은 이상 전압과 고주파 노이즈가 전자기기의 내부 회로에 유입될 경우 회로가 파손되거나 신호가 왜곡되는 경우가 발생하고 있다.
이러한 이상 전압과 노이즈의 원인으로는 회로 내에서 발생하는 스위칭 전압, 전원 전압에 포함된 전원 노이즈, 불필요한 전자기 신호 또는 전자기 잡음 등이 있으며, 이러한 이상 전압과 고주파 노이즈가 회로로 유입되는 것을 방지하기 위한 수단으로서 필터를 사용하고 있다.
일반적인 차동 신호 전송 체계에서는 공통 모드 노이즈를 제거하기 위한 공통 모드 노이즈 필터와 함께 입출력 단자에서 발생할 수 있는 ESD를 억제하기 위해 다이오드, 바리스터 등의 수동 부품을 별도로 사용해야 한다. 이렇게 ESD에 대응하기 위해 별도의 수동 부품을 입출력 단자에 사용하게 되면, 실장 면적이 넓어지고 제조 원가를 상승시키며, 신호의 왜곡 현상 등이 발생하게 된다.
예를들어, 바리스터를 이용하여 ESD를 억제하기 위해서는 입출력 단자에 바리스터의 일단을 연결하고, 접지 단자에 바리스터의 타단을 연결함으로써 전자기기 내부의 전자부품을 보호한다. 그런데, 바리스터는 과도 전압이 인가되지 않는 전자기기의 정상 동작 상태에서는 캐패시터의 역할을 한다. 캐패시터는 높은 주파수에서 캐패시턴스 값이 변하게 되므로 바리스터 소자를 고주파 또는 고속의 데이터 입출력 단자 등에 사용하게 되면, 신호의 왜곡 현상이 발생하는 등의 문제점이 발생하게 된다.
또한, 공통 모드 노이즈 필터와 바리스터를 적층하여 직육면체의 하나의 부품으로 만드는 경우가 있다. 이 경우 공통 모드 노이즈 필터와 연결되는 외부 전극은 직육면체의 제 1 측면과 그에 마주보는 제 2 측면에 형성된다. 그리고, 바리스터와 연결되는 외부 전극은 제 3 측면과 그에 마주보는 제 4 측면에 형성되어 접지 단자와 연결된다. 그런데, 바리스터와 연결되는 외부 전극을 직육면체 부품의 측면에 형성함으로써 공통 모드 노이즈 필터와 외부 전극 사이에 1㎊ 이상의 기생 캐패시턴스가 발생된다. 이러한 기생 캐패시턴스에 의해 공통 모드 노이즈 필터를 통해 전달되는 신호가 왜곡되는 등의 문제점이 발생한다.
본 발명은 공통 모드 노이즈 필터와 ESD 보호 소자를 하나의 복합 소자로 구현하는 회로 보호 소자를 제공한다.
본 발명은 절연체 시트에 소정의 홀을 형성하고, 홀에 ESD 보호 물질을 매립하여 ESD 보호 소자를 형성하고, 공통 모드 노이즈 필터와 ESD 보호 소자를 적층 및 압착하여 복합 소자를 구현하는 회로 보호 소자를 제공한다.
본 발명의 목적은 ESD 보호 소자와 연결되는 외부 전극을 복합 소자의 밑면에 형성하여 접지 단자와 연결함으로써 기생 캐패시턴스를 줄일 수 있는 회로 보호 소자를 제공한다.
본 발명의 일 양태에 따른 회로 보호 소자는 공통 모드 노이즈 필터와 ESD 보호 소자가 적층된 적층체; 상기 적층체의 일 측면 및 타 측면에 형성된 제 1 및 제 2 외부 전극; 및 상기 적층체의 상부면 또는 하부면에 형성된 제 3 외부 전극을 포함한다.
상기 공통 모드 노이즈 필터는 외부로 노출된 내부 전극, 코일 패턴 및 전도성 물질이 매립된 홀이 선택적으로 형성된 복수의 시트를 포함한다.
상기 복수의 시트는 자성체 물질이 매립된 홀이 선택적으로 더 형성된다.
상기 공통 모드 노이즈 필터 상부, 상기 공통 모드 노이즈 필터와 상기 ESD 보호 소자 사이에 형성된 적어도 하나의 자성체 시트를 더 포함한다.
상기 ESD 보호 소자는 외부로 노출된 내부 전극, 전도성 물질이 매립된 홀 및 ESD 보호 물질이 매립된 홀이 선택적으로 형성된 복수의 시트를 포함한다.
상기 ESD 보호 물질은 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W에서 선택된 적어도 하나 이상의 도전성 물질을 혼합한 물질로 형성한다.
상기 ESD 보호 물질은 상기 혼합 물질에 바리스터 물질 또는 절연성 세라믹 물질을 더 혼합하여 형성한다.
상기 제 1 외부 전극은 상기 공통 모드 노이즈 필터 및 ESD 보호 소자와 연결되고, 상기 제 2 외부 전극은 상기 공통 모드 노이즈 필터와 연결되며, 상기 제 3 외부 전극은 상기 ESD 보호 소자와 연결된다.
상기 제 1 및 제 2 외부 전극은 입출력 단자와 회로 사이에 연결되고, 상기 제 3 외부 전극은 접지 단자와 연결된다.
상기 제 1 외부 전극은 상기 공통 모드 노이즈 필터의 일측으로 노출된 상기 내부 전극 및 상기 ESD 보호 소자의 상기 내부 전극과 연결되고, 상기 제 2 외부 전극은 상기 공통 모드 노이즈 필터의 타측으로 인출된 내부 전극과 연결된다.
상기 제 3 외부 전극은 상기 ESD 보호 소자의 전도성 물질이 매립된 홀과 연결된다.
상기 ESD 보호 소자는 ESD 보호 물질이 매립된 복수의 제 1 홀 및 상기 제 1 홀과 연결되어 일측 외부로 노출된 복수의 제 1 내부 전극이 형성된 제 1 시트; 전 도성 물질이 매립된 복수의 홀 및 상기 홀들과 연결되며 상기 제 1 시트의 홀들과 연결되는 복수의 내부 전극이 형성된 제 2 시트; 상기 제 2 시트의 복수의 홀들과 대응되는 위치에 형성되며, 전도성 물질이 매립된 복수의 홀이 형성된 제 3 시트; 및 상기 제 3 시트의 복수의 홀들과 대응되는 위치에 형성되며, 전도성 물질이 매립되어 제 3 외부 전극이 형성된 제 4 시트를 포함한다.
상기 제 1 시트는 상기 복수의 제 1 홀들과 이격되어 ESD 보호 물질이 매립된 복수의 제 2 홀; 및 상기 복수의 제 2 홀과 연결되어 타측 외부로 노출된 복수의 제 2 내부 전극이 더 형성된다.
상기 제 4 시트는 자성체 시트이고, 상기 제 3 외부 전극은 적어도 하나 이상 형성된다.
상기 공통 모드 노이즈 필터와 상기 ESD 보호 소자 사이의 기생 캐패시턴스는 1㎊ 미만이다.
본 발명에 의하면 공통 모드 노이즈 필터와 ESD 보호 소자를 하나의 소자로 적층 형성하고, 이를 전자기기의 입출력 단자와 회로 사이에 배치함으로써 단일 칩 소자를 이용하여 전자기기의 공통 모드 노이즈와 ESD를 동시에 억제할 수 있다. 따라서, 공통 모드 노이즈와 ESD를 보호하기 위해 개별 소자를 사용하는 종래에 비해 단일 칩으로 제조되어 소형화되므로 전자기기의 사이즈 증가를 방지할 수 있고 실장 면적을 획기적으로 감소시킬 수 있으며, 저용량 ESD 보호 소자를 사용하여 입출 력 신호의 왜곡을 방지할 수 있어 전자기기의 신뢰성을 향상시킬 수 있다.
그리고, ESD 보호 소자와 연결되는 외부 전극을 복합 소자의 밑면에 형성함으로써 공통 모드 노이즈 필터와 ESD 보호 소자의 외부 전극 사이의 거리를 멀게 하여 기생 캐패시턴스를 줄일 수 있다. 따라서, 신호의 왜곡 현상을 방지하여 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자의 상부면의 결합 사시도이고, 도 2는 하부면의 결합 사시도이며, 도 3은 분해 사시도이다. 또한, 도 4는 등가 회로도이다.
도 1 및 도 2를 및 도 3을 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자(10)는 복수의 시트가 적층되어 구성된 공통 모드 노이즈 필터(100) 및 ESD 보호 소자(200)를 포함한다. 또한, 공통 노이즈 필터(100) 상부에 마련된 상부 커버층(300)을 더 포함한다. 그리고, 회로 보호 소자(10)의 일측에 구성되어 공통 모드 노이즈 필터(100)의 일측의 내부 전극 및 ESD 보호 소자(200)의 내부 전극과 연결되는 복수의 제 1 외부 전극(510, 520, 530 및 540; 500)과, 회로 보호 소자(10) 타측에 구성되어 공통 모드 노이즈 필터(100)의 타측의 내부 전극과 연결되는 복수의 제 2 외부 전극(610, 620, 630 및 640; 600)와, 회로 보호 소자(10) 밑면에 노출되도록 구성된 제 3 외부 전극(710, 720, 730 및 740; 700)을 더 포함할 수 있다. 여기서, 제 3 외부 전극(700)은 ESD 보호 소자(200)의 일부로서 형성될 수 있다.
공통 모드 노이즈 필터(100)는 내부 전극, 코일 패턴 및 홀이 선택적으로 각각 형성된 복수의 시트(110, 120, 130, 140, 150, 160, 170 및 180)가 적층되어 구성된다. 복수의 시트(110, 120, 130, 140, 150, 160, 170 및 180)는 예를들어 두개의 장변과 두개의 단변으로 구성되는 직사각형 형상으로 구성된다. 또한, 상부 커버층(300)과 제 1 시트(110) 사이에 제 1 절연체 시트(410) 및 제 1 자성체 시트(420)가 마련되고, 제 4 시트(140)와 제 5 시트(150) 사이에 제 2 자성체 시트(430), 제 2 절연체 시트(440) 및 제 3 자성체 시트(450)가 마련되며, 제 8 시트(180) 하부에 제 4 자성체 시트(460)가 마련될 수 있다.
제 1 시트(110)의 상면에는 홀(111) 및 내부 전극(112)이 형성된다. 홀(111)은 제 1 시트(110)의 중앙 부근에 형성된다. 예를들어, 홀(111)은 제 1 시트(110)의 일 단변을 반분하는 영역으로부터 타 단변을 반분하는 영역으로 장변을 따라 가상으로 그어진 선을 중심선이라 할 경우 중심선상에 형성된다. 또한, 홀(111)은 일 단변으로부터 소정 간격 이격되어 중심선상에 형성되는데, 예를들어 일 단변으로부터 중심선을 1/5분할하는 영역에 형성된다. 그리고, 내부 전극(112)은 홀(111)로부터 제 1 시트(110)의 일 장변의 소정 영역에 노출되도록 형성되는데, 예를들어 제 1 시트(110)의 일 단변으로부터 타 단변으로 일 장변을 1/8분할하는 영역에 노출되도록 형성된다.
제 2 시트(120)의 상면에는 내부 전극(122) 및 코일 패턴(123)이 형성된다. 내부 전극(122)은 제 1 시트(110)의 내부 전극(112)이 노출되도록 형성된 일 장변과 대응되는 타 장변에 노출되도록 형성되는데, 예를들어 제 2 시트(120)의 일 단변으로부터 타 단변으로 타 장변을 1/8분할하는 영역에 노출되도록 형성된다. 즉, 제 2 시트(120)상에 형성되는 내부 전극(122)은 제 1 시트(110)상에 형성되는 내부 전극(112)과 서로 마주보는 위치에 형성된다. 그리고, 코일 패턴(123)은 내부 전극(122)과 연결되어 형성되며, 제 1 시트(110)의 홀(111)과 대응되는 위치까지 나선 형상으로 형성된다. 또한, 제 2 시트(120)의 코일 패턴(123)은 제 1 시트(110)의 홀(111)을 통해 제 1 시트(110)의 내부 전극(112)와 연결된다. 따라서, 제 1 시트(111)의 내부 전극(112)은 제 1 시트(110)의 홀(111)을 통해 제 2 시트(120)의 코일 패턴(123) 및 내부 전극(122)과 연결된다.
제 3 시트(130)의 하면에는 내부 전극(132) 및 코일 패턴(133)이 형성된다. 내부 전극(132)은 제 2 시트(120)의 내부 전극(122)이 형성된 타 장변측에 형성되는데, 예를들어 제 3 시트(130)의 일 단변으로부터 타 단변으로 타 장변을 3/8분할하는 영역에 노출되도록 형성된다. 코일 패턴(133)은 내부 전극(132)과 연결되어 형성되며, 제 1 시트(110)의 홀(111)과 대응되는 위치까지 나선 형상으로 형성된다.
제 4 시트(140)의 하면에는 홀(141) 및 내부 전극(142)이 형성된다. 홀(141)은 제 1 시트(110)의 홀(111)과 대응되는 영역에 형성된다. 즉, 홀(141)은 제 4 시트(140)의 일 단변을 반분하는 영역으로부터 타 단변을 반분하는 영역으로 장변을 따라 가상으로 그어진 중심선상에 형성되는데, 예를들어 중심선을 1/5분할하는 영역에 형성된다. 내부 전극(142)은 홀(141)로부터 제 4 시트(140)의 일 장변의 소정 영역에 노출되도록 형성되는데, 예를들어 제 4 시트(140)의 일 단변으로부터 타 단변으로 일 장변을 3/8분할하는 영역에 노출되도록 형성된다. 즉, 제 4 시트(140)의 내부 전극(142)은 제 3 시트(130)의 내부 전극(132)과 대응되는 영역과 마주보는 일 장변에 형성된다. 또한, 제 3 시트(130)의 코일 패턴(133)은 제 4 시트(140)의 홀(141)을 통해 제 4 시트(140)의 내부 전극(142)와 연결된다. 따라서, 제 4 시트(140)의 내부 전극(142)은 제 4 시트(140)의 홀(141)을 통해 제 3 시트(130)의 코일 패턴(133) 및 내부 전극(132)과 연결된다.
제 5 시트(150)의 상면에는 홀(151) 및 내부 전극(152)이 형성된다. 홀(151)은 제 5 시트(150)의 중앙 부근에 형성된다. 예를들어, 홀(151)은 제 5 시트(150) 의 일 단변을 반분하는 영역으로부터 타 단변을 반분하는 영역으로 장변을 따라 가상으로 그어진 중심선상에 형성된다. 또한, 홀(151)은 타 단변으로부터 소정 간격 이격되어 중심선상에 형성되는데, 예를들어 타 단변으로부터 중심선을 1/5분할하는 영역에 형성된다. 그리고, 내부 전극(152)은 홀(151)로부터 제 5 시트(150)의 타 장변의 소정 영역에 노출되도록 형성되는데, 예를들어 제 5 시트(150)의 타 단변으로부터 일 단변으로 타 장변을 1/8분할하는 영역에 노출되도록 형성된다.
제 6 시트(160)의 상면에는 내부 전극(162) 및 코일 패턴(163)이 형성된다. 내부 전극(162)은 제 5 시트(150)의 내부 전극(152)이 노출되도록 형성된 타 장변과 대응되는 일 장변에 노출되도록 형성되는데, 예를들어 제 6 시트(160)의 타 단변으로부터 일 단변으로 일 장변을 1/8분할하는 영역에 노출되도록 형성된다. 즉, 제 6 시트(160)상에 형성되는 내부 전극(162)은 제 5 시트(150)상에 형성되는 내부 전극(152)과 서로 마주보는 위치에 형성된다. 그리고, 코일 패턴(163)은 내부 전극(162)과 연결되어 형성되며, 제 5 시트(150)의 홀(151)과 대응되는 위치까지 나선 형상으로 형성된다. 또한, 제 6 시트(160)의 코일 패턴(163)은 제 5 시트(150)의 홀(151)을 통해 제 5 시트(150)의 내부 전극(152)와 연결된다. 따라서, 제 5 시트(151)의 내부 전극(152)은 제 5 시트(150)의 홀(151)을 통해 제 6 시트(160)의 코일 패턴(163) 및 내부 전극(162)과 연결된다.
제 7 시트(170)의 하면에는 내부 전극(172) 및 코일 패턴(173)이 형성된다. 내부 전극(172)은 제 6 시트(160)의 내부 전극(162)이 형성된 일 장변측에 형성되는데, 예를들어 제 7 시트(170)의 타 단변으로부터 일 단변으로 일 장변을 3/8분할 하는 영역에 노출되도록 형성된다. 코일 패턴(173)은 내부 전극(172)과 연결되어 형성되며, 제 5 시트(150)의 홀(151)과 대응되는 위치까지 나선 형상으로 형성된다.
제 8 시트(180)의 하면에는 홀(181) 및 내부 전극(182)이 형성된다. 홀(181)은 제 5 시트(150)의 홀(151)과 대응되는 영역에 형성된다. 즉, 홀(181)은 제 8 시트(180)의 타 단변을 반분하는 영역으로부터 일 단변을 반분하는 영역으로 장변을 따라 가상으로 그어진 중심선상에 형성되는데, 예를들어 타 단변으로부터 중심선을 1/5분할하는 영역에 형성된다. 내부 전극(182)은 홀(181)로부터 제 8 시트(180)의 타 장변의 소정 영역에 노출되도록 형성되는데, 예를들어 제 8 시트(180)의 타 단변으로부터 일 단변으로 타 장변을 3/8분할하는 영역에 노출되도록 형성된다. 즉, 제 8 시트(180)의 내부 전극(182)은 제 7 시트(170)의 내부 전극(172)과 대응되는 영역과 마주보는 타 장변에 형성된다. 또한, 제 7 시트(170)의 코일 패턴(173)은 제 8 시트(180)의 홀(181)을 통해 제 8 시트(180)의 내부 전극(182)와 연결된다. 따라서, 제 8 시트(180)의 내부 전극(182)은 제 8 시트(180)의 홀(181)을 통해 제 7 시트(170)의 코일 패턴(173) 및 내부 전극(172)과 연결된다.
여기서, 홀(111, 141, 151 및 181)은 전도성 페이스트에 의해 매립되고, 내부 전극(112, 122, 132, 142, 152, 162, 172 및 182) 및 코일 패턴(123, 133, 163 및 173)은 전도성 페이스트를 이용하여 스크린 인쇄법(screen printing)으로 형성하거나, 스퍼터링(sputtering), 증발법 및 졸겔 코팅법 등을 이용하여 형성한다.
또한, 상부 커버층(300)과 제 1 시트(110) 사이에 마련된 제 1 절연체 시 트(410) 및 제 1 자성체 시트(420)과, 제 4 시트(140)와 제 5 시트(150) 사이에 마련된 제 2 자성체 시트(430), 제 2 절연체 시트(440) 및 제 3 자성체 시트(450), 그리고 제 8 시트(180) 하부에 마련된 제 4 자성체 시트(460) 각각은 홀, 내부 전극 또는 코일 패턴이 선택적으로 형성된 제 1 내지 제 4 시트(110, 120, 130 및 140) 두께의 합 또는 제 5 내지 제 8 시트(150, 160, 170 및 180) 두께의 합보다 두꺼울 수 있다.
ESD 보호 소자(200)는 내부 전극 및 홀이 각각 선택적으로 형성된 제 1 내지 제 4 시트(210, 220, 230 및 240)가 적층되어 구성된다.
제 1 시트(210)의 상면에는 제 1 내지 제 4 홀(211, 212, 213 및 214)과 제 1 내지 제 4 내부 전극(215, 216, 217 및 218)이 형성된다. 제 1 내지 제 4 홀(211, 212, 213 및 214)은 제 1 시트(210)의 중앙부에 소정 간격 이격되어 형성되며, 수∼수백㎛이 폭으로 형성될 수 있다. 예를들어 제 1 내지 제 4 홀(211, 212, 213 및 214) 각각은 제 1 시트(210)의 일 단변의 1/4 분할하는 영역과 그와 대응되는 타 단변의 1/4 분할하는 영역을 이은 선의 1/8, 3/8, 5/8 및 7/8 분할하는 영역에 형성된다. 또한, 제 1 내지 제 4 내부 전극(215, 216, 217 및 218)은 제 1 시트(210)의 타 장변으로 노출되도록 형성되며, 제 1 내지 제 4 홀(211, 212, 213 및 214)와 연결되도록 직선 형태 및 소정 폭으로 형성된다.
제 2 시트(220)의 상면에는 제 1 내지 제 4 홀(221, 222, 223 및 224)과 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)이 형성된다. 제 1 내지 제 4 홀(211, 212, 213 및 214)은 제 1 시트(210)의 일 단변 및 타 단변을 반분하는 영역을 이은 선을 1/8, 3/8, 5/8 및 7/8 분할하는 영역에 형성된다. 또한, 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)은 제 1 시트(210)의 타 장변에 노출되지 않도록 타 장변과 소정 간격 이격되어 형성되며, 제 1 내지 제 4 홀(221, 222, 223 및 224)와 연결되도록 직선 형태 및 소정 폭으로 형성된다. 예를들어 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)은 제 1 시트(210)의 제 1 내지 제 4 홀(211, 212, 213 및 214)에 각각 대응되는 영역으로부터 제 1 내지 제 4 홀(221, 222, 223 및 224)와 연결되도록 형성된다. 여기서, 제 1 시트(210)의 제 1 내지 제 4 홀(211, 212, 213 및 214)과 제 2 시트(220)의 제 1 내지 제 4 홀(221, 222, 223 및 224)은 동일 위치에 형성되지 않고 서로 어긋나는 위치에 형성된다.
제 3 시트(230)에는 제 1 내지 제 4 홀(231, 232, 233 및 234)이 형성된다. 제 1 내지 제 4 홀(231, 232, 233 및 234)는 각각 제 2 시트(220)의 제 1 내지 제 4 홀(221, 222, 223 및 224)에 대응되는 영역에 형성되며, 동일 사이즈로 형성될 수 있다.
제 4 시트(240)에는 제 3 시트(230)에 형성된 제 1 내지 제 4 홀(231, 232, 233 및 234)와 대응되는 위치에 이들과 같은 사이즈 또는 큰 사이즈로 제 1 내지 제 4 홀(241, 242, 243 및 244)가 형성되고, 도전성 페이스트에 의해 매립되어 제 3 외부 전극(710, 720, 730 및 740)으로서 접지 단자와 연결된다. 또한, 제 4 시트(240)는 제 1 내지 제 3 시트(210, 220 및 230)의 두께의 합보다 두껍게 형성될 수 있으며, 자성체 시트로 형성될 수 있다.
여기서, 제 1 시트(210)의 홀들(211, 212, 213 및 214)은 ESD 보호 물질에 의해 매립된다. ESD 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, ESD 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 그리고, 제 2 시트(220)의 홀들(221, 222, 223 및 224) 및 제 3 시트(230)의 홀들(231, 232, 233 및 234), 그리고 제 4 시트(240)의 홀들(241, 242, 243 및 244)은 전도성 페이스트에 의해 매립되고, 제 1 시트(210)의 내부 전극들(215, 216, 217 및 218) 및 제 2 시트(220)의 내부 전극들(225, 226, 227 및 228)은 전도성 페이스트를 이용하여 스크린 인쇄법, 스퍼터링, 증발법 또는 졸겔 코팅법 등을 이용하여 형성한다. 또한, 제 1 시트(110)의 제 1 내지 제 4 내부 전극(215, 216, 217 및 218)은 ESD 보호 물질이 매립된 제 1 내지 제 4 홀(211, 212, 213 및 214)을 덮도록 형성된다.
상기와 같은 본 발명에 따른 회로 보호 소자의 공통 모드 노이즈 필터(100)는 제 1 시트(110) 상부, 제 4 시트(140) 및 제 5 시트(150) 사이, 그리고 제 8 시트(180) 하부에 각각 자성체 시트(120, 130, 150 및 160)를 마련함으로써 자속의 누설이 방지될 수 있다. 그리고, ESD 보호 소자(200)의 제 3 외부 전극(700)이 회로 보호 소자(10)의 밑면으로 노출된 내부 전극과 연결되도록 밑면에 형성함으로써 ESD 보호 소자의 외부 전극(700)을 회로 보호 소자(10)의 측면으로 형성하는 경우에 비해 기생 캐패시턴스를 대폭 줄일 수 있어 신뢰성을 향상시킬 수 있다. 즉, 기생 캐패시턴스는 공통 모드 노이즈 필터(100)의 코일 패턴과 ESD 보호 소자(200)의 외부 전극의 거리가 멀수록 작아진다. 본 발명의 경우 ESD 보호 소자의 외부 전극(700)을 회로 보호 소자(10)의 일 측면으로부터 타 측면으로 형성하는 경우에 비해 공통 모드 노이즈 필터(100)의 코일 패턴과 ESD 보호 소자(200)의 외부 전극의 거리가 멀기 때문에 기생 캐패시턴스를 줄일 수 있다. 따라서, 회로 보호 소자는 고주파를 사용하는 입출력 단자에서 캐패시턴스가 변하거나 그로 인한 신호 왜곡 현상이 발생하지 않는다.
상기와 같은 본 발명의 일 실시 예에 따른 공통 모드 노이즈 필터(100) 및 ESD 보호 소자(200)가 복합된 회로 보호 소자(10)는 전자기기에 사용되는 2 채널의 입출력 단자와 시스템 사이에 제 1 외부 전극(500) 및 제 2 외부 전극(600)이 접속되고, 접지 단자 사이에 제 3 외부 전극(700)이 접속되어 도 4의 등가 회로와 같이 공통 모드 노이즈를 제거할 뿐만 아니라 입출력 단자로 유입되는 정전기를 접지 단자로 흘려줄 수 있다.
즉, 공통 모드 노이즈 필터(100)가 인덕터로 작용하여 공통 모드 노이즈를 억제하고, 회로 보호 소자(10)의 양단 사이에 원하지 않는 소정 전압 이상의 전압이 인가되면, ESD 보호 물질의 도전성 입자 사이에 방전이 일어나게 되어 접지 단자로 전류를 흘려주고, 해당 회로 보호 소자(10)의 양단 사이의 전압 차이를 줄이 게 된다. 이때, 회로 보호 소자(10)의 양단은 도통 상태가 되는 것이 아니기 때문에, 입력 신호는 왜곡 없이 그대로 입출력 단자에 전달된다. 즉, 회로 보호 소자(10)는 정전기 발생시에도, 해당 정전기는 해당 회로 보호 소자를 통하여 접지로 빠져나가게 되어 회로를 보호하는 동시에 시스템이 주고받는 신호는 그대로 유지된다.
또한, 채널 수가 증가되어 하나의 소자를 이용하여 많은 채널을 통해 들어오는 공통 모드 노이즈 및 ESD를 방지할 수 있으므로 회로 보호 소자의 수를 줄일 수 있고, 그에 따라 전자기기의 사이즈를 줄일 수 있다.
그리고, 공통 모드 노이즈 필터(100)와 ESD 보호 소자(200) 사이의 기생 캐패시턴스를 대폭 줄일 수 있어 공통 모드 노이즈 필어(100)을 통해 전달되는 신호의 왜곡을 방지함으로써 신뢰성을 향상시킬 수 있다.
상기와 같은 본 발명의 일 실시 예에 따른 공통 모드 노이즈 필터와 ESD 보호 소자가 적층되어 형성된 회로 보호 소자의 제조 방법을 도 5를 이용하여 설명하면 다음과 같다.
S110 : 비자성체 물질이 혼합된 예를들어 직사각형 형상의 시트와 자성체 물질이 혼합된 예를들어 직사각형 형상의 시트를 복수 마련한다. 비자성체 물질이 혼합된 시트를 형성하기 위해 Al2O3, 글래스 프리트 등을 포함하는 조성에 B2O3-SiO2계 유리, Al2O3-SiO2계 유리, 기타 세라믹 물질 가운데 페라이트와 열팽창률이 유사한 비자성체 재료를 혼합하여 알코올류 등의 용매로 24시간 볼밀(Ball Mill)하여 원료 분말을 준비한다. 또한, 자성체 물질이 혼합된 시트를 형성하기 위해 Al2O3, 글래스 프리트 등을 포함하는 조성에 페이라트, Ni계, Ni-Zn계, Ni-Zn-Cu계 등의 자성체 물질을 혼합하여 알코올류 등의 용매로 24시간 볼밀(Ball Mill)하여 원료 분말을 준비한다. 준비된 원료 분말에 첨가제로 유기 바인더(binder)를 원료 분말 대비 약 6wt% 정도 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 투입하고, 소형 볼 밀(ball mill)로 약 24시간 동안 밀링(milling) 및 혼합하여 슬러리(slurry)를 제조한 후 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 원하는 두께의 시트를 제조한다.
S120 : 비자성체 물질이 혼합된 시트들중에 선택된 시트의 소정 영역에 홀을 형성한다. 즉, 공통 모드 노이즈 필터(100)의 제 1, 제 4, 제 5 및 제 8 시트(110, 140, 150 및 180)에 각각 홀들(111, 141, 151 및 181)을 형성하고, ESD 보호 소자(20)의 제 1 내지 제 4 시트(210, 220, 230 및 240)에 각각 복수의 홀을 형성한다. 이러한 홀들은 레이저 펀칭 또는 기계적 펀칭 방법 등에 의해 형성되며, 수㎛ 정도의 크기로 형성한다.
S130 : 그리고, 공통 모드 노이즈 필터(100)로 이용되는 제 1, 제 4, 제 5 및 제 8 시트(110, 140, 150 및 180)에 형성된 홀들(111, 141, 151 및 181) 및 ESD 보호 소자(20)로 이용되는 제 2 내지 제 4 시트(220, 230 및 240)에 형성된 홀들을 Pd, Ag/Pd, Ag 등의 도전성 페이스트로 매립한다. 그리고, ESD 보호 소자(200) 로 이용되는 제 1 시트(210)에 형성된 홀들을 ESD 보호 물질로 매립한다. ESD 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 한편, ESD 보호 물질은 상기 혼합 물질에 ZnO 등의 배리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 이외에도 다양한 ESD 보호 소자용 물질을 사용할 수 있다.
S140 : 공통 모드 노이즈 필터(100)를 구현하기 위해 선택된 시트상에 원하는 내부 전극 및 코일 패턴을 형성하고, ESD 보호 소자(200)를 구현하기 위해 선택된 시트상에 내부 전극을 형성한다. 즉, 공통 모드 노이즈 필터(100)를 구현하기 위해 제 1, 제 4, 제 5 및 제 8 시트(110, 140, 150 및 180)에 내부 전극을 형성하고, 제 2, 제 3, 제 6 및 제 7 시트(120, 130, 160 및 170)에 내부 전극 및 코일 패턴을 형성한다. 또한, ESD 보호 소자(200)를 구현하기 위해 제 1 및 제 2 시트(210 및 220)상에 내부 전극을 형성한다. 이들 내부 전극 및 코일 패턴들은 스크린 프린팅 등의 방법으로 Pd, Ag/Pd, Ag 등의 도전성 페이스트를 인쇄하여 형성한다.
S150 : 자성체 시트와 절연체 시트, 그리고 소정의 내부 전극, 코일 패턴 및 홀 등이 형성된 시트들을 적층한 후 적층한 후 이들 적층 시트를 200∼700 kgf/㎠의 압력으로 압착하고, 적층물을 원하는 단위 칩 크기로 절단하여 직육면체의 적층물을 제조한다.
S160 : 계속하여 이러한 시트 적층물을 소성로에서 230∼350℃의 온도로 20시간∼40시간 동안 하소(Burn-out)하여 바인더 성분을 제거하고, 700∼900℃의 온도로 20∼40시간 동안 소성한다.
S170 : 소성로에서 소성된 시트 적층물의 일측 및 타측 외부면에 제 1 및 제 2 외부 전극(500 및 600)을 형성하고, 이를 600∼800℃의 온도로 30분∼2시간 동안 소성하여 본 발명의 제 1 실시 예에 따른 회로 보호 소자를 완성한다. 여기서, 제 1 외부 전극(500)은 공통 모드 노이즈 필터(100)의 내부 전극(122, 132, 152 및 182) 및 ESD 보호 소자(200)의 내부 전극(215, 216, 217 및 218)과 접속되도록 형성하고, 제 2 외부 전극(600)은 공통 모드 노이즈 필터(100)의 내부 전극(121, 124, 152 및 172)과 접속되도록 형성한다. 또한, 제 3 외부 전극(700)은 ESD 보호 소자(200)의 제 4 시트(240)의 홀들에 매립된 도전성 물질을 그대로 이용할 수 있고, 매립된 도전성 물질 상부에 외부 전극을 추가로 형성할 수도 있다.
도 6은 본 발명에 따른 회로 보호 소자를 구성하는 공통 모드 노이즈 필터의 제 1 변형 예에 따른 분해 사시도이다.
도 6을 참조하면, 공통 모드 노이즈 필터(100)는 내부 전극, 코일 패턴 및 홀이 선택적으로 각각 형성된 제 1 내지 제 3 시트(110, 120 및 130)가 적층되어 구성된다. 제 1 내지 제 3 시트(110, 120 및 130)는 각각 자성체 시트를 이용한다.
제 1 시트(110)상에는 홀들(111 및 116), 내부 전극들(112 및 117), 그리고 코일 패턴들(113 및 118)이 형성된다. 홀들(111 및 116)은 각각 제 1 시트(110) 중 앙 부근의 소정 영역에 서로 소정 간격 이격되어 형성되고, 전도성 페이스트에 의해 매립된다. 내부 전극들(112 및 117)은 각각 코일 패턴들(113 및 118)이 연장되어 형성된 것이며, 제 1 시트(110)의 일 장변의 소정 영역에서 노출되고, 서로 소정 간격 이격되도록 형성된다. 또한, 코일 패턴들(113 및 118)은 각각 내부 전극들(112 및 117)으로부터 홀들(111 및 116)까지 나선 형상으로 형성되며, 서로 중첩되지 않도록 이격되어 형성된다.
제 2 시트(120)상에는 홀들(121, 124, 126 및 129), 내부 전극들(122 및 127), 그리고 코일 패턴들(123 및 128)이 형성된다. 홀(121)은 제 1 시트(110)의 홀(111)과 대응되는 제 2 시트(120)의 소정 영역에 형성되며, 홀(124)은 홀(121)과 소정 간격 이격되어 형성된다. 또한, 홀(126)은 제 1 시트(110)의 홀(116)과 대응되는 제 2 시트(120)의 소정 영역에 형성되며, 홀(129)은 홀(126)과 소정 간격 이격되어 형성된다. 내부 전극들(122 및 127)은 각각 코일 패턴(123 및 128)이 연장되어 형성된 것이며, 서로 소정 간격 이격되어 제 2 시트(120)의 일 장변의 소정 영역에서 일부 노출되어 형성된다. 그리고, 코일 패턴(123)은 내부 전극(122)으로부터 홀(124)까지 나선 형상으로 형성되고, 코일 패턴(128)은 내부 전극(127)으로부터 홀(129)까지 나선 형상으로 형성되며, 서로 중첩되지 않도록 이격되어 형성된다.
제 3 시트(130)상에는 내부 전극들(131, 132, 133 및 134)이 형성된다. 내부 전극들(131, 132, 133 및 134)은 내부 전극(112, 117, 122 및 127)이 노출된 제 1 및 제 2 시트(110 및 120)의 일 장변과 반대쪽의 제 3 시트(130)의 타 장변으로 연 장되어 형성된다. 내부 전극(231)은 홀(111 및 121)과 대응되는 제 3 시트(130)의 소정 영역으로부터 제 3 시트(130)의 타 장변에서 노출되도록 직선 형태로 형성되고, 내부 전극(132)은 홀(124)과 대응되는 제 3 시트(130)의 소정 영역으로부터 제 3 시트(130)의 타 장변에서 노출되도록 직선 형태로 형성된다. 또한, 내부 전극(133)은 홀(116 및 126)과 대응되는 제 3 시트(130)의 소정 영역으로부터 제 3 시트(130)의 타 장변에서 노출되도록 직선 형태로 형성되고, 내부 전극(134)은 홀(129)과 대응되는 제 3 시트(130)의 소정 영역으로부터 제 3 시트(130)의 타 장변에서 노출되도록 직선 형태로 형성된다.
상기 내부 전극들 및 코일 패턴들은 각각 전도성 페이스트를 이용하여 스크린 인쇄법, 스퍼터링, 증발법 또는 졸겔 코팅법 등을 이용하여 형성한다. 또한, 홀들은 전도성 페이스트에 의해 매립되며, 홀들(111 및 121)을 통해 코일 패턴(113)과 내부 전극(131)이 연결되고, 홀(124)을 통해 코일 패턴(121)과 내부 전극(132)이 연결된다. 또한, 홀들(116 및 126)을 통해 코일 패턴(118)과 내부 전극(133)이 연결되고, 홀(129)을 통해 코일 패턴(128)과 내부 전극(134)이 연결된다.
한편, 제 1 시트(110) 상부와 제 3 시트(130) 하부에 각각 자성체 시트(820 및 860)이 마련될 수 있다.
상기와 같은 본 발명의 제 1 변형 예에 따른 회로 보호 소자의 공통 모드 노이즈 필터(100)는 자성체 시트를 이용하여 제작하고, 그 상부에 코일 패턴 및 내부 전극을 형성함으로써 제 1 시트(110)를 중심으로 그 상부 및 하부에 코일이 감긴 형상으로 제작된다. 그리고, 제 1 시트(110) 상부 및 하부에 각각 자성체 시트가 구성되므로 자속의 누설이 방지될 수 있다. 따라서, 자성체 시트를 이용하기 때문에 별도의 자심을 형성할 필요가 없으며, 그에 따라 구조가 간단해지고, 제조 공정을 단순화시킬 수 있다.
도 7은 본 발명에 따른 회로 보호 소자를 구성하는 공통 모드 노이즈 필터의 제 2 변형 예에 따른 분해 사시도이다.
공통 모드 노이즈 필터(100)는 내부 전극, 코일 패턴, 자성체 페이스트가 매립된 홀 및 전도성 페이스트가 매립된 홀이 선택적으로 각각 형성된 복수의 시트(110, 120, 130 및 140)가 적층되어 구성된다.
제 1 시트(110)상에는 소정 영역, 바람직하게는 중앙 영역에 홀들(110a 및 110b)이 서로 이격되어 형성되고, 홀들(110a 및 110b)이 자성체 페이스트에 의해 매립된다. 자성체 페이스트는 페이라트, Ni계, Ni-Zn계, Ni-Zn-Cu계 등을 포함한다.
제 2 시트(120)상에는 복수의 홀(120a, 120b, 121 및 126), 복수의 내부 전극(122 및 127), 그리고 복수의 코일 패턴(123 및 128)이 형성된다. 홀들(120a 및 120b)은 제 1 시트(110)상에 형성된 홀들(110a 및 110b)과 대응되는 제 2 시트(120) 상의 중앙 영역에 형성되어 자성체 페이스트에 의해 매립된다. 홀들(121 및 126)은 각각 홀들(120a 및 120b)과 소정 간격 이격되어 형성되고, 전도성 페이스트에 의해 매립된다. 내부 전극(122 및 127)은 각각 코일 패턴(123 및 128)으로 부터 연장되어 형성되며, 제 2 시트(120)의 일 장변의 소정 영역에서 노출되고, 서로 소정 간격 이격되도록 형성된다. 또한, 코일 패턴들(123 및 128)은 각각 내부 전극들(122 및 127)로부터 홀(121 및 126)까지 나선 형상으로 형성되며, 서로 중첩되지 않도록 이격되어 형성된다.
제 3 시트(130)상에는 복수의 홀(130a, 130b, 131, 134, 136 및 139), 복수의 내부 전극(132 및 137), 그리고 복수의 코일 패턴(133 및 138)이 형성된다. 홀들(130a 및 130b)은 제 1 및 제 2 시트(110 및 120)상에 각각 형성된 홀들(110a 및 110b, 120a 및 120b)과 대응되는 제 3 시트(130) 상의 중앙 영역에 형성되어 자성체 페이스트에 의해 매립된다. 홀들(131 및 134)는 홀(130a)과 소정 간격 이격되며, 홀(130a)을 중심으로 대칭적으로 형성되어 전도성 페이스트에 의해 매립된다. 또한, 홀들(136 및 139)은 홀(130b)과 소정 간격 이격되며, 홀(130b)을 중심으로 대칭적으로 형성되어 전도성 페이스트에 의해 매립된다. 물론 홀들(130a, 130b, 131, 134, 136 및 139)은 서로 소정 간격 이격되어 형성된다. 내부 전극(132 및 137)은 각각 코일 패턴(133 및 138)으로부터 연장되어 형성되며, 제 3 시트(130)의 일 장변의 소정 영역에서 노출되고, 서로 소정 간격 이격되도록 형성된다. 또한, 코일 패턴들(133 및 138)은 각각 내부 전극들(132 및 137)로부터 각각 홀(134 및 139)까지 나선 형상으로 형성되며, 서로 중첩되지 않도록 이격되어 형성된다.
제 4 시트(40)상에는 복수의 내부 전극(141, 142, 143 및 144) 및 복수의 홀(140a 및 140b)이 형성된다. 홀들(140a 및 140b)은 제 1 내지 제 3 시트(110, 120 및 130)에 각각 형성된 홀들(110a 및 110b, 120a 및 120b, 130a 및 130b)과 각 각 대응되는 제 3 시트(130)의 중앙 영역에 형성되며, 페이라트, Ni계, Ni-Zn계, Ni-Zn-Cu계 등의 자성체 페이스트에 의해 매립된다. 또한, 복수의 내부 전극(141, 142, 143 및 144)은 제 2 및 제 3 시트(120 및 130) 각각에 형성된 내부 전극들(122 및 127, 132 및 137)이 노출된 일 장변과 반대쪽의 제 4 시트(140)의 타 장변으로 연장되어 형성되는데, 내부 전극(141)은 홀들(121 및 131)과 대응되는 제 4 시트(140)의 소정 영역으로부터 제 4 시트(140)의 타 장변에서 노출되도록 직선 형태로 형성된다. 그리고, 내부 전극(142)은 홀(134)과 대응되는 제 4 시트(140)의 소정 영역으로부터 제 4 시트(140)의 타 장변에서 노출되도록 형성되고, 내부 전극(143)은 홀들(126 및 136)과 대응되는 제 4 시트(140)의 소정 영역으로부터 제 4 시트(140)의 타 장변에서 노출되도록 직선 형태로 형성된다. 또한, 내부 전극(144)은 홀(139)과 대응되는 제 4 시트(140)의 소정 영역으로부터 제 4 시트(140)의 타 장변에서 노출되도록 형성된다.
복수의 내부 전극(112, 117, 122, 127, 132 및 137) 및 복수의 코일 패턴(212, 217, 223 및 227)은 각각 전도성 페이스트, 스퍼터링, 스크린 인쇄법, 증발법 또는 졸겔 코팅법 등을 이용하여 형성한다. 또한, 홀들(110a 및 110b, 120a 및 120b, 130a 및 130b, 140a 및 140b)은 각각 자성체 페이스트에 의해 매립되고, 홀들(121 및 126, 131 및 134, 136 및 139)은 각각 전도성 페이스트에 의해 매립되어 홀들(121 및 131)을 통해 코일 패턴(123)과 내부 전극(141)이 연결되고, 홀(134)을 통해 코일 패턴(133)과 내부 전극(142)이 연결된다. 또한, 홀들(126 및 136)을 통해 코일 패턴(128)과 내부 전극(143)이 연결되고, 홀(139)을 통해 코일 패턴(138)과 내부 전극(144)이 연결된다. 따라서, 두개의 자성체 기둥을 중심으로 코일이 각각 감긴 듀얼 솔레노이드(solenoid) 타입의 공통 모드 노이즈 필터가 형성된다.
한편, 제 1 시트(110) 상부와 제 4 시트(140) 하부에 각각 자성체 시트(820 및 860)이 마련될 수 있다.
상기와 같은 본 발명의 제 2 변형 예에 따른 공통 모드 노이즈 필터는 적층된 복수의 시트에 수직으로 형성된 홀에 매립된 자성체 페이스트로 이루어진 자심에 도전성 패턴으로 이루어진 코일이 감긴 형상의 솔레노이드 타입으로 제작된다.
도 8은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 1 변형 예에 따른 분해 사시도이고, 도 9는 이에 따른 회로 보호 소자 하부면의 결합 사시도이다.
ESD 보호 소자(200)는 내부 전극 및 홀이 각각 선택적으로 형성된 제 1 내지 제 3 시트(210, 220, 230 및 240)가 적층되어 구성되는데, 제 1, 제 2 및 제 3 시트(210, 220 및 230)의 구성은 도 3에서 설명된 구성과 동일하므로 그 설명을 생략하기로 한다.
제 4 시트(240)에는 제 1 및 제 2 절개부(245 및 246)가 서로 이격되어 형성된다. 제 1 절개부(245)는 제 3 시트(230)의 제 1 및 제 2 홀(231 및 232)에 대응되는 영역에 제 1 및 제 2 홀(231 및 232)을 포함하도록 형성된다. 또한, 제 2 절 개부(246)은 제 3 시트(230)의 제 3 및 제 4 홀(233 및 234)에 대응되는 영역에 제 3 및 제 4 홀(233 및 234)을 포함하도록 형성된다. 이들 절개부(245 및 246)은 전도성 페이스트에 의해 매립되어 제 3 외부 전극(710 및 720)으로서 접지 단자에 연결된다.
이러한 회로 보호 소자의 상부면의 결합 사시도는 도 1과 동일하고, 하부면의 결합 사시도는 도 9와 같다.
도 10은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 2 변형 예에 따른 분해 사시도이고, 도 11은 하부면의 결합 사시도이다.
ESD 보호 소자(200)는 내부 전극 및 홀이 각각 선택적으로 형성된 제 1 내지 제 4 시트(210, 220, 230 및 240)가 적층되어 구성되는데, 제 1, 제 2 및 제 3 시트(210, 220 및 230)의 구성은 도 3에서 설명된 구성과 동일하므로 그 설명을 생략하기로 한다.
제 4 시트(240)에는 하나의 절개부(245)가 형성된다. 절개부(245)는 제 3 시트(230)의 제 1 내지 제 4 홀(231, 232, 233 및 234)에 대응되는 영역에 이들 홀들을 포함하도록 형성되어 전도성 페이스트에 의해 매립되어 제 3 외부 전극(700)으로서 접지 단자와 연결된다.
이러한 회로 보호 소자의 상부면의 결합 사시도는 도 1과 동일하고, 하부면의 결합 사시도는 도 11과 같다.
도 12는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 3 변형 예에 따른 분해 사시도이다.
ESD 보호 소자(200)는 내부 전극 및 홀이 각각 선택적으로 형성된 제 1 내지 제 4 시트(210, 220, 230 및 240)가 적층되어 구성된다. 제 3 및 제 4 시트(230 및 240)의 구성은 상기 본 발명의 실시 예에서 설명된 구성과 동일하므로 생략하고, 제 1 및 제 2 시트(210 및 220)의 구성에 대해서 설명하면 다음과 같다.
제 1 시트(210)의 상면에는 타 장변과 소정 간격 이격되어 형성된 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)과, 일 장변과 소정 간격 이격되어 형성된 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)과, 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)과 연결되도록 타 장변에 노출되어 형성되며 서로 이격된 제 1 내지 제 4 내부 전극(215a, 216a, 217a 및 218a)과, 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)과 연결되도록 일 장변에 노출되어 형성되며 서로 이격된 제 5 내지 제 8 내부 전극(215b, 216b, 217b 및 218b)이 형성된다. 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)과 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)은 서로 마주보는 위치에 형성된다. 예를들어 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a) 각각은 제 1 시트(210)의 일 단변 및 타 단변을 타 장변으로부터 일 장변으로 1/4 분할하는 영역을 이은 선의 1/8, 3/8, 5/8 및 7/8 분할하는 영역에 형성된다. 또한, 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)은 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)과 일 단변 길이의 1/2 간격을 유지하여 마주보고 형성된다. 그리고, 제 1 내지 제 4 내부 전극(215a, 216a, 217a 및 218a) 제 1 시트(210)의 타 장변으로 노 출되도록 형성되며, 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)과 연결되도록 직선 형태 및 소정 폭으로 형성된다. 또한, 제 5 내지 제 8 내부 전극(215b, 216b, 217b 및 218b)은 제 1 시트(210)의 일 장변으로 노출되도록 형성되며, 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)과 연결되도록 직선 형태 및 소정 폭으로 형성된다.
제 2 시트(220)의 상면에는 제 1 내지 제 4 홀(221, 222, 223 및 224)과 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)이 형성된다. 제 1 내지 제 4 홀(211, 212, 213 및 214)은 제 1 시트(210)의 일 단변 및 타 단변을 반분하는 영역을 이은 선을 1/8, 3/8, 5/8 및 7/8 분할하는 영역에 형성된다. 또한, 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)은 제 1 시트(210)의 일 장변 및 타 장변에 노출되지 않도록 일 장변 및 타 장변과 소정 간격 이격되어 형성되며, 일 측이 제 1 내지 제 4 홀(221a, 222a, 223a 및 224a)와 연결되고 타 측이 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)과 연결되도록 직선 형태 및 소정 폭으로 형성된다. 예를들어 제 1 내지 제 4 내부 전극(225, 226, 227 및 228)은 제 1 시트(210)의 제 1 내지 제 4 홀(211a, 212a, 213a 및 214a)에 각각 대응되는 영역으로부터 제 1 내지 제 4 홀(221, 222, 223 및 224)을 지나 제 1 시트(210)의 제 5 내지 제 8 홀(211b, 212b, 213b 및 214b)에 각각 대응되는 영역까지 형성된다.
여기서, 제 1 시트(210)의 홀들(211a, 212a, 213a 및 214a, 211b, 212b, 213b 및 214b)은 ESD 보호 물질에 의해 매립된다. ESD 보호 물질은 PVA(Polyvinyl Alcohol) 또는 PVB(Polyvinyl Butyral) 등의 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W 등의 도전성 물질을 혼합한 물질로 형성할 수 있다. 또한, ESD 보호 물질은 상기 혼합 물질에 ZnO 등의 바리스터 물질 또는 Al2O3 등의 절연성 세라믹 물질을 더 혼합하여 형성할 수도 있다. 그리고, 제 2 시트(220)의 홀들(221, 222, 223 및 224)은 전도성 페이스트에 의해 매립되고, 제 1 시트(210)의 내부 전극들(215a, 216a, 217a 및 218a, 215b, 216b, 217b 및 218b) 및 제 2 시트(220)의 내부 전극들(225, 226, 227 및 228)은 전도성 페이스트를 이용하여 스크린 인쇄법, 스퍼터링, 증발법 또는 졸겔 코팅법 등을 이용하여 형성한다.
도 13은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 4 변형 예에 따른 분해 사시도로서, 제 1 및 제 2 시트(210 및 220)은 도 12를 이용하여 설명된 제 3 변형 예과 동일하게 구성되고, 제 3 및 제 4 시트(230 및 240)은 도 8을 이용하여 설명된 제 1 변형 예와 동일하게 구성된다.
도 14는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 5 변형 예에 따른 분해 사시도로서, 제 1 및 제 2 시트(210 및 220)은 도 12를 이용하여 설명된 제 3 변형 예과 동일하게 구성되고, 제 3 및 제 4 시트(230 및 240)은 도 10을 이용하여 설명된 제 2 변형 예와 동일하게 구성된다.
도 15는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 6 변형 예에 따른 분해 사시도로서, 제 2 및 제 3 시트(220 및 230)에 두개의 절개부(221a, 222a 및 231a, 232a)가 형성된다. 즉, 상기 제 2 변형 예에서는 제 2 및 제 3 시트(220 및 230)에 복수의 홀, 예를들어 4개의 홀들이 형성되었으나, 제 6 변형 예에서는 제 2 및 제 3 시트(220 및 230)에 제 4 시트(240)에 형성된 절개부(245 및 246)와 대응되는 위치에 절개부(221a, 222a 및 231a, 232a)가 형성된다. 여기서, 제 2 및 제 3 시트(220 및 230)에 형성된 절개부(221a, 222a 및 231a, 232a)는 제 4 시트(240)에 형성된 절개부(245 및 246)보다 작은 사이즈로 형성될 수 있다. 이러한 제 6 변형 예를 제 2 변형 예 뿐만 아니라 본 발명에서 설명된 ESD 보호 소자의 제 2 및 제 3 시트에 형성되는 홀 구조로서 이용될 수 있다.
도 16은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 7 변형 예에 따른 분해 사시도로서, 제 2 및 제 3 시트(220 및 230)에 절개부(221a 및 231a)가 형성된다. 즉, 상기 제 2 변형 예의 설명에서는 제 2 및 제 3 시트(220 및 230)에 복수의 홀들, 예를들어 4개의 홀들이 형성되었으나, 제 7 변형 예에서는 제 2 및 제 3 시트(220 및 230)에 제 4 시트(240)에 형성된 절개부(245)와 대응되는 위치에 절개부(221a 및 231a)가 형성된다. 여기서, 제 2 및 제 3 시트(220 및 230)에 형성된 절개부(221a 및 231a)는 제 4 시트(240)에 형성된 절개부(245)보다 작은 사이즈로 형성될 수 있다. 이러한 제 6 변형 예를 제 2 변형 예 뿐만 아니라 본 발명에서 설명된 ESD 보호 소자의 제 2 및 제 3 시트에 형성되는 홀 구조로서 이용될 수 있 다.
도 17은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 8 변형 예에 따른 분해 사시도로서, 제 1 시트(210)의 홀들(211, 212, 213 및 213)이 제 1 시트(210)의 중앙부에 형성되어 ESD 보호 물질이 매립되고, 내부 전극(215, 216, 217 및 218)이 ESD 보호 물질이 매립된 홀들(211, 212, 213 및 213)을 덮도록 형성된다. 이에 따라, 제 2 시트(210)에는 제 1 시트(210)의 홀들(211, 212, 213 및 213)에 대응되는 위치에 홀들(221, 221, 231 및 241)이 형성되고, 이전 실시 예에서 설명되었던 내부 전극이 형성되지 않는다.
도 18은 본 발명에 따른 회로 보호 소자의 제 3 외부 전극의 형태에 따른 기생 캐패시턴스의 변화를 측정한 그래프로서, 본 발명의 경우와 종래의 ESD 보호 소자와 연결되는 외부 전극이 회로 보호 소자의 측면에 형성된 경우의 기생 캐패시턴스의 변화를 측정한 그래프이다. 여기서, A는 종래의 회로 보호 소자의 측면에 외부 전극이 형성된 경우, B는 도 2에 도시된 바와 같이 제 3 외부 전극이 소자 밑면에 네개 구성된 경우, C는 도 9에 도시된 바와 같이 제 3 외부 전극이 소자 밑면에 두개 구성된 경우, 그리고 D는 도 11에 도시된 바와 같이 제 3 외부 전극이 소자 밑면에 하나 구성된 경우의 기생 캐패시턴스를 나타낸다. 기생 캐패시턴스는 공통 모드 노이즈 필터와 제 3 외부 전극 사이에서 발생되는 것을 측정한 것으로, 기생 캐패시턴스는 공통 모드 노이즈 필터의 코일 패턴과 제 3 외부 전극 사이의 거리가 멀고 중첩 면적이 좁을수록 작아진다. 그래프를 통해 알 수 있는 바와 같이 종래의 경우 기생 캐패시턴스가 1㎊ 이상을 나타낸다. 이 경우 공통 모드 노이즈 필터를 통해 전달되는 신호의 왜곡 현상이 발생된다. 그러나, 본 발명의 경우 제 3 외부 전극의 수가 많을수록 기생 캐패시턴스는 낮아지지만, 모든 경우 기생 캐패시턴스가 0.8㎊ 이하를 나타낸다.
캐패시턴스가 1㎊ 미만, 특히 0.8㎊ 이하이기 때문에 회로 보호 소자는 고주파를 사용하는 입출력 단자에서 캐패시턴스가 변하거나 그로 인한 신호 왜곡 현상이 발생하지 않는다. 따라서, 신뢰성을 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예 및 변형 예들을 설명하였으나, 본 발명은 상기 실시 예 및 변형 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
도 1은 본 발명에 따른 회로 보호 소자의 상부 결합 사시도.
도 2는 본 발명에 따른 회로 보호 소자의 하부 결합 사시도.
도 3은 본 발명에 따른 회로 보호 소자의 분해 사시도.
도 4는 본 발명에 따른 회로 보호 소자의 등가 회로도.
도 5는 본 발명에 따른 회로 보호 소자의 제조 방법을 설명하기 위한 공정 흐름도.
도 6은 본 발명에 따른 회로 보호 소자의 공통 모드 노이즈 필터의 제 1 변형 예에 따른 분해 사시도.
도 7은 본 발명에 따른 회로 보호 소자의 공통 모드 노이즈 필터의 제 2 변형 예에 따른 분해 사시도.
도 8 및 도 9는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 1 변형 예에 따른 분해 사시도 및 하부 결합 사시도.
도 10 및 도 11은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 2 변형 예에 따른 분해 사시도 및 하부 결합 사시도.
도 12는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 3 변형 예에 따른 분해 사시도.
도 13은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 4 변형 예에 따른 분해 사시도.
도 14는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 5 변형 예에 따른 분해 사시도.
도 15는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 6 변형 예에 따른 분해 사시도.
도 16는 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 7 변형 예에 따른 분해 사시도.
도 17은 본 발명에 따른 회로 보호 소자의 ESD 보호 소자의 제 8 변형 예에 따른 분해 사시도.
도 18은 본 발명에 따른 회로 보호 소자의 제 3 외부 전극의 형태에 따른 기생 캐패시턴스의 변화를 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10 : 회로 보호 소자 100 : 공통 모드 노이즈 필터
200 : ESD 보호 소자 300 : 상부 커버층
500 : 제 1 외부 전극 600 : 제 2 외부 전극
700 : 제 3 외부 전극

Claims (16)

  1. 코일 패턴을 포함하는 공통 모드 노이즈 필터와 ESD 보호 물질이 매립된 홀을 포함하는 ESD 보호 소자가 적층된 적층체;
    상기 적층체의 일 측면 및 타 측면에 형성된 제 1 및 제 2 외부 전극; 및
    상기 적층체의 상부면 또는 하부면에 형성되며, 상기 제 1 및 제 2 외부 전극과 이격된 제 3 외부 전극을 포함하는 회로 보호 소자.
  2. 제 1 항에 있어서, 상기 공통 모드 노이즈 필터는 외부로 노출된 내부 전극, 코일 패턴 및 전도성 물질이 매립된 홀이 선택적으로 형성된 복수의 시트를 포함하는 회로 보호 소자.
  3. 제 2 항에 있어서, 상기 복수의 시트는 자성체 물질이 매립된 홀이 선택적으로 더 형성된 회로 보호 소자.
  4. 제 1 항에 있어서, 상기 공통 모드 노이즈 필터 상부, 상기 공통 모드 노이즈 필터와 상기 ESD 보호 소자 사이에 형성된 적어도 하나의 자성체 시트를 더 포함하는 회로 보호 소자.
  5. 제 1 항에 있어서, 상기 ESD 보호 소자는 외부로 노출된 내부 전극, 전도성 물질이 매립된 홀 및 ESD 보호 물질이 매립된 홀이 선택적으로 형성된 복수의 시트를 포함하는 회로 보호 소자.
  6. 제 5 항에 있어서, 상기 ESD 보호 물질은 유기물에 RuO2, Pt, Pd, Ag, Au, Ni, Cr, W에서 선택된 적어도 하나 이상의 도전성 물질을 혼합한 물질로 형성하는 회로 보호 소자.
  7. 제 6 항에 있어서, 상기 ESD 보호 물질은 상기 혼합 물질에 바리스터 물질 또는 절연성 세라믹 물질을 더 혼합하여 형성하는 회로 보호 소자.
  8. 제 1 항에 있어서, 상기 제 1 외부 전극은 상기 공통 모드 노이즈 필터 및 ESD 보호 소자와 연결되고, 상기 제 2 외부 전극은 상기 공통 모드 노이즈 필터와 연결되며, 상기 제 3 외부 전극은 상기 ESD 보호 소자와 연결되는 회로 보호 소자.
  9. 제 1 항에 있어서, 상기 제 1 및 제 2 외부 전극은 입출력 단자와 회로 사이에 연결되고, 상기 제 3 외부 전극은 접지 단자와 연결되는 회로 보호 소자.
  10. 제 2 항 또는 제 5 항에 있어서, 상기 제 1 외부 전극은 상기 공통 모드 노이즈 필터의 일측으로 노출된 상기 내부 전극 및 상기 ESD 보호 소자의 상기 내부 전극과 연결되고, 상기 제 2 외부 전극은 상기 공통 모드 노이즈 필터의 타측으로 인출된 내부 전극과 연결되는 회로 보호 소자.
  11. 제 5 항에 있어서, 상기 제 3 외부 전극은 상기 ESD 보호 소자의 전도성 물질이 매립된 홀과 연결되는 회로 보호 소자.
  12. 제 1 항에 있어서, 상기 ESD 보호 소자는 ESD 보호 물질이 매립된 복수의 제 1 홀 및 상기 제 1 홀과 연결되어 일측 외부로 노출된 복수의 제 1 내부 전극이 형성된 제 1 시트;
    전도성 물질이 매립된 복수의 홀 및 상기 홀들과 연결되며 상기 제 1 시트의 홀들과 연결되는 복수의 내부 전극이 형성된 제 2 시트;
    상기 제 2 시트의 복수의 홀들과 대응되는 위치에 형성되며, 전도성 물질이 매립된 복수의 홀이 형성된 제 3 시트; 및
    상기 제 3 시트의 복수의 홀들과 대응되는 위치에 형성되며, 전도성 물질이 매립되어 제 3 외부 전극이 형성된 제 4 시트를 포함하는 회로 보호 소자.
  13. 제 12 항에 있어서, 상기 제 1 시트는 상기 복수의 제 1 홀들과 이격되어 ESD 보호 물질이 매립된 복수의 제 2 홀; 및
    상기 복수의 제 2 홀과 연결되어 타측 외부로 노출된 복수의 제 2 내부 전극이 더 형성된 회로 보호 소자.
  14. 제 12 항에 있어서, 상기 제 4 시트는 자성체 시트인 회로 보호 소자.
  15. 제 12 항에 있어서, 상기 제 3 외부 전극은 적어도 하나 이상 형성된 회로 보호 소자.
  16. 제 1 항에 있어서, 상기 공통 모드 노이즈 필터와 상기 ESD 보호 소자 사이의 기생 캐패시턴스는 1㎊ 미만인 회로 보호 소자.
KR1020070098846A 2007-10-01 2007-10-01 회로 보호 소자 KR100920220B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070098846A KR100920220B1 (ko) 2007-10-01 2007-10-01 회로 보호 소자
PCT/KR2008/005456 WO2009045008A2 (en) 2007-10-01 2008-09-16 Circuit protection device
TW097137608A TWI450642B (zh) 2007-10-01 2008-09-30 電路保護裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098846A KR100920220B1 (ko) 2007-10-01 2007-10-01 회로 보호 소자

Publications (2)

Publication Number Publication Date
KR20090033690A KR20090033690A (ko) 2009-04-06
KR100920220B1 true KR100920220B1 (ko) 2009-10-05

Family

ID=40526808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098846A KR100920220B1 (ko) 2007-10-01 2007-10-01 회로 보호 소자

Country Status (3)

Country Link
KR (1) KR100920220B1 (ko)
TW (1) TWI450642B (ko)
WO (1) WO2009045008A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010007443A1 (de) * 2010-02-10 2011-08-11 Epcos Ag, 81669 Keramisches Vielschichtbauelement
CN103077937B (zh) * 2012-12-30 2015-06-03 深圳中科系统集成技术有限公司 单路静电释放保护器件的加工方法
KR101825695B1 (ko) * 2016-05-16 2018-02-05 주식회사 모다이노칩 회로 보호 소자
KR101825696B1 (ko) * 2016-07-01 2018-02-05 주식회사 모다이노칩 칩 부품 및 그 제조 방법
KR102537426B1 (ko) * 2019-10-11 2023-05-26 주식회사 아모텍 적층형 공통 모드 필터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2584469Y2 (ja) * 1991-07-08 1998-11-05 株式会社村田製作所 バリスタ機能付のノイズフィルタ
JP3204085B2 (ja) * 1996-04-24 2001-09-04 株式会社村田製作所 積層型ノイズフィルタ
JP2006319009A (ja) 2005-05-11 2006-11-24 Matsushita Electric Ind Co Ltd コモンモードノイズフィルタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2767014B2 (ja) * 1992-04-22 1998-06-18 株式会社村田製作所 ノイズフィルタ
CA2113836C (en) * 1992-05-20 2002-01-29 Dongzhi Jin Method and apparatus for identifying objects using compound signal and a detector employing an electrical static coupling technique
US5990417A (en) * 1993-06-07 1999-11-23 Nippon Telegraph And Telephone Corporation Electromagnetic noise absorbing material and electromagnetic noise filter
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP4421874B2 (ja) * 2003-10-31 2010-02-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
TWM284140U (en) * 2005-05-11 2005-12-21 Mag Layers Scient Technics Co Filter of a chip having a shield used to avoid electromagnetic interference and static charge
TWM279030U (en) * 2005-06-23 2005-10-21 Walsin Technology Corp A micro common-mode signal filter capable of protection against static electricity

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2584469Y2 (ja) * 1991-07-08 1998-11-05 株式会社村田製作所 バリスタ機能付のノイズフィルタ
JP3204085B2 (ja) * 1996-04-24 2001-09-04 株式会社村田製作所 積層型ノイズフィルタ
JP2006319009A (ja) 2005-05-11 2006-11-24 Matsushita Electric Ind Co Ltd コモンモードノイズフィルタ

Also Published As

Publication number Publication date
WO2009045008A3 (en) 2009-05-22
TWI450642B (zh) 2014-08-21
WO2009045008A2 (en) 2009-04-09
KR20090033690A (ko) 2009-04-06
TW200934305A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
US9318256B2 (en) Circuit protection device and method of manufacturing the same
KR100845948B1 (ko) 회로 보호 소자 및 그 제조 방법
KR100876206B1 (ko) 회로 보호 소자 및 그 제조 방법
JP4866952B2 (ja) 複合電子部品
US9230723B2 (en) Laminated common mode choke coil and high frequency component
KR100745541B1 (ko) 이종소재를 이용한 적층형 칩 공통모드 바리스터 필터복합소자 및 그 제조방법
KR100684334B1 (ko) 이종소재를 이용한 다련 바리스터-노이즈 필터 복합 소자
KR100920220B1 (ko) 회로 보호 소자
KR20130077400A (ko) 박막형 코일 부품 및 그 제조 방법
JP2007214166A (ja) 複合電子部品およびその製造方法
KR100813195B1 (ko) 정전기 보호 소자
KR20150016101A (ko) 정전기 보호 부품 및 정전기 보호 부품의 제조 방법
KR20100101225A (ko) 회로 보호 소자
JP2012033976A (ja) 複合電子部品
KR100844151B1 (ko) 회로 보호 소자 및 그 제조 방법
KR101135354B1 (ko) 회로 보호 소자 및 그 제조 방법
KR100732128B1 (ko) 이종소재를 이용한 비드-배리스터 복합 소자
KR101138744B1 (ko) 비가역 회로 소자
KR100845947B1 (ko) 회로 보호 소자 및 그 제조 방법
KR100771781B1 (ko) 저항 내장형 ｅｍｉ 필터
US6734754B2 (en) Nonreciprocal circuit device having a protruding electrode
KR100891043B1 (ko) 적층형 칩 소자
KR20090037099A (ko) 적층 칩 소자 및 이의 제조 방법
JP2000331805A (ja) 積層型セラミックアレイ
KR100822932B1 (ko) 저정전용량 칩 소자 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 10