JP2001267037A - サージ吸収素子及びその製造方法 - Google Patents
サージ吸収素子及びその製造方法Info
- Publication number
- JP2001267037A JP2001267037A JP2000078381A JP2000078381A JP2001267037A JP 2001267037 A JP2001267037 A JP 2001267037A JP 2000078381 A JP2000078381 A JP 2000078381A JP 2000078381 A JP2000078381 A JP 2000078381A JP 2001267037 A JP2001267037 A JP 2001267037A
- Authority
- JP
- Japan
- Prior art keywords
- absorbing element
- surge absorbing
- electrode
- discharge space
- discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 量産性がよく、安価で、表面実装が可能であ
り、放電開始電圧のばらつきが小さく、かつ、電極間の
短絡を遅延または防ぐことができるチップ型のサージ吸
収素子を提供すること。 【解決手段】 縁性セラミックス１１の両端に形成され
る外部電極７と導通する主電極８と補助電極９で構成さ
れた一対の内部電極２０が、互いに対向し、この内部電
極２０間で放電空間１０を形成するサージ吸収素子であ
って、補助電極９の先端形状が柱状あるいは錐状であ
り、かつ、柱状の主電極８の平面部が放電空間１０に露
出しており、かつ、その面積が補助電極９の表面積より
大きくしたサージ吸収素子。
り、放電開始電圧のばらつきが小さく、かつ、電極間の
短絡を遅延または防ぐことができるチップ型のサージ吸
収素子を提供すること。 【解決手段】 縁性セラミックス１１の両端に形成され
る外部電極７と導通する主電極８と補助電極９で構成さ
れた一対の内部電極２０が、互いに対向し、この内部電
極２０間で放電空間１０を形成するサージ吸収素子であ
って、補助電極９の先端形状が柱状あるいは錐状であ
り、かつ、柱状の主電極８の平面部が放電空間１０に露
出しており、かつ、その面積が補助電極９の表面積より
大きくしたサージ吸収素子。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路や電子部
品をサージから保護するためのサージ吸収素子に関し、
特に、プリント基板への自動実装の有利な積層チップ型
のサージ吸収素子及びその製造方法に関するものであ
る。
品をサージから保護するためのサージ吸収素子に関し、
特に、プリント基板への自動実装の有利な積層チップ型
のサージ吸収素子及びその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、通信機器等をサージから保護する
サージ吸収素子として、電圧非直線性を有する高抵抗素
子よりなるバリスタや放電空間を気密容器内に封入した
放電式サージ吸収素子等が広く利用されている。
サージ吸収素子として、電圧非直線性を有する高抵抗素
子よりなるバリスタや放電空間を気密容器内に封入した
放電式サージ吸収素子等が広く利用されている。
【０００３】しかし、従来のバリスタは、サージ吸収の
応答性に優れ、素子の小型化や表面実装化が容易である
とういう利点を有しているが、静電容量が大きく信号系
回路に不向きであるという欠点を有する。
応答性に優れ、素子の小型化や表面実装化が容易である
とういう利点を有しているが、静電容量が大きく信号系
回路に不向きであるという欠点を有する。
【０００４】また、図３に示す従来の放電式サージ吸収
素子は、静電容量が小さく、信号系回路にも広く利用さ
れている。この放電式サージ吸収素子を気密構造とする
ため、マイクロギッャプ６を設けて対向する主電極４及
び補助電極５をガラス管３でガラス封入しリード線２を
引き出す構造となっている。そのため、プリント基板へ
の実装は、リード線２を適切な長さに切断し、曲げ加工
を行った後、プリント基板の穴へ挿入し、その後、ハン
ダ付けを行っており、工程が煩雑で、工数が多くかかる
という問題があった。
素子は、静電容量が小さく、信号系回路にも広く利用さ
れている。この放電式サージ吸収素子を気密構造とする
ため、マイクロギッャプ６を設けて対向する主電極４及
び補助電極５をガラス管３でガラス封入しリード線２を
引き出す構造となっている。そのため、プリント基板へ
の実装は、リード線２を適切な長さに切断し、曲げ加工
を行った後、プリント基板の穴へ挿入し、その後、ハン
ダ付けを行っており、工程が煩雑で、工数が多くかかる
という問題があった。
【０００５】現在、多くの電子部品が表面実装型へと移
り変わっており、表面実装型のサージ吸収素子の提案も
なされている。例えば、特開平７−２４５８７８に記載
のごとく、相対向する基板と絶縁スペーサにより、基板
の対向面部に形成された電極部を密閉空間として放電空
間（放電ギャップ）を形成したものである。
り変わっており、表面実装型のサージ吸収素子の提案も
なされている。例えば、特開平７−２４５８７８に記載
のごとく、相対向する基板と絶縁スペーサにより、基板
の対向面部に形成された電極部を密閉空間として放電空
間（放電ギャップ）を形成したものである。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うにして放電ギャップを気密に保つためには、数枚のセ
ラミックス板を張り付ける必要があったり、あるいは、
絶縁スペーサ等を設置する必要があり、放電ギャップを
形成するのに工数がかかるため、大量生産には不向きで
ある。
うにして放電ギャップを気密に保つためには、数枚のセ
ラミックス板を張り付ける必要があったり、あるいは、
絶縁スペーサ等を設置する必要があり、放電ギャップを
形成するのに工数がかかるため、大量生産には不向きで
ある。
【０００７】従って、本発明は、上記従来の課題を解決
するものであり、量産性のよいスクリーン印刷法、グリ
ーンシート法を利用して、低コストで表面実装が可能で
あり、放電開始電圧のばらつきが小さく、かつ、電極間
の短絡を遅延できる長寿命のチップ型サージ吸収素子及
びその製造方法を提供するものである。
するものであり、量産性のよいスクリーン印刷法、グリ
ーンシート法を利用して、低コストで表面実装が可能で
あり、放電開始電圧のばらつきが小さく、かつ、電極間
の短絡を遅延できる長寿命のチップ型サージ吸収素子及
びその製造方法を提供するものである。
【０００８】
【課題を解決するための手段】本発明は、絶縁性セラミ
ックスの両端に形成される外部電極と導通し、主電極と
補助電極から構成された１対の内部電極が互いに対向
し、前記内部電極間に放電空間を有するサージ吸収素子
であって、前記補助電極の先端形状は、円柱または多角
形柱あるいは円錐または多角錐形状であり、かつ、主電
極は、放電空間側の形状が円柱または多角形柱形状であ
り、かつ前記放電空間に前記円柱または多角形柱の平面
が露出しており、その平面の面積が補助電極の放電空間
側の表面積より大きいサージ吸収素子である。
ックスの両端に形成される外部電極と導通し、主電極と
補助電極から構成された１対の内部電極が互いに対向
し、前記内部電極間に放電空間を有するサージ吸収素子
であって、前記補助電極の先端形状は、円柱または多角
形柱あるいは円錐または多角錐形状であり、かつ、主電
極は、放電空間側の形状が円柱または多角形柱形状であ
り、かつ前記放電空間に前記円柱または多角形柱の平面
が露出しており、その平面の面積が補助電極の放電空間
側の表面積より大きいサージ吸収素子である。
【０００９】また、本発明は、絶縁性セラミックスをシ
ート状に形成してグリーンシートを得る工程、放電空間
となる貫通孔をせん断加工またはレーザ加工によりグリ
ーンシートに形成する工程、及び印刷法によりグリーン
シートに内部電極を形成する工程を有し、前記工程で形
成したシートを所定の組み合わせで積み重ね、圧着後、
一体焼結する上記サージ吸収素子の製造方法である。
ート状に形成してグリーンシートを得る工程、放電空間
となる貫通孔をせん断加工またはレーザ加工によりグリ
ーンシートに形成する工程、及び印刷法によりグリーン
シートに内部電極を形成する工程を有し、前記工程で形
成したシートを所定の組み合わせで積み重ね、圧着後、
一体焼結する上記サージ吸収素子の製造方法である。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１を参照しながら説明する。
て、図１を参照しながら説明する。
【００１１】サージ吸収素子におけるサージ吸収は、放
電によって行われる。この放電は、まず、内部電極どう
しが最も近接している補助電極の間で起きる。このとき
の切っ掛け放電の放電電圧が、サージ吸収素子特性を決
めるひとつの放電開始電圧となる。また、放電型のサー
ジ吸収素子では、この放電開始電圧を安定させることが
非常に重要である。
電によって行われる。この放電は、まず、内部電極どう
しが最も近接している補助電極の間で起きる。このとき
の切っ掛け放電の放電電圧が、サージ吸収素子特性を決
めるひとつの放電開始電圧となる。また、放電型のサー
ジ吸収素子では、この放電開始電圧を安定させることが
非常に重要である。
【００１２】図１に示すように、本発明によるチップ型
のサージ吸収素子では、主電極８を補助電極９よりも大
きくしたことにより、切っ掛け放電のあとに続くアーク
放電がアークの浮上現象によって主電極８の間で起きる
ことになる。
のサージ吸収素子では、主電極８を補助電極９よりも大
きくしたことにより、切っ掛け放電のあとに続くアーク
放電がアークの浮上現象によって主電極８の間で起きる
ことになる。
【００１３】従来、このアーク放電によって電材の蒸発
やスパッタが生じ、電極材を損傷していた。しかし、本
発明では、アーク放電が主電極８間で生じるため、補助
電極９の損傷を緩和することができ、放電開始電圧のば
らつきを防ぐことになる。
やスパッタが生じ、電極材を損傷していた。しかし、本
発明では、アーク放電が主電極８間で生じるため、補助
電極９の損傷を緩和することができ、放電開始電圧のば
らつきを防ぐことになる。
【００１４】また、従来の放電型サージ吸収素子では、
アーク放電によって起こる電極材の蒸発やスパッタ粒子
による電極間の短絡現象も問題となっていた。しかし、
本発明では、放電空間の平面の面積を補助電極８の面積
より大きくすることによって、電極材の蒸発やスパッタ
粒子による放電空間１０の壁面への付着を遅延させる
か、または防ぐことで、電極間の短絡を遅延または防止
することになる。
アーク放電によって起こる電極材の蒸発やスパッタ粒子
による電極間の短絡現象も問題となっていた。しかし、
本発明では、放電空間の平面の面積を補助電極８の面積
より大きくすることによって、電極材の蒸発やスパッタ
粒子による放電空間１０の壁面への付着を遅延させる
か、または防ぐことで、電極間の短絡を遅延または防止
することになる。
【００１５】また、本発明によるサージ吸収素子は、印
刷法、グリーンシート法によって作製することを特徴と
しており、従来技術のもとでも大量生産が可能であり、
製造コストを低くすることが可能である。
刷法、グリーンシート法によって作製することを特徴と
しており、従来技術のもとでも大量生産が可能であり、
製造コストを低くすることが可能である。
【００１６】
【実施例】以下、本発明の実施例について、図面を参照
して具体的に説明する。
して具体的に説明する。
【００１７】（実施例１）まず、本発明の実施例１のサ
ージ吸収素子について、図１を用いて説明する。図１
（ａ）は平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断
面図である。
ージ吸収素子について、図１を用いて説明する。図１
（ａ）は平面図、図１（ｂ）は、図１（ａ）のＡ−Ａ断
面図である。
【００１８】図１において、絶縁性セラミックス１１と
して主成分Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2のガラスを４０重
量％添加したステアタイトを用いた。主電極８及び補助
電極９は、Ａｇ−３０％Ｐｄを用い、スクリーン印刷法
により、図１に示すように作製し、１０００℃で焼結を
行った。なお、主電極８と補助電極９を同一材で形成し
たが、異なる材質を用いてもよい。この場合、アーク放
電を主電極８に移行させ易くするために、主電極８の抵
抗値を補助電極９の抵抗値より小さくすることが望まし
い。
して主成分Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2のガラスを４０重
量％添加したステアタイトを用いた。主電極８及び補助
電極９は、Ａｇ−３０％Ｐｄを用い、スクリーン印刷法
により、図１に示すように作製し、１０００℃で焼結を
行った。なお、主電極８と補助電極９を同一材で形成し
たが、異なる材質を用いてもよい。この場合、アーク放
電を主電極８に移行させ易くするために、主電極８の抵
抗値を補助電極９の抵抗値より小さくすることが望まし
い。
【００１９】放電空間１０は、カーボンペーストをスク
リーン印刷で放電空間部に充填し、焼結時に焼失させて
作製した。また、外部電極７は、６００℃でＡｇ電極を
焼きつけた後、Ｎｉめっきを施して形成した。
リーン印刷で放電空間部に充填し、焼結時に焼失させて
作製した。また、外部電極７は、６００℃でＡｇ電極を
焼きつけた後、Ｎｉめっきを施して形成した。
【００２０】なお、絶縁性セラミックス材、内部電極
材、外部電極材、ガラス材、およびサージ吸収素子の電
極形状は、実施例に限るものではない。
材、外部電極材、ガラス材、およびサージ吸収素子の電
極形状は、実施例に限るものではない。
【００２１】本実施例１において、主電極８の直径を１
００μｍ、補助電極９の直径を５０μｍ、電極間ギャッ
プｈを５０μｍ、放電空間１０部の直径Ｄａをφ２００
μｍとした。このサージ吸収素子について放電実験を行
った結果、直流放電開始電圧は約５００Ｖであった。
００μｍ、補助電極９の直径を５０μｍ、電極間ギャッ
プｈを５０μｍ、放電空間１０部の直径Ｄａをφ２００
μｍとした。このサージ吸収素子について放電実験を行
った結果、直流放電開始電圧は約５００Ｖであった。
【００２２】また、このサージ吸収素子に、静電気発生
装置を用いて静電気サージ（１０ｋＶ−１５０ｐＦ−３
３０Ω）を１００００回印加した後、直流放電開始電圧
を測定したところ、放電開始電圧のばらつきは、初期値
に対して±３０％であった。また、絶縁抵抗は１０１０
Ω以上の値を示した。
装置を用いて静電気サージ（１０ｋＶ−１５０ｐＦ−３
３０Ω）を１００００回印加した後、直流放電開始電圧
を測定したところ、放電開始電圧のばらつきは、初期値
に対して±３０％であった。また、絶縁抵抗は１０１０
Ω以上の値を示した。
【００２３】以上の結果は、従来のギャップ放電式のサ
ージ吸収素子の特性と比較して、同等、もしくは、それ
以上の特性値である。
ージ吸収素子の特性と比較して、同等、もしくは、それ
以上の特性値である。
【００２４】（実施例２）次に、本発明の実施例２よる
サージ吸収素子について、図２を用いて説明する。図２
（ａ）は平面図、図２（ｂ）は、図２（ａ）のＢ−Ｂ断
面図である。
サージ吸収素子について、図２を用いて説明する。図２
（ａ）は平面図、図２（ｂ）は、図２（ａ）のＢ−Ｂ断
面図である。
【００２５】実施例２によるサージ吸収素子の製造方法
は、実施例１と同様であるが、放電空間１０の形状は、
図２に示すように、放電空間１０部の直径Ｄａをφ２０
０μｍ、Ｄｂをφ１５０μｍの２つを組み合わせたもの
とした。
は、実施例１と同様であるが、放電空間１０の形状は、
図２に示すように、放電空間１０部の直径Ｄａをφ２０
０μｍ、Ｄｂをφ１５０μｍの２つを組み合わせたもの
とした。
【００２６】ここで、得られたサージ吸収素子を実施例
１と同様に、放電実験を行った。その結果、直流放電開
始電圧は、実施例によるサージ吸収素子と同様、約５０
０Ｖであった。
１と同様に、放電実験を行った。その結果、直流放電開
始電圧は、実施例によるサージ吸収素子と同様、約５０
０Ｖであった。
【００２７】また、このサージ吸収素子に、静電気発生
装置を用いて静電気サージ（１０ｋＶ−１５０ｐＦ−３
３０Ω）を１００００回印加した後、直流放電開始電圧
を測定したところ、放電開始電圧のばらつきは、初期値
に対して±３０％であった。また、絶縁抵抗は１０１０
Ω以上の値を示した。
装置を用いて静電気サージ（１０ｋＶ−１５０ｐＦ−３
３０Ω）を１００００回印加した後、直流放電開始電圧
を測定したところ、放電開始電圧のばらつきは、初期値
に対して±３０％であった。また、絶縁抵抗は１０１０
Ω以上の値を示した。
【００２８】さらに、静電気サージを５００００回まで
実験を続けたところ、絶縁抵抗値は、やはり１０１０Ω
以上の値を示した。また、実施例１によるサージ吸収素
子は、１０９Ωに低下していた。また、放電空間は、段
付きにするほど短絡現象の防止に効果がある。
実験を続けたところ、絶縁抵抗値は、やはり１０１０Ω
以上の値を示した。また、実施例１によるサージ吸収素
子は、１０９Ωに低下していた。また、放電空間は、段
付きにするほど短絡現象の防止に効果がある。
【００２９】上記の結果、放電空間１０の形状を複雑に
した方が、さらに短絡現象を遅延させることが可能であ
ることがわかった。また、本発明によるサージ吸収素子
は、従来のギャップ放電式のサージ吸収素子と同等、も
しくは、それ以上の特性を有することがわかった。
した方が、さらに短絡現象を遅延させることが可能であ
ることがわかった。また、本発明によるサージ吸収素子
は、従来のギャップ放電式のサージ吸収素子と同等、も
しくは、それ以上の特性を有することがわかった。
【００３０】
【発明の効果】以上、説明したごとく、本発明によれ
ば、従来のスクリーン印刷技術等の量産性の高い技術を
利用し、容易な製造工程で、サージ寿命特性の優れたチ
ップ型のサージ吸収素子及びその製造方法が得られる。
ば、従来のスクリーン印刷技術等の量産性の高い技術を
利用し、容易な製造工程で、サージ寿命特性の優れたチ
ップ型のサージ吸収素子及びその製造方法が得られる。
【図１】本発明の実施例１によるサージ吸収素子の説明
図。図１（ａ）は平面図。図１（ｂ）は図１（ａ）のＡ
−Ａ断面図。
図。図１（ａ）は平面図。図１（ｂ）は図１（ａ）のＡ
−Ａ断面図。
【図２】本発明の実施例２によるサージ吸収素子の説明
図。図２（ａ）は平面図。図２（ｂ）は図２（ａ）のＢ
−Ｂ断面図。
図。図２（ａ）は平面図。図２（ｂ）は図２（ａ）のＢ
−Ｂ断面図。
【図３】従来の放電式サージ吸収素子の説明図面。
１ 放電式サージ吸収素子 ２ リード線 ３ ガラス管 ４ 内部電極（主電極） ５ 内部電極（補助電極） ６ マイクロギャップ ７ 外部電極 ８ 内部電極（主電極） ９ 内部電極（補助電極） １０ 放電空間 １１ 絶縁性セラミックス ２０ 内部電極 ｈ 電極間ギャップ Ｄａ 放電空間部の直径 Ｄｂ 放電空間部の直径
Claims (2)
- 【請求項１】 絶縁性セラミックスの両端に形成される
外部電極と導通し、主電極と補助電極から構成された１
対の内部電極が互いに対向し、前記内部電極間に放電空
間を有するサージ吸収素子であって、前記補助電極の先
端形状は、円柱または多角形柱あるいは円錐または多角
錐形状であり、かつ、主電極は、放電空間側の形状が円
柱または多角形柱形状であり、かつ前記放電空間に前記
円柱または多角形柱の平面が露出しており、その平面の
面積が補助電極の放電空間側の表面積より大きいことを
特徴とするサージ吸収素子。 - 【請求項２】 絶縁性セラミックスをシート状に形成し
てグリーンシートを得る工程、放電空間となる貫通孔を
せん断加工またはレーザ加工によりグリーンシートに形
成する工程、及び印刷法によりグリーンシートに内部電
極を形成する工程を有し、前記工程で形成したシートを
所定の組み合わせで積み重ね、圧着後、一体焼結するこ
とを特徴とする請求項１記載のサージ吸収素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078381A JP2001267037A (ja) | 2000-03-21 | 2000-03-21 | サージ吸収素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000078381A JP2001267037A (ja) | 2000-03-21 | 2000-03-21 | サージ吸収素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267037A true JP2001267037A (ja) | 2001-09-28 |
Family
ID=18595801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000078381A Pending JP2001267037A (ja) | 2000-03-21 | 2000-03-21 | サージ吸収素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267037A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008152948A (ja) * | 2006-12-14 | 2008-07-03 | Mitsubishi Materials Corp | サージアブソーバ |
| JP2008547213A (ja) * | 2005-06-20 | 2008-12-25 | エプコス アクチエンゲゼルシャフト | 低減された寄生容量を備えた電気的多層構成素子 |
| WO2009150806A1 (ja) * | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| US8618904B2 (en) | 2010-02-15 | 2013-12-31 | Murata Manufacturing Co., Ltd. | ESD protection device |
| US8786992B2 (en) | 2009-09-09 | 2014-07-22 | Denso Wave Incorporated | Electrical apparatus with higher durability against surges |
| US8847726B2 (en) | 2010-02-04 | 2014-09-30 | Murata Manufacturing Co., Ltd. | Method for manufacturing ESD protection device and ESD protection device |
| JP7425976B2 (ja) | 2021-06-29 | 2024-02-01 | Tdk株式会社 | 過渡電圧保護デバイス |
-
2000
- 2000-03-21 JP JP2000078381A patent/JP2001267037A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008547213A (ja) * | 2005-06-20 | 2008-12-25 | エプコス アクチエンゲゼルシャフト | 低減された寄生容量を備えた電気的多層構成素子 |
| US8058965B2 (en) | 2005-06-20 | 2011-11-15 | Epcos Ag | Electrical multilayer component with reduced parasitic capacitance |
| KR101229557B1 (ko) | 2005-06-20 | 2013-02-05 | 에프코스 아게 | 기생 커패시턴스가 감소된 전기 다중층 부품 |
| JP2008152948A (ja) * | 2006-12-14 | 2008-07-03 | Mitsubishi Materials Corp | サージアブソーバ |
| WO2009150806A1 (ja) * | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| JP2009301819A (ja) * | 2008-06-12 | 2009-12-24 | Panasonic Corp | 静電気対策部品およびその製造方法 |
| US8786992B2 (en) | 2009-09-09 | 2014-07-22 | Denso Wave Incorporated | Electrical apparatus with higher durability against surges |
| US8847726B2 (en) | 2010-02-04 | 2014-09-30 | Murata Manufacturing Co., Ltd. | Method for manufacturing ESD protection device and ESD protection device |
| US8618904B2 (en) | 2010-02-15 | 2013-12-31 | Murata Manufacturing Co., Ltd. | ESD protection device |
| JP7425976B2 (ja) | 2021-06-29 | 2024-02-01 | Tdk株式会社 | 過渡電圧保護デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001043954A (ja) | サージ吸収素子及びその製造方法 | |
| JP4140173B2 (ja) | チップ型サージアブソーバおよびその製造方法 | |
| JP2004014466A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JPH08106845A (ja) | 超小型チップヒューズ | |
| JPH01124983A (ja) | サージ吸収素子 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
| JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
| TW478229B (en) | Chip type surge absorbing device and its manufacturing method | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2001217057A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| KR101607727B1 (ko) | 서지 업소버 | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JP5304998B2 (ja) | サージアブソーバ及びその製造方法 | |
| JP2001210445A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP3778073B2 (ja) | サージアブソーバ及びその製造方法 | |
| JP4239422B2 (ja) | サージアブソーバ | |
| JP2000077163A (ja) | 表面実装型サージ吸収素子 | |
| JP3265827B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| KR200405295Y1 (ko) | 칩형 써지 어레스터 | |
| JPH0883670A (ja) | チップ型サージアブソーバ | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 |