JP2000077162A - 表面実装型サージ吸収素子およびその製造方法 - Google Patents
表面実装型サージ吸収素子およびその製造方法Info
- Publication number
- JP2000077162A JP2000077162A JP10259367A JP25936798A JP2000077162A JP 2000077162 A JP2000077162 A JP 2000077162A JP 10259367 A JP10259367 A JP 10259367A JP 25936798 A JP25936798 A JP 25936798A JP 2000077162 A JP2000077162 A JP 2000077162A
- Authority
- JP
- Japan
- Prior art keywords
- absorbing element
- surge absorbing
- space
- microgap
- insulating ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 表面実装および製作が容易で、かつ、繰り返
し放電特性にすぐれたサージ吸収素子、およびその製造
方法を提供すること。 【解決手段】 絶縁性セラミックス２の表面に、内部電
極５を形成した後、内部電極５および絶縁性セラミック
ス５に、一度の加工によって、マイクロギャップ空間６
を形成し、その面に、他の絶縁性セラミックス３を貼り
合わせることによってサージ吸収素子１が得られる。
し放電特性にすぐれたサージ吸収素子、およびその製造
方法を提供すること。 【解決手段】 絶縁性セラミックス２の表面に、内部電
極５を形成した後、内部電極５および絶縁性セラミック
ス５に、一度の加工によって、マイクロギャップ空間６
を形成し、その面に、他の絶縁性セラミックス３を貼り
合わせることによってサージ吸収素子１が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、電子回路や電子部
品を静電気等を、サージから保護するためのサージ吸収
素子に関し、とくにプリント基板への自動実装に有用な
表面実装型のサージ吸収素子に関する。
品を静電気等を、サージから保護するためのサージ吸収
素子に関し、とくにプリント基板への自動実装に有用な
表面実装型のサージ吸収素子に関する。
【０００２】
【従来の技術】従来、サージ吸収素子には、電圧非直線
特性を有する高抵抗体素子からなるバリスタや、微小放
電ギャップを気密容器内に収容した放電アレスタ等が、
広く使用されてきた。
特性を有する高抵抗体素子からなるバリスタや、微小放
電ギャップを気密容器内に収容した放電アレスタ等が、
広く使用されてきた。
【０００３】図２は、マイクロギャップを有する従来の
サージ吸収素子の外観を示す図である。図２に示される
ように、サージ吸収素子１１は、ガラス管１６内に気密
に封止され、その両端から２５ｍｍ前後のリード線１５
がでている。円柱状の碍子表面に形成され、マイクロギ
ャップ１４によって分割された導電性被膜１２は、キャ
ップ電極１３を介してリード線１５に接続されている。
サージ吸収素子１１のプリント基板への実装にあたって
は、リード線１５の適切な長さへの切断、曲げ加工が必
要となり、その後にプリント基板の穴にリード線１５を
挿入し半田付けする必要があった。
サージ吸収素子の外観を示す図である。図２に示される
ように、サージ吸収素子１１は、ガラス管１６内に気密
に封止され、その両端から２５ｍｍ前後のリード線１５
がでている。円柱状の碍子表面に形成され、マイクロギ
ャップ１４によって分割された導電性被膜１２は、キャ
ップ電極１３を介してリード線１５に接続されている。
サージ吸収素子１１のプリント基板への実装にあたって
は、リード線１５の適切な長さへの切断、曲げ加工が必
要となり、その後にプリント基板の穴にリード線１５を
挿入し半田付けする必要があった。
【０００４】
【発明が解決しようとする課題】サージ吸収素子１１を
プリント基板に実装するにあたっては、リード線１５を
適切な長さに切断し、曲げ加工を施し、その後にリード
線１５をプリント基板の穴に挿入し、半田付けする必要
がある。さらに、これら従来のサージ吸収素子１１は、
円柱状の碍子表面に沿った加工工程を必要とするため、
生産性をあげるための障害となっていた。
プリント基板に実装するにあたっては、リード線１５を
適切な長さに切断し、曲げ加工を施し、その後にリード
線１５をプリント基板の穴に挿入し、半田付けする必要
がある。さらに、これら従来のサージ吸収素子１１は、
円柱状の碍子表面に沿った加工工程を必要とするため、
生産性をあげるための障害となっていた。
【０００５】近年、このようなサージ吸収素子を、プリ
ント基板に実装する煩雑な方法を改善する方向で、サー
ジ吸収素子も、他の多くの電子部品と同様に、表面実装
型への移行が検討されつつある。サージ吸収素子は、絶
縁性セラミックス・シート上に所定のパターンの内部電
極をスクリーン印刷し、この内部電極が印刷されたセラ
ミックス・シートを所定の数だけ積み重ねて熱圧着し、
焼成を行い、内部電極と導通する外部電極を形成して作
られる。
ント基板に実装する煩雑な方法を改善する方向で、サー
ジ吸収素子も、他の多くの電子部品と同様に、表面実装
型への移行が検討されつつある。サージ吸収素子は、絶
縁性セラミックス・シート上に所定のパターンの内部電
極をスクリーン印刷し、この内部電極が印刷されたセラ
ミックス・シートを所定の数だけ積み重ねて熱圧着し、
焼成を行い、内部電極と導通する外部電極を形成して作
られる。
【０００６】しかし、スクリーン印刷で、所定の精度を
満たし、安定した放電開始電圧を有するマイクロギャッ
プを形成することは、困難である。さらに、内部電極と
絶縁性セラミックスが、一体焼成となるため、内部電極
と絶縁性セラミックスの焼成温度、収縮率がほとんど同
じである必要があり、内部電極材料と絶縁性セラミック
ス材料の組み合わせが限定される。
満たし、安定した放電開始電圧を有するマイクロギャッ
プを形成することは、困難である。さらに、内部電極と
絶縁性セラミックスが、一体焼成となるため、内部電極
と絶縁性セラミックスの焼成温度、収縮率がほとんど同
じである必要があり、内部電極材料と絶縁性セラミック
ス材料の組み合わせが限定される。
【０００７】本発明の目的は、表面実装および製作が容
易で、かつ、繰り返し放電特性にすぐれたサージ吸収素
子、およびその製造方法を提供することである。
易で、かつ、繰り返し放電特性にすぐれたサージ吸収素
子、およびその製造方法を提供することである。
【０００８】
【課題を解決するための手段】本発明の表面実装型サー
ジ吸収素子は、マイクロギャップ空間を隔てて同一平面
内に対向した内部電極を有する絶縁性セラミックスから
構成され、マイクロギャップ空間は、内部電極の少なく
とも片面側の絶縁性セラミックスに形成されたマイクロ
ギャップ空間と一体をなしていることを特徴とする。
ジ吸収素子は、マイクロギャップ空間を隔てて同一平面
内に対向した内部電極を有する絶縁性セラミックスから
構成され、マイクロギャップ空間は、内部電極の少なく
とも片面側の絶縁性セラミックスに形成されたマイクロ
ギャップ空間と一体をなしていることを特徴とする。
【０００９】本発明の表面実装型サージ吸収素子におい
て、マイクロギャップ空間を、複数箇所に形成してもよ
い。
て、マイクロギャップ空間を、複数箇所に形成してもよ
い。
【００１０】本発明の表面実装型サージ吸収素子は、絶
縁性セラミックスの表面に、内部電極を形成した後、内
部電極および絶縁性セラミックスに、一度の加工によっ
て、マイクロギャップ空間を形成し、その面に、他の絶
縁性セラミックスを貼り合わせて、または、前記のマイ
クロギャップ空間に対応する部位にマイクロギャップ空
間を形成した他の絶縁性セラミックスを貼り合わせて、
作製することができる。
縁性セラミックスの表面に、内部電極を形成した後、内
部電極および絶縁性セラミックスに、一度の加工によっ
て、マイクロギャップ空間を形成し、その面に、他の絶
縁性セラミックスを貼り合わせて、または、前記のマイ
クロギャップ空間に対応する部位にマイクロギャップ空
間を形成した他の絶縁性セラミックスを貼り合わせて、
作製することができる。
【００１１】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００１２】図１は、本発明の実施の形態による表面実
装型サージ吸収素子の製造方法を、工程に沿って示した
説明図である。図１において、製造工程に沿って、内部
電極部分の側断面図、および平面図が示される。
装型サージ吸収素子の製造方法を、工程に沿って示した
説明図である。図１において、製造工程に沿って、内部
電極部分の側断面図、および平面図が示される。
【００１３】アルミナ製の絶縁性セラミックス２を、プ
レス、焼成法により作製する［（ａ）］。絶縁性セラミ
ックス２の表面に、一定の幅で一様に、銀パラジウム膜
をスクリーン印刷によって生成し、８５０℃で焼成し、
内部電極５を形成する［（ｂ）］。
レス、焼成法により作製する［（ａ）］。絶縁性セラミ
ックス２の表面に、一定の幅で一様に、銀パラジウム膜
をスクリーン印刷によって生成し、８５０℃で焼成し、
内部電極５を形成する［（ｂ）］。
【００１４】つぎに、レーザー加工により、内部電極５
にマイクロギャップ空間６を形成する。このとき、レー
ザーの出力を調整して、銀パラジウム膜の内部電極５だ
けでなく、内部電極５の基板となっている絶縁性セラミ
ックス２にも、一度の加工によって、一定の深さのマイ
クロギャップ空間６を形成する［（ｃ）］。
にマイクロギャップ空間６を形成する。このとき、レー
ザーの出力を調整して、銀パラジウム膜の内部電極５だ
けでなく、内部電極５の基板となっている絶縁性セラミ
ックス２にも、一度の加工によって、一定の深さのマイ
クロギャップ空間６を形成する［（ｃ）］。
【００１５】絶縁性セラミックス２の表面に形成した内
部電極５を挟み込むように、内部電極５の表面に、絶縁
性セラミックス２と同一材料の絶縁性セラミックス３，
４を貼り合わせる［（ｄ）］。絶縁性セラミックス３に
は、内部電極５に形成されたマイクロギャップ空間６に
対応する部位に、貼り合わせに先立ち、やはりレーザー
加工により一定の深さにマイクロギャップ空間を加工し
ておく［（ｄ−イ）］。
部電極５を挟み込むように、内部電極５の表面に、絶縁
性セラミックス２と同一材料の絶縁性セラミックス３，
４を貼り合わせる［（ｄ）］。絶縁性セラミックス３に
は、内部電極５に形成されたマイクロギャップ空間６に
対応する部位に、貼り合わせに先立ち、やはりレーザー
加工により一定の深さにマイクロギャップ空間を加工し
ておく［（ｄ−イ）］。
【００１６】これに対して、絶縁性セラミックス４の表
面は、マイクロギャップ空間がなく、平坦である［（ｄ
−ロ）］。
面は、マイクロギャップ空間がなく、平坦である［（ｄ
−ロ）］。
【００１７】貼り合わされて構築された各素子の端面
に、内部電極５と導通する外部電極７を銀ペーストをも
って形成し［（ｅ）］、表面実装型サージ吸収素子１が
得られる。
に、内部電極５と導通する外部電極７を銀ペーストをも
って形成し［（ｅ）］、表面実装型サージ吸収素子１が
得られる。
【００１８】絶縁性セラミックス２，３の双方にマイク
ロギャップ空間６が形成されたタイプの表面実装型サー
ジ吸収素子１［（ｅ−ハ）］に対して、一方の絶縁性セ
ラミックス２のみにマイクロギャップ空間６が形成され
たタイプの表面実装型サージ吸収素子１［（ｅ−ニ）］
は、沿面放電によって、放電開始電圧を２０％低くする
ことができることが確認された。
ロギャップ空間６が形成されたタイプの表面実装型サー
ジ吸収素子１［（ｅ−ハ）］に対して、一方の絶縁性セ
ラミックス２のみにマイクロギャップ空間６が形成され
たタイプの表面実装型サージ吸収素子１［（ｅ−ニ）］
は、沿面放電によって、放電開始電圧を２０％低くする
ことができることが確認された。
【００１９】また、マイクロギャップ空間を１箇所に限
定することなく、表面実装型サージ吸収素子の必要とす
る放電開始電圧に応じて、マイクロギャップ空間を複数
箇所に形成することができる。
定することなく、表面実装型サージ吸収素子の必要とす
る放電開始電圧に応じて、マイクロギャップ空間を複数
箇所に形成することができる。
【００２０】本発明による表面実装型サージ吸収素子
は、図２に示したマイクロギャップを有する従来のサー
ジ吸収素子に比べて、内部電極５の断面積が大きく、放
電時の熱放散が優れている。また、大気雰囲気において
１０００回以上の繰り返し放電をおこなった結果でも、
スパッタリング等に依る電極材の堆積や、大きな損傷も
見られず、放電開始電圧は変化しなかった。
は、図２に示したマイクロギャップを有する従来のサー
ジ吸収素子に比べて、内部電極５の断面積が大きく、放
電時の熱放散が優れている。また、大気雰囲気において
１０００回以上の繰り返し放電をおこなった結果でも、
スパッタリング等に依る電極材の堆積や、大きな損傷も
見られず、放電開始電圧は変化しなかった。
【００２１】本発明による表面実装型サージ吸収素子
は、すぐれた特性を有し、マイクロギャップを素子内部
に空間として設けた構成ゆえ、静電容量も小さく、ま
た、絶縁性セラミックス材と内部電極の材料の組み合わ
せに制約がないなどの特徴がある。
は、すぐれた特性を有し、マイクロギャップを素子内部
に空間として設けた構成ゆえ、静電容量も小さく、ま
た、絶縁性セラミックス材と内部電極の材料の組み合わ
せに制約がないなどの特徴がある。
【００２２】さらに、本発明により、従来のスクリーン
印刷・焼成法と比較して、削減された工程で、より簡易
に、かつ、より安価に、表面実装型サージ吸収素子を作
製することが可能となった。
印刷・焼成法と比較して、削減された工程で、より簡易
に、かつ、より安価に、表面実装型サージ吸収素子を作
製することが可能となった。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
表面実装はもとより、製作も容易で、かつ、繰り返し放
電特性にすぐれたサージ吸収素子を得ることができる。
表面実装はもとより、製作も容易で、かつ、繰り返し放
電特性にすぐれたサージ吸収素子を得ることができる。
【図１】本発明の実施の形態による表面実装型サージ吸
収素子の製造方法を、工程に沿って示した説明図。
収素子の製造方法を、工程に沿って示した説明図。
【図２】従来のサージ吸収素子の外観を示す図。
１ 表面実装型サージ吸収素子 ２，３，４ 絶縁性セラミックス ５ 内部電極 ６ マイクロギャップ空間 ７ 外部電極 １１ サージ吸収素子 １２ 導電性被膜 １３ キャップ電極 １４ マイクロギャップ １５ リード線 １６ ガラス管
Claims (3)
- 【請求項１】 マイクロギャップ空間を隔てて同一平面
内に対向した内部電極を有する絶縁性セラミックスから
構成される表面実装型サージ吸収素子において、前記マ
イクロギャップ空間は、前記内部電極の少なくとも片面
側の前記絶縁性セラミックスに形成されたマイクロギャ
ップ空間と一体をなしていることを特徴とする表面実装
型サージ吸収素子。 - 【請求項２】 前記マイクロギャップ空間は、複数箇所
に形成されていることを特徴とする請求項１記載の表面
実装型サージ吸収素子。 - 【請求項３】 絶縁性セラミックスの表面に、内部電極
を形成した後、該内部電極および前記絶縁性セラミック
スにマイクロギャップ空間を形成し、該内部電極および
該マイクロギャップ空間が形成された面に、他の絶縁性
セラミックスを貼り合わせ、または、前記マイクロギャ
ップ空間に対応する部位にマイクロギャップ空間を形成
した他の絶縁性セラミックスを貼り合わせて、請求項１
または請求項２のいずれか記載の表面実装型サージ吸収
素子を製造する方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10259367A JP2000077162A (ja) | 1998-08-28 | 1998-08-28 | 表面実装型サージ吸収素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10259367A JP2000077162A (ja) | 1998-08-28 | 1998-08-28 | 表面実装型サージ吸収素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077162A true JP2000077162A (ja) | 2000-03-14 |
Family
ID=17333140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10259367A Pending JP2000077162A (ja) | 1998-08-28 | 1998-08-28 | 表面実装型サージ吸収素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077162A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413719B1 (ko) * | 2000-04-18 | 2003-12-31 | 빙린 양 | 표면 장착 서지 흡수기와 서지 흡수기용 표면 장착 캡 |
| JP2009009944A (ja) * | 2007-06-27 | 2009-01-15 | Inpaq Technology Co Ltd | エアギャップ付き過電圧保護装置 |
| WO2013042502A1 (ja) * | 2011-09-22 | 2013-03-28 | Tdk株式会社 | 静電気対策素子 |
| US8760830B2 (en) | 2010-05-20 | 2014-06-24 | Murata Manufacturing Co., Ltd. | ESD protection device |
-
1998
- 1998-08-28 JP JP10259367A patent/JP2000077162A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100413719B1 (ko) * | 2000-04-18 | 2003-12-31 | 빙린 양 | 표면 장착 서지 흡수기와 서지 흡수기용 표면 장착 캡 |
| JP2009009944A (ja) * | 2007-06-27 | 2009-01-15 | Inpaq Technology Co Ltd | エアギャップ付き過電圧保護装置 |
| US8760830B2 (en) | 2010-05-20 | 2014-06-24 | Murata Manufacturing Co., Ltd. | ESD protection device |
| WO2013042502A1 (ja) * | 2011-09-22 | 2013-03-28 | Tdk株式会社 | 静電気対策素子 |
| JP2013080694A (ja) * | 2011-09-22 | 2013-05-02 | Tdk Corp | 静電気対策素子 |
| US9036317B2 (en) | 2011-09-22 | 2015-05-19 | Tdk Corporation | Antistatic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001043954A (ja) | サージ吸収素子及びその製造方法 | |
| JP3528655B2 (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2000277229A (ja) | 表面実装型サージ吸収素子の製造方法 | |
| JP2000114005A (ja) | セラミック電子部品 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2001267037A (ja) | サージ吸収素子及びその製造方法 | |
| JPH10116707A (ja) | チップ型サーミスタ及びその製造方法 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2000077163A (ja) | 表面実装型サージ吸収素子 | |
| JPS609653B2 (ja) | 複合電気部品の製造方法 | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
| JP3508574B2 (ja) | チップ型サージアブソーバ | |
| JPH11354248A (ja) | 表面実装型サージ吸収素子 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JP2001076840A (ja) | 積層チップ型サージ吸収素子 | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JPH05243078A (ja) | チップ形積層セラミックコンデンサおよびその製造方法 | |
| JP3265827B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JPH11354247A (ja) | 表面実装型サージ吸収素子 | |
| JPH0883670A (ja) | チップ型サージアブソーバ | |
| JP2001210445A (ja) | チップ型サージ吸収素子およびその製造方法 | |
| JP4239422B2 (ja) | サージアブソーバ | |
| JP2001143845A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2001006840A (ja) | サージ吸収素子及びその製造方法 |