JP2001006840A - サージ吸収素子及びその製造方法 - Google Patents

サージ吸収素子及びその製造方法

Info

Publication number
JP2001006840A
JP2001006840A JP11179178A JP17917899A JP2001006840A JP 2001006840 A JP2001006840 A JP 2001006840A JP 11179178 A JP11179178 A JP 11179178A JP 17917899 A JP17917899 A JP 17917899A JP 2001006840 A JP2001006840 A JP 2001006840A
Authority
JP
Japan
Prior art keywords
insulating ceramic
absorbing element
surge absorbing
discharge space
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11179178A
Other languages
English (en)
Inventor
Hiroyuki Yoshida
弘幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP11179178A priority Critical patent/JP2001006840A/ja
Publication of JP2001006840A publication Critical patent/JP2001006840A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 表面実装が容易で、さらに製造も容易である
サージ吸収素子を提供すること。 【解決手段】 積層構造の絶縁性セラミックス層8内に
放電空間6を有し、放電空間6を挟んで、少なくとも一
対の放射状に配置された内部電極4を埋設するサージ吸
収素子であって、該内部電極4の少なくとも一対は、両
端の外部電極1と電気的に接続していることを特徴とす
るサージ吸収素子。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信機器等に使用
されている電子回路や電子部品をサージから保護するた
めのサージ吸収素子で、特にプリント基板への自動実装
の有利な表面実装型のサージ吸収素子及びその製造方法
に関するものである。
【0002】
【従来の技術】従来、通信機器をサージから保護するサ
ージ吸収素子として、電圧非直線特性を有する高抵抗体
素子よりなるバリスタや放電空間を気密容器内に封入し
た放電式サージ吸収素子等が広く利用されてきた。
【0003】バリスタは、サージ吸収の応答性に優れる
とともに、素子の小型化や表面実装部品に対応した構造
とすることが容易であるという利点を有していたためで
ある。また、放電式サージ吸収素子は、静電容量が小さ
いため、信号系回路にも広く利用できたためであった。
【0004】しかしながら、従来のバリスタは、静電容
量が大きく、信号系回路に使用しにくいという欠点があ
った。また、従来の放電式サージ吸収素子は、図10に
示すように、マイクロギャップ7が形成され、補助電極
14、主電極13をガラス管12でガラス封入してリー
ド線11を引き出す気密構造となっているが、プリント
基板への実装にあたっては、リード線11の適切な長さ
への切断、曲げ加工、その後のプリント基板の穴へのリ
ード線の挿入、及び半田付け等、多くの工数を必要と
し、表面実装には不向きであった。
【0005】
【発明が解決しようとする課題】これらの問題を解決す
る手段として、表面実装型のサージ吸収素子が提案され
ている。しかし、この表面実装型のサージ吸収素子の製
造においては、マイクロギャップを気密に保つために真
空排気を行ない、キャップで封着する必要がある。さら
に、キャップとマイクロギャップが短絡しないようマイ
クロギャップに絶縁被膜を形成する等、工数がかかり、
生産性があがらないという問題がある。
【0006】従って、本発明は、かかる課題を解決すべ
くなされたものであり、表面実装が容易で、かつ、製造
も容易なサージ吸収素子及びその製造方法を提供するこ
とにある。
【0007】
【課題を解決するための手段】本発明は、絶縁性セラミ
ックス層内に放電空間を有し、該放電空間を挟み、同一
平面上に少なくとも一対の放射状に配置された内部電極
を埋設するサージ吸収素子であって、前記内部電極の少
なくとも一対は、両端の外部電極と電気的に接続してい
るサージ吸収素子である。
【0008】また、本発明は、絶縁性セラミックスをシ
ート状に形成してグリーンシートを得る工程、せん断加
工またはレーザ加工によりグリーンシートに貫通孔を形
成する工程、及び印刷法によりグリーンシートに内部電
極を形成する工程を有し、前記工程で形成したシートを
所定の組合せで積み重ね、圧着後、一体焼結する上記の
サージ吸収素子の製造方法である。
【0009】本発明のサージ吸収素子において、放電開
始電圧は、放電空間となる孔を挟んで対向して形成され
た対になる内部電極の対数、即ち、ギャップ数を変える
ことにより、調整することができる。また、素子全体の
放電開始電圧は、各々のギャップ(電極間の最短距離)
固有の放電開始電圧のギャップ数倍で求められる。さら
に、放電空間を形成する孔の大きさを変えることによ
り、ギャップ長を容易に調整することが可能なので、素
子の放電開始電圧の調整も容易に行なうことができる。
従って、本発明は、要求される様々な仕様のサージ吸収
素子を容易に作製することが可能である。
【0010】更に、本発明は、従来からある量産性の高
い製造方法を用いることが可能である。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【0012】(第1の実施の形態)本発明の第1の実施
の形態について説明する。
【0013】本発明の第1の実施の形態にかかるサージ
吸収素子を図1、図2、図3により説明する。図1は、
本発明のサージ吸収素子の外観斜視図である。図2は分
解図である。図3(a)は、図1のA−A断面図であ
り、図3(b)は、図1のB−B断面図である。
【0014】第1の実施の形態において、上下の絶縁性
セラミックスシート2および内部電極4を有する内部電
極付絶縁性セラミックスシート3は、主成分NaO・
・SiOのガラスを40重量%添加したステ
アタイトを用いた。また、上下の絶縁性セラミックスシ
ート2はグリーンシート法、内部電極4はAg−30%
Pdを使用し、図2に示したパターンでスクリーン印刷
した。更に、放電空間となる孔5は、せん断加工により
形成した。次に、各々のシートを110℃で熱圧着し
た。その後、酸素雰囲気中において1000℃で一体焼
成した。外部電極1としてAgペーストを600℃で焼
きつけた。
【0015】また、本実施の形態において、孔5の径
は、約30μm、ギャップ長さは約30μm×3であっ
た。直流放電開始電圧は約900Vであった。また、こ
の素子に静電気発生装置を用いて500pF−500Ω
−10kVの条件でサージ吸収素子を2000回測定し
たところ、放電開始電圧のばらつきは±30%以内にな
り、絶縁抵抗も1010Ω以上あった。
【0016】(第2の実施の形態)本発明の第2の実施
の形態について説明する。
【0017】本発明の第2の実施の形態にかかるサージ
吸収素子を図4、図5、図6により説明する。図4は、
本発明のサージ吸収素子の外観斜視図である。図5は、
サージ吸収素子の分解図である。図6(a)は、図4の
C−C断面図であり、図6(b)は、図4のD−D断面
図である。
【0018】第2の実施の形態において、上下の絶縁性
セラミックスシート2、孔5を有する孔付絶縁性セラミ
ックスシート9、及び内部電極4及び孔5を有する内部
電極付絶縁性セラミックスシート3は、主成分Na
・B・SiOのガラスを40重量%添加したス
テアタイトを用いた。また、上下の絶縁性セラミックス
シート2はグリーンシート法、孔付絶縁性セラミックス
シート9は印刷法、内部電極4はAg−30%Pdを使
用し、図5に示したパターンでスクリーン印刷した。さ
らに、放電空間6(図6参照)となる孔5は、せん断加
工により形成した。次に、各々のシートを110℃で熱
圧着した。その後、酸素雰囲気中において1000℃で
一体焼成した。また、外部電極1としてAgペーストを
600℃で焼きつけた。
【0019】また、本実施の形態において、孔5の孔径
は約30μm、ギャップ長さは約30μm×3、直流放
電開始電圧は約900Vであった。また、この素子に5
00pF−500Ω−10kVの静電気を2000回、
加えたところ、放電開始電圧のばらつきは±30%以内
になり、絶縁抵抗も1010Ω以上あった。
【0020】(第3の実施の形態)本発明の第3の実施
の形態について説明する。
【0021】本発明の第3の実施の形態にかかるサージ
吸収素子を図7、図8、図9により説明する。図7は、
本発明のサージ吸収素子の外観斜視図であり、図8は、
本サージ吸収素子の分解図であり、図9(a)は、図7
のE−E断面図であり、図9(b)は、図7のF−F断
面図である。
【0022】第3の実施の形態において、上下の絶縁性
セラミックスシート2および内部電極付絶縁性セラミッ
クスシート3は、主成分NaO・B・SiO
のガラスを40重量%添加したステアタイトを用いた。
また、上下の絶縁性セラミックスシート2はグリーンシ
ート法、内部電極4はAg−30%Pdを使用し、図8
に示したパターンでスクリーン印刷した。さらに、放電
空間6(図9参照)となる孔5は、せん断加工により形
成した。次に、各々のシートを110℃で熱圧着した。
その後、酸素雰囲気中において1000℃で一体焼成し
た。また、外部電極1としてAgペーストを600℃で
焼きつけた。
【0023】また、本実施の形態において、円孔径は約
30μm、ギャップ長さは約30μm×3であった。直
流放電開始電圧は約900Vであった。また、この素子
に500pF−500Ω−10kVの静電気を2000
回加えたところ、放電開始電圧のばらつきは±30%以
内になり、絶縁抵抗も1010Ω以上あった。
【0024】なお、本発明の実施の形態において、絶縁
性セラミックスシート2及び内部電極4用の材料は、実
施の形態に記載したものに限るものではない。また、本
実施の形態において、マイクロギャップ7は3つである
が、対象となるサージによってマイクロギャップの数を
増減することが可能である。
【0025】
【発明の効果】以上、説明したように、本発明によれ
ば、従来のスクリーン印刷技術等の量産性の高い技術を
利用し、容易な製造工程で、コストが非常に安く、しか
も、小型、低背化した表面実装が容易なサージ吸収素子
及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるサージ吸収素
子の外観斜視図。
【図2】本発明の第1の実施の形態によるサージ吸収素
子の分解図。
【図3】本発明の第1の実施の形態によるサージ吸収素
子の断面図。図3(a)は図1のA−A断面図、図3
(b)は図1のB−B断面図。
【図4】本発明の第2の実施の形態によるサージ吸収素
子の外観斜視図。
【図5】本発明の第2の実施の形態によるサージ吸収素
子の分解図。
【図6】本発明の第2の実施の形態によるサージ吸収素
子の断面図。図6(a)は図4のC−C断面図、図6
(b)は図4のD−D断面図。
【図7】本発明の第3の実施の形態によるサージ吸収素
子の外観斜視図。
【図8】本発明の第3の実施の形態によるサージ吸収素
子の分解図。
【図9】本発明の第3の実施の形態によるサージ吸収素
子の断面図。図9(a)は図7のE−E断面図、図9
(b)は図7のF−F断面図。
【図10】従来の放電式サージ吸収素子の断面図。
【符号の説明】 1 外部電極 2 絶縁性セラミックスシート 3 内部電極付絶縁性セラミックスシート 4 内部電極 5 孔 6 放電空間 7 マイクロギャップ 8 絶縁性セラミックス層 9 孔付絶縁性セラミックスシート 10 マイクロギャップ式サージ吸収素子 11 リード線 12 ガラス管 13 主電極 14 補助電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性セラミックス層内に放電空間を有
    し、該放電空間を含む同一平面上に該放電空間から放射
    状に対向して配置された一対以上の内部電極を埋設する
    サージ吸収素子であって、前記内部電極うちの少なくと
    も一対は、両端の外部電極と電気的に接続していること
    を特徴とするサージ吸収素子。
  2. 【請求項2】 絶縁性セラミックスをシート状に形成し
    てグリーンシートを得る工程、せん断加工またはレーザ
    加工によりグリーンシートに貫通孔を形成する工程、及
    び印刷法によりグリーンシートに内部電極を形成する工
    程を有し、前記工程で形成したシートを所定の組合せで
    積み重ね、圧着後、一体焼結することを特徴とする請求
    項1記載のサージ吸収素子の製造方法。
JP11179178A 1999-06-25 1999-06-25 サージ吸収素子及びその製造方法 Pending JP2001006840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11179178A JP2001006840A (ja) 1999-06-25 1999-06-25 サージ吸収素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11179178A JP2001006840A (ja) 1999-06-25 1999-06-25 サージ吸収素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001006840A true JP2001006840A (ja) 2001-01-12

Family

ID=16061310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11179178A Pending JP2001006840A (ja) 1999-06-25 1999-06-25 サージ吸収素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001006840A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861656B2 (en) 2001-12-13 2005-03-01 Nikon Corporation High-luminosity EUV-source devices for use in extreme ultraviolet (soft X-ray) lithography systems and other EUV optical systems
WO2017055088A1 (de) * 2015-09-28 2017-04-06 Epcos Ag Ableiter und verfahren zur herstellung eines ableiters

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861656B2 (en) 2001-12-13 2005-03-01 Nikon Corporation High-luminosity EUV-source devices for use in extreme ultraviolet (soft X-ray) lithography systems and other EUV optical systems
WO2017055088A1 (de) * 2015-09-28 2017-04-06 Epcos Ag Ableiter und verfahren zur herstellung eines ableiters
JP2018530119A (ja) * 2015-09-28 2018-10-11 エプコス アクチエンゲゼルシャフトEpcos Ag 避雷器および避雷器の製造方法
US20190089133A1 (en) * 2015-09-28 2019-03-21 Epcos Ag Arrester and method for manufacturing an arrester
US11011890B2 (en) 2015-09-28 2021-05-18 Epcos Ag Arrester and method for manufacturing an arrester

Similar Documents

Publication Publication Date Title
JP2001043954A (ja) サージ吸収素子及びその製造方法
JPS6326530B2 (ja)
JP3265898B2 (ja) チップ型サージアブソーバの製造方法
JP2001143846A (ja) 表面実装型サージアブソーバおよびその製造方法
JP2000277229A (ja) 表面実装型サージ吸収素子の製造方法
JP2000243534A (ja) チップ型サージアブソーバ及びその製造方法
JP2001006840A (ja) サージ吸収素子及びその製造方法
JP3303025B2 (ja) チップ型マイクロギャップ式サージアブソーバ
JP2001076840A (ja) 積層チップ型サージ吸収素子
JP2001267037A (ja) サージ吸収素子及びその製造方法
JPH11265808A (ja) サージ吸収素子及びその製造方法
JP2000353583A (ja) サージ吸収素子及びその製造方法
JP2000311764A (ja) サージ吸収素子及びその製造方法
JP5304998B2 (ja) サージアブソーバ及びその製造方法
JP2001185322A (ja) 表面実装型サージ吸収素子およびその製造方法
JP3489627B2 (ja) チップ型サージアブソーバ
JPH09266053A (ja) チップ型サージアブソーバ及びその製造方法
JP2004014437A (ja) チップ型サージアブソーバ及びその製造方法
JP2000077162A (ja) 表面実装型サージ吸収素子およびその製造方法
JP2000077163A (ja) 表面実装型サージ吸収素子
JPH01102884A (ja) チップ型アレスタ
JP2000188169A (ja) サ―ジ吸収素子
JPH01175190A (ja) チップ型アレスタ
JP2001143845A (ja) 表面実装型サージアブソーバおよびその製造方法
JPH067506B2 (ja) チップ型サ−ジ吸収素子