JP2000188169A - サ―ジ吸収素子 - Google Patents
サ―ジ吸収素子Info
- Publication number
- JP2000188169A JP2000188169A JP10376423A JP37642398A JP2000188169A JP 2000188169 A JP2000188169 A JP 2000188169A JP 10376423 A JP10376423 A JP 10376423A JP 37642398 A JP37642398 A JP 37642398A JP 2000188169 A JP2000188169 A JP 2000188169A
- Authority
- JP
- Japan
- Prior art keywords
- surge absorbing
- absorbing element
- internal electrodes
- discharge
- varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 容易に実装できる構成を有し、実装面積が小
さく、表面実装が可能なサージ吸収素子を提供するこ
と。 【解決手段】 放電ギャップを間にして対向する内部電
極５を有する放電型サージ吸収素子部２と、バリスタ部
３が、積層して一体に形成され、直列に接続して構成さ
れるサージ吸収素子１。放電型サージ吸収素子部２は、
内部電極５と絶縁体４が交互に積層して構成され、対を
なす内部電極５の間の絶縁体５の層には、放電ギャップ
となる貫通孔６が形成されている。内部電極５はサージ
吸収素子１の側面等に設けた外部電極９と接続されてい
る。バリスタ部３は、内部電極７と電圧非直線抵抗体８
が交互に積層して構成される。
さく、表面実装が可能なサージ吸収素子を提供するこ
と。 【解決手段】 放電ギャップを間にして対向する内部電
極５を有する放電型サージ吸収素子部２と、バリスタ部
３が、積層して一体に形成され、直列に接続して構成さ
れるサージ吸収素子１。放電型サージ吸収素子部２は、
内部電極５と絶縁体４が交互に積層して構成され、対を
なす内部電極５の間の絶縁体５の層には、放電ギャップ
となる貫通孔６が形成されている。内部電極５はサージ
吸収素子１の側面等に設けた外部電極９と接続されてい
る。バリスタ部３は、内部電極７と電圧非直線抵抗体８
が交互に積層して構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、電気機器の電子回
路などを、雷サージや静電気などの過電圧から保護する
ためのサージ吸収素子に関する。
路などを、雷サージや静電気などの過電圧から保護する
ためのサージ吸収素子に関する。
【０００２】
【従来の技術】従来、電話回線などを経て印加される誘
導雷サージ等の過電圧から、電子機器の電子回路を保護
するためのサージ吸収素子として、放電間隙を気密容器
内に封入した放電式サージ吸収素子や、電圧非直線特性
を有する高抵抗体素子よりなるバリスタなどが広く利用
されてきた。
導雷サージ等の過電圧から、電子機器の電子回路を保護
するためのサージ吸収素子として、放電間隙を気密容器
内に封入した放電式サージ吸収素子や、電圧非直線特性
を有する高抵抗体素子よりなるバリスタなどが広く利用
されてきた。
【０００３】図２は、放電型サージ吸収素子１２とバリ
スタ１３をリード線１４を通して結合して構成される従
来のサージ吸収ユニット１１の構成図である。従来の放
電型サージ吸収素子１２は、高絶縁抵抗を有するため、
漏れ電流は少ないが、サージの放電終了後にも回路電圧
により放電が継続する、いわゆる続流現象を引き起こし
やすい欠点があった。他方、バリスタ１３は、続流現象
がないものの、高い温度のもとでは、漏れ電流が増大す
る欠点を有していた。これら双方の長所を活かして、多
くの場合、サージ吸収ユニット１１には、放電型サージ
吸収素子１２とバリスタ１３を組み合わせて利用されて
きた。
スタ１３をリード線１４を通して結合して構成される従
来のサージ吸収ユニット１１の構成図である。従来の放
電型サージ吸収素子１２は、高絶縁抵抗を有するため、
漏れ電流は少ないが、サージの放電終了後にも回路電圧
により放電が継続する、いわゆる続流現象を引き起こし
やすい欠点があった。他方、バリスタ１３は、続流現象
がないものの、高い温度のもとでは、漏れ電流が増大す
る欠点を有していた。これら双方の長所を活かして、多
くの場合、サージ吸収ユニット１１には、放電型サージ
吸収素子１２とバリスタ１３を組み合わせて利用されて
きた。
【０００４】放電型サージ吸収素子１２とバリスタ１３
を組み合わせたサージ吸収ユニット１１は、必要に応じ
て共通のケース１５に収容したり、あるいは、各々の素
子を、直接、基板に直列に実装するなどの方法がとられ
ていた。
を組み合わせたサージ吸収ユニット１１は、必要に応じ
て共通のケース１５に収容したり、あるいは、各々の素
子を、直接、基板に直列に実装するなどの方法がとられ
ていた。
【０００５】
【発明が解決しようとする課題】しかし、放電型サージ
吸収素子１２とバリスタ１３の、互いに異なる種類の素
子を直列に接続したサージ吸収ユニット１１は、実装す
るための前工程が煩雑である上に、実装面積の縮小や、
表面実装化が困難であるという欠点があった。
吸収素子１２とバリスタ１３の、互いに異なる種類の素
子を直列に接続したサージ吸収ユニット１１は、実装す
るための前工程が煩雑である上に、実装面積の縮小や、
表面実装化が困難であるという欠点があった。
【０００６】本発明は、放電型サージ吸収素子とバリス
タを接続して使用する従来のサージ吸収ユニットの欠点
を解消し、容易に実装できる構成を有し、実装面積が小
さく、表面実装が可能なサージ吸収素子を提供すること
を目的とする。
タを接続して使用する従来のサージ吸収ユニットの欠点
を解消し、容易に実装できる構成を有し、実装面積が小
さく、表面実装が可能なサージ吸収素子を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明のサージ吸収素子
は、放電ギャップを間にして対向する内部電極を有する
放電型サージ吸収素子部と、電圧非直線抵抗体素子部
（以下、バリスタ部という）が、積層して一体に形成さ
れ、直列に接続して構成されている。
は、放電ギャップを間にして対向する内部電極を有する
放電型サージ吸収素子部と、電圧非直線抵抗体素子部
（以下、バリスタ部という）が、積層して一体に形成さ
れ、直列に接続して構成されている。
【０００８】放電型サージ吸収素子部は、内部電極と絶
縁体が交互に積層して構成され、対向する内部電極の間
の絶縁体の層には、放電ギャップとなる貫通孔が形成さ
れている。内部電極は、サージ吸収素子の側面等に設け
た外部電極に接続されている。バリスタ部は、内部電極
と電圧非直線抵抗体の層が交互に積層して構成される。
縁体が交互に積層して構成され、対向する内部電極の間
の絶縁体の層には、放電ギャップとなる貫通孔が形成さ
れている。内部電極は、サージ吸収素子の側面等に設け
た外部電極に接続されている。バリスタ部は、内部電極
と電圧非直線抵抗体の層が交互に積層して構成される。
【０００９】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００１０】図１は、本発明のサージ吸収素子の構成を
示す図である。図１（ａ）は縦断面図、 図１（ｂ）は
Ｙ−Ｙ線断面図、図１（ｃ）はＸ−Ｘ線断面図である。
図１に示すように、本発明のサージ吸収素子１は、放電
型サージ吸収素子部２とバリスタ部３が一体として形成
されている。一体となった素子内でリード線なしに接続
され、実装面積の小さい表面実装型サージ吸収素子１を
得ることができる。
示す図である。図１（ａ）は縦断面図、 図１（ｂ）は
Ｙ−Ｙ線断面図、図１（ｃ）はＸ−Ｘ線断面図である。
図１に示すように、本発明のサージ吸収素子１は、放電
型サージ吸収素子部２とバリスタ部３が一体として形成
されている。一体となった素子内でリード線なしに接続
され、実装面積の小さい表面実装型サージ吸収素子１を
得ることができる。
【００１１】放電型サージ吸収素子部２は、内部電極５
と絶縁体４が積層して、バリスタ部３は、内部電極７と
電圧非直線抵抗体８が積層して、それぞれ構成されてい
る。放電型サージ吸収素子部２の内部電極５に挟まれた
絶縁体４には、放電ギャップとなる貫通孔６が形成され
ている。
と絶縁体４が積層して、バリスタ部３は、内部電極７と
電圧非直線抵抗体８が積層して、それぞれ構成されてい
る。放電型サージ吸収素子部２の内部電極５に挟まれた
絶縁体４には、放電ギャップとなる貫通孔６が形成され
ている。
【００１２】絶縁体４の層には、アルミナ、ムライト、
チタニア、ジルコニア、ステアタイト、フォルステライ
トや、シリカ、カルシア、硼素などからなるガラス、な
どの固有体積抵抗率の高いセラミックス材料が用いられ
る。電圧非直線抵抗体８には、酸化亜鉛、チタン酸バリ
ウムなどの酸化物が使われる。絶縁体４の層には、バリ
スタ部３の電圧非直線抵抗体８と同じ材料を使用しても
よい。
チタニア、ジルコニア、ステアタイト、フォルステライ
トや、シリカ、カルシア、硼素などからなるガラス、な
どの固有体積抵抗率の高いセラミックス材料が用いられ
る。電圧非直線抵抗体８には、酸化亜鉛、チタン酸バリ
ウムなどの酸化物が使われる。絶縁体４の層には、バリ
スタ部３の電圧非直線抵抗体８と同じ材料を使用しても
よい。
【００１３】放電型サージ吸収素子部２とバリスタ部３
の内部電極５、７には、銅、銀、アルミニウム、ニッケ
ル、炭素、あるいは、ステンレス、コパール等の合金材
料等、導電性に優れる材料を使用することができる。内
部電極５、７には、これらの他に、ＳｎＯ2、Ｎｂ
2Ｏ5、ＭｏＯ3、ＷＯ3、ＴｉＣ、ＳｉＣ、ＺｒＣ、Ｗ
Ｃ、ＨｆＣ、ＶＣ、ＴｉＮ、ＴａＮ、ＶＮ、ＺｒＮ、Ｎ
ｂＮ等の、酸化物、炭化物や窒化物等の、導電性セラミ
ックスを使用してもよい。
の内部電極５、７には、銅、銀、アルミニウム、ニッケ
ル、炭素、あるいは、ステンレス、コパール等の合金材
料等、導電性に優れる材料を使用することができる。内
部電極５、７には、これらの他に、ＳｎＯ2、Ｎｂ
2Ｏ5、ＭｏＯ3、ＷＯ3、ＴｉＣ、ＳｉＣ、ＺｒＣ、Ｗ
Ｃ、ＨｆＣ、ＶＣ、ＴｉＮ、ＴａＮ、ＶＮ、ＺｒＮ、Ｎ
ｂＮ等の、酸化物、炭化物や窒化物等の、導電性セラミ
ックスを使用してもよい。
【００１４】本発明によるサージ吸収素子１は、各原料
粉末をペースト化してスクリーン印刷で積層する方法な
どによって一体型に形成することができる。この時、放
電型サージ吸収部２の放電ギャップとなる貫通孔６は、
スクリーン印刷によって形成することもできるが、あら
かじめ内部電極４を印刷した後、パンチングやレーザ加
工などで貫通孔６を形成してもよい。
粉末をペースト化してスクリーン印刷で積層する方法な
どによって一体型に形成することができる。この時、放
電型サージ吸収部２の放電ギャップとなる貫通孔６は、
スクリーン印刷によって形成することもできるが、あら
かじめ内部電極４を印刷した後、パンチングやレーザ加
工などで貫通孔６を形成してもよい。
【００１５】また、バリスタ部３は、通常のチップ型バ
リスタと同様の作製方法を適用して作製することができ
る。本発明のサージ吸収素子１では、放電型サージ吸収
部２の絶縁体４の厚さ、および貫通孔６の形状、寸法、
数、さらに、内部電極５の寸法、形状は、放電型サージ
吸収部２の放電特性に適合するように選択することがで
きる。バリスタ部３についても同様に、形状、寸法、積
層数などを選択し特性を設定することができる。
リスタと同様の作製方法を適用して作製することができ
る。本発明のサージ吸収素子１では、放電型サージ吸収
部２の絶縁体４の厚さ、および貫通孔６の形状、寸法、
数、さらに、内部電極５の寸法、形状は、放電型サージ
吸収部２の放電特性に適合するように選択することがで
きる。バリスタ部３についても同様に、形状、寸法、積
層数などを選択し特性を設定することができる。
【００１６】
【実施例】本実施の形態の詳細を、以下に実施例をもっ
て説明する。
て説明する。
【００１７】ステアタイトの粉末、銀（Ａｇ）−パラジ
ウム（Ｐｄ）合金の粉末、酸化亜鉛の粉末を、それぞ
れ、バインダ、溶剤と配合し、混練して、放電型サージ
吸収部２の絶縁体４の層用ペースト、内部電極５、７用
ペースト、バリスタ部３の電圧非直線抵抗体８となる酸
化物用ペーストを調製した。
ウム（Ｐｄ）合金の粉末、酸化亜鉛の粉末を、それぞ
れ、バインダ、溶剤と配合し、混練して、放電型サージ
吸収部２の絶縁体４の層用ペースト、内部電極５、７用
ペースト、バリスタ部３の電圧非直線抵抗体８となる酸
化物用ペーストを調製した。
【００１８】まず、酸化亜鉛ペーストとＡｇ−Ｐｄ合金
ペーストを交互に積層してバリスタ部３を作製した。
ペーストを交互に積層してバリスタ部３を作製した。
【００１９】つぎに、ステアタイトペースト、Ａｇ−Ｐ
ｄ合金ペーストを積層して放電型サージ吸収素子部２を
作製した。２枚の内部電極５の間に挟まれたステアタイ
トの層には、放電ギャップとなる貫通孔６が形成されて
いる。放電ギャップとなる貫通孔６は、電極パターンを
印刷した後、直径０.５ｍｍの金型を使用して打ち抜き
形成した。
ｄ合金ペーストを積層して放電型サージ吸収素子部２を
作製した。２枚の内部電極５の間に挟まれたステアタイ
トの層には、放電ギャップとなる貫通孔６が形成されて
いる。放電ギャップとなる貫通孔６は、電極パターンを
印刷した後、直径０.５ｍｍの金型を使用して打ち抜き
形成した。
【００２０】底面が所定の大きさ（５.０ｍｍ×２.０ｍ
ｍ）になるように、積層体を切断した後、６００℃大気
中で脱バインダ後、大気中１０００℃〜１３００℃で焼
結した。さらに、銀ペーストを塗布・加熱して、外部電
極９を形成して、一体化したサージ吸収素子１を得た。
ｍ）になるように、積層体を切断した後、６００℃大気
中で脱バインダ後、大気中１０００℃〜１３００℃で焼
結した。さらに、銀ペーストを塗布・加熱して、外部電
極９を形成して、一体化したサージ吸収素子１を得た。
【００２１】本実施例では、放電ギャップの間隔、バリ
スタ部３の内部電極７の間隔などは、放電型サージ吸収
素子部２の直流放電電圧が５００Ｖ、バリスタ部３のバ
リスタ電圧が２２０Ｖになるように設定した。
スタ部３の内部電極７の間隔などは、放電型サージ吸収
素子部２の直流放電電圧が５００Ｖ、バリスタ部３のバ
リスタ電圧が２２０Ｖになるように設定した。
【００２２】本発明のサージ吸収素子１の特性は、図２
に示した従来のサージ吸収ユニット１１を比較の対象と
し評価した。サージ吸収ユニット１１は、直流放電開始
電圧５００Ｖの放電型サージ吸収素子１２と、バリスタ
電圧２２０Ｖのバリスタ１３をリード線１４によって直
列に接続して構成されている。
に示した従来のサージ吸収ユニット１１を比較の対象と
し評価した。サージ吸収ユニット１１は、直流放電開始
電圧５００Ｖの放電型サージ吸収素子１２と、バリスタ
電圧２２０Ｖのバリスタ１３をリード線１４によって直
列に接続して構成されている。
【００２３】本発明のサージ吸収素子１、従来のサージ
吸収ユニット１１に、それぞれ、疑似サージ電圧とし
て、（１.２×５０）μｓｅｃ、５ｋＶのインパルス電
圧を印加した。その結果、双方とも、９００Ｖで放電を
開始した。さらに、１００ＶのＡＣ電圧に重畳して前記
インパルス電圧を印加したところ、双方とも続流の発生
は認められなかった。すなわち、放電型サージ吸収素子
部２とバリスタ部３を積層化して一体化したサージ吸収
素子１に、特性上の不利益はない。
吸収ユニット１１に、それぞれ、疑似サージ電圧とし
て、（１.２×５０）μｓｅｃ、５ｋＶのインパルス電
圧を印加した。その結果、双方とも、９００Ｖで放電を
開始した。さらに、１００ＶのＡＣ電圧に重畳して前記
インパルス電圧を印加したところ、双方とも続流の発生
は認められなかった。すなわち、放電型サージ吸収素子
部２とバリスタ部３を積層化して一体化したサージ吸収
素子１に、特性上の不利益はない。
【００２４】つぎに、本発明のサージ吸収素子１と従来
のサージ吸収ユニット１１の実装面積について比較する
と、本発明のサージ吸収素子１は約１０ｍｍ2、従来の
サージ吸収ユニット１１は約９００ｍｍ2（約３０ｍｍ
×３０ｍｍ）であった。積層により一体化を図った本発
明のサージ吸収素子１は、実装面積の縮小に極めて有効
であることがわかる。
のサージ吸収ユニット１１の実装面積について比較する
と、本発明のサージ吸収素子１は約１０ｍｍ2、従来の
サージ吸収ユニット１１は約９００ｍｍ2（約３０ｍｍ
×３０ｍｍ）であった。積層により一体化を図った本発
明のサージ吸収素子１は、実装面積の縮小に極めて有効
であることがわかる。
【００２５】本発明は、絶縁体４、電圧非直線抵抗体
８、および内部電極５、７を構成する前記各材料は、本
発明のサージ吸収素子１を実現するための例示に過ぎ
ず、前記の材料に限定するものではない。また、本発明
は、ペーストの種類や作製方法、印刷の積層厚さ、積層
体のサイズ、積層体の焼結なども、前記の条件に限定す
るものではない。本発明には、状況に応じた材料の選
定、仕様の決定の自由度がある。
８、および内部電極５、７を構成する前記各材料は、本
発明のサージ吸収素子１を実現するための例示に過ぎ
ず、前記の材料に限定するものではない。また、本発明
は、ペーストの種類や作製方法、印刷の積層厚さ、積層
体のサイズ、積層体の焼結なども、前記の条件に限定す
るものではない。本発明には、状況に応じた材料の選
定、仕様の決定の自由度がある。
【００２６】
【発明の効果】以上、説明したように、本発明によれ
ば、放電型サージ吸収素子とバリスタを一体として構成
することにより、容易に実装できる構成を有し、実装面
積が小さく、表面実装が可能なサージ吸収素子を得るこ
とができる。
ば、放電型サージ吸収素子とバリスタを一体として構成
することにより、容易に実装できる構成を有し、実装面
積が小さく、表面実装が可能なサージ吸収素子を得るこ
とができる。
【図１】本発明のサージ吸収素子の構成を示す図。図１
（ａ）は、縦断面図。 図１（ｂ）は、Ｙ−Ｙ線断面
図。図１（ｃ）は、Ｘ−Ｘ線断面図。
（ａ）は、縦断面図。 図１（ｂ）は、Ｙ−Ｙ線断面
図。図１（ｃ）は、Ｘ−Ｘ線断面図。
【図２】放電型サージ吸収素子とバリスタをリード線を
通して結合して構成された従来のサージ吸収ユニットの
構成図。
通して結合して構成された従来のサージ吸収ユニットの
構成図。
１ サージ吸収素子 ２ 放電型サージ吸収素子部 ３ バリスタ部（電圧非直線抵抗体素子部） ４ 絶縁体 ５ 内部電極 ６ 貫通孔 ７ 内部電極 ８ 電圧非直線抵抗体 ９ 外部電極 １１ サージ吸収ユニット １２ 放電型サージ吸収素子 １３ バリスタ １４ リード線 １５ ケース
Claims (3)
- 【請求項１】 放電ギャップを間にして対向する内部電
極を有する放電型サージ吸収素子部と、電圧非直線抵抗
体素子部を備えたサージ吸収素子において、前記放電型
サージ吸収素子部と、前記電圧非直線抵抗体素子部は、
積層して一体に形成され、直列に接続されていることを
特徴とするサージ吸収素子。 - 【請求項２】 前記放電型サージ吸収素子部は、外部電
極に接続された前記内部電極と絶縁体が、交互に積層し
て構成され、対向する前記内部電極の間の該絶縁体の層
には、放電ギャップとなる貫通孔が形成されていること
を特徴とする請求項１記載のサージ吸収素子。 - 【請求項３】 前記電圧非直線抵抗体素子部は、内部電
極と電圧非直線抵抗体の層が交互に積層して構成されて
いることを特徴とする請求項１または請求項２記載のサ
ージ吸収素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376423A JP2000188169A (ja) | 1998-12-21 | 1998-12-21 | サ―ジ吸収素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10376423A JP2000188169A (ja) | 1998-12-21 | 1998-12-21 | サ―ジ吸収素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188169A true JP2000188169A (ja) | 2000-07-04 |
Family
ID=18507117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10376423A Pending JP2000188169A (ja) | 1998-12-21 | 1998-12-21 | サ―ジ吸収素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188169A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2428519A (en) * | 2005-07-21 | 2007-01-31 | Cooper Technologies Co | Transient voltage suppression device |
| KR100935735B1 (ko) | 2007-09-19 | 2010-01-06 | 주식회사 아모텍 | 서지 흡수기 및 그의 제조방법 |
| WO2010094795A1 (de) * | 2009-02-23 | 2010-08-26 | Epcos Ag | Elektrisches vielschichtbauelement |
| KR101023331B1 (ko) * | 2008-10-20 | 2011-03-18 | 주식회사 아모텍 | 터치키 회로 및 그 터치키 회로에서의 정전기 보호용 복합소자 |
| JP2014509063A (ja) * | 2011-03-21 | 2014-04-10 | エプコス アクチエンゲゼルシャフト | 低応答サージアレスタ及びその製造方法 |
| CN105470685A (zh) * | 2015-07-01 | 2016-04-06 | 阿莫泰克有限公司 | 触电保护用电流接触器及具有其的便携式电子装置 |
-
1998
- 1998-12-21 JP JP10376423A patent/JP2000188169A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2428519A (en) * | 2005-07-21 | 2007-01-31 | Cooper Technologies Co | Transient voltage suppression device |
| GB2428519B (en) * | 2005-07-21 | 2011-05-04 | Cooper Technologies Co | Transient voltage protection device, material and manufacturing methods |
| KR100935735B1 (ko) | 2007-09-19 | 2010-01-06 | 주식회사 아모텍 | 서지 흡수기 및 그의 제조방법 |
| KR101023331B1 (ko) * | 2008-10-20 | 2011-03-18 | 주식회사 아모텍 | 터치키 회로 및 그 터치키 회로에서의 정전기 보호용 복합소자 |
| WO2010094795A1 (de) * | 2009-02-23 | 2010-08-26 | Epcos Ag | Elektrisches vielschichtbauelement |
| DE102009010212B4 (de) * | 2009-02-23 | 2017-12-07 | Epcos Ag | Elektrisches Vielschichtbauelement |
| JP2014509063A (ja) * | 2011-03-21 | 2014-04-10 | エプコス アクチエンゲゼルシャフト | 低応答サージアレスタ及びその製造方法 |
| US9190811B2 (en) | 2011-03-21 | 2015-11-17 | Epcos Ag | Surge arrester with a low response voltage and method for producing same |
| CN105470685A (zh) * | 2015-07-01 | 2016-04-06 | 阿莫泰克有限公司 | 触电保护用电流接触器及具有其的便携式电子装置 |
| CN108598755A (zh) * | 2015-07-01 | 2018-09-28 | 阿莫泰克有限公司 | 触电保护用电流接触器及具有其的便携式电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8238069B2 (en) | ESD protection device | |
| JP5403370B2 (ja) | Ｅｓｄ保護装置 | |
| JP2001043954A (ja) | サージ吸収素子及びその製造方法 | |
| US7741949B2 (en) | Varistor | |
| JP2014036135A (ja) | 静電気保護素子とその製造方法 | |
| JP2000188169A (ja) | サ―ジ吸収素子 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JP5403075B2 (ja) | Ｅｓｄ保護装置 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JPWO2017018085A1 (ja) | Ｅｓｄ保護デバイス | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP3286855B2 (ja) | チップ型ｐｔｃサーミスタの製造方法 | |
| JPH11354249A (ja) | サージ吸収素子 | |
| JPH11144835A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
| JPH09266053A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2006313877A (ja) | 静電気対策部品 | |
| JP2010182560A (ja) | 電子部品の製造方法 | |
| JP3536592B2 (ja) | 放電管型サージアブソーバ | |
| JP2004127615A (ja) | サージアブソーバ及びその製造方法 | |
| JP2005183593A (ja) | 接合型電圧依存性抵抗器およびその製造方法 | |
| JP2000077162A (ja) | 表面実装型サージ吸収素子およびその製造方法 |