JP2010182560A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2010182560A JP2010182560A JP2009025726A JP2009025726A JP2010182560A JP 2010182560 A JP2010182560 A JP 2010182560A JP 2009025726 A JP2009025726 A JP 2009025726A JP 2009025726 A JP2009025726 A JP 2009025726A JP 2010182560 A JP2010182560 A JP 2010182560A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- substrate
- electrodes
- electrode
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Elimination Of Static Electricity (AREA)
Abstract
【課題】本発明は、静電気などの高電圧が入った際の放電開始電圧と抑制電圧が低く、かつ大量に生産した場合でも、個体間の放電開始電圧のバラつきの少ない安定した特性を持つ静電気対策部品の製造方法を提供することを目的としている。
【解決手段】主面に第一の電極を設けた第一の基板と、貫通孔を有する第二の基板とを積層して前記貫通孔から前記第一の電極の少なくとも一部を露出させる第一の積層工程と、前記貫通孔に樹脂材料を充填する充填工程と、主面に第二の電極を設けた第三の基板を、前記第一、第二の電極が対向するように積層する第二の積層工程と、加熱することで前記樹脂材料を除去し前記第一、第二の電極間に一定の空隙部を設ける加熱工程を少なくとも備え、前記第一、第三の基板は予め焼結したセラミック基板とした。
【選択図】図1
【解決手段】主面に第一の電極を設けた第一の基板と、貫通孔を有する第二の基板とを積層して前記貫通孔から前記第一の電極の少なくとも一部を露出させる第一の積層工程と、前記貫通孔に樹脂材料を充填する充填工程と、主面に第二の電極を設けた第三の基板を、前記第一、第二の電極が対向するように積層する第二の積層工程と、加熱することで前記樹脂材料を除去し前記第一、第二の電極間に一定の空隙部を設ける加熱工程を少なくとも備え、前記第一、第三の基板は予め焼結したセラミック基板とした。
【選択図】図1
Description
本発明は、静電気対策部品、特に信号ラインに侵入する静電気を吸収するために用いる電子部品の製造方法に関する。
近年、携帯電話など電子機器の小型化、高性能化の要望に応えるため、ICのさらなる微細化、高集積化が進んでいるが、一方で耐電圧が低下している。そのため、人体と電子機器の端子などが接触したときに発生する静電気放電サージのようにエネルギの小さいサージでも、ICの破壊や誤動作が発生するようになった。
対策として、静電気が侵入してくる配線とグランド間に静電気対策部品を設け、静電気をバイパスさせICに印加される高電圧を抑える方法が行われている。静電気対策部品は、通常の状態では高抵抗値で電気を流さず、静電気などの高圧信号の侵入により抵抗値が低くなり電気を流す特性を示す部品である。このような特性を有する静電気対策部品としては、ツェナーダイオード、積層チップバリスタ、ギャップ放電素子などが知られている。
従来の静電気対策部品としてのギャップ放電素子は、セラミック素体に空洞部を設け、この空洞部を介して対向するように設けた一対の放電用電極と、各々の放電用電極に接続する端子電極とで形成されている。通常はオープン状態であるが、静電気などの高電圧電流が侵入すると、空洞部内で放電し電流が流れる。
このような、ギャップ放電素子は、一対の放電用電極を通常数十μmの間隔を設けて対向させ、これら放電用電極間で侵入してきた静電気を放電させる方式であり、特許文献1、2に開示されている。
特開平1−102884号公報
特開平11−265808号公報
上記のギャップ放電素子の放電開始電圧は、放電用電極の間隔に依存しているため、放電開始電圧を安定させるためには放電用電極間の間隔をバラつき無く一定に保たねばならない。しかしながら、従来のグリーンシートから一体焼成する工法では、焼成する際に三次元に収縮するため、その結果、放電開始電圧が個体間でバラつくという問題点があった。
また、静電気対策部品は、被保護対象の機器をより高い電圧から守るために、静電気パルスなどの高電圧が入った後の抑制電圧は低いほど良いが、ギャップ放電素子は、その抑制電圧や高電圧が入った際の放電開始電圧が比較的高いという問題点があった。
本発明は、かかる問題点に鑑みてなされたもので、放電開始電圧と抑制電圧が低く、かつ個体間のバラつきが少ない電子部品の製造方法を提供することを目的とするものである。
上記目的を達成するため、本発明は、主面に第一の電極を設けた第一の基板と、貫通孔を有する第二の基板とを積層して前記貫通孔から前記第一の電極の少なくとも一部を露出させる第一の積層工程と、前記貫通孔に樹脂材料を充填する充填工程と、主面に第二の電極を設けた第三の基板を、前記第一、第二の電極が対向するように積層する第二の積層工程と、加熱することで前記樹脂材料を除去し前記第一、第二の電極間に一定の空隙部を設ける加熱工程を少なくとも備え、前記第一、第三の基板は予め焼結したセラミック基板とした電子部品の製造方法であり、予め焼結した第一、第三のセラミック基板で第二の基板を挟持、積層するので、加熱時に第二の基板が面内方向に収縮することがなく、第二の基板は厚み方向のみに収縮する。その結果、放電用電極である第一、第二の電極間の間隔をバラつきなく、かつ小さくすることができるため静電気などの高電圧が入った際の放電開始電圧と抑制電圧が低く、かつ、放電開始電圧のバラつきが少ない電子部品を製造できるという効果を有する。
本発明の電子部品の製造方法によれば、ギャップ放電素子タイプの静電気対策部品の製造が実現できるとともに、静電気などの高電圧が入った際の放電開始電圧と抑制電圧が低く、かつ大量に生産した場合でも、個体間の放電開始電圧のバラつきの少ない安定した特性を実現することができる。
以下、本発明を実施するための最良の形態について、図面に基づき詳細に説明する。
(実施の形態)
以下、一実施の形態を用いて、本発明の電子部品の製造方法について説明する。
以下、一実施の形態を用いて、本発明の電子部品の製造方法について説明する。
図1は発明の一実施の形態における静電気対策部品の製造方法を用いて製造した静電気対策部品の断面図を、図2は、図1の静電気対策部品の模式的分解斜視図である。
図1および図2において、1はセラミック素体、1aおよび1bは焼結したセラミック基板、1cは貫通孔2bを設けたセラミック基板、3および4は貫通孔2bを挟み一定の間隔をもって互いに対向配置した一対の放電用電極、5および6は、各放電用電極3、4と接続した端子電極、7は貫通孔2bに充填した樹脂材料である。
図1および図2に示すように、本実施の形態における静電気対策部品の製造方法は、予め焼結した第一のセラミック基板1aの上に放電用電極である第一の電極3を形成し、その上に貫通孔2bを形成した第二のセラミック基板1cを形成し、貫通孔2bの内部に樹脂材料7を充填し、さらにその上に放電用電極である第二の電極4を設けた予め焼結した第三のセラミック基板1bを形成する。そして、加熱することによって前記貫通孔2b内の樹脂材料7を大気中に飛散させ除去することで空隙部2a(図1)を形成することを特徴とする。そして、本実施の形態における静電気対策部品の製造方法によって得られる静電気対策部品は、セラミック素体1に、放電用電極3および4を有し、その放電用電極3と4は、加熱によって樹脂材料7を大気中に飛散させることによって得られた空隙部2aを介して対向して構成されている。さらに電気的な接続を得るためにセラミック素体1の側面に構成した端子電極5および6を有することが望ましい。
続いて、本発明の一実施の形態における静電気対策部品の製造方法について図2を用いて説明する。
まず、アルミナを主成分とするセラミック粉末と樹脂バインダ、可塑剤および溶剤からなるセラミックグリーンシートを作製し準備した。この時、これらの生シートの厚みは約20μmとした。次に、このセラミックグリーンシートの所定の位置をプレスによりくり抜き、貫通孔2bを作製した。尚、この貫通孔2bをもつセラミックグリーンシートは、焼成後に第二のセラミック基板1cとなるものである。
次に、焼成したアルミナからなる第一、第三のセラミック基板1aおよび1bを用意し、タングステン導体ペーストを用いスクリーン印刷法によってそれぞれ放電用電極となる第一の電極3および第二の電極4となる導体層を形成した。次に、第一の電極3を形成した第一のセラミック基板1aの所定の位置に前記貫通孔2bを設けた第二のセラミック基板1cを積層した。この時、少なくとも前記第一の電極3の一部が貫通孔2bの底部から露出している必要がある。
次に、スクリーン印刷法を用いて、粒状のアクリル樹脂を含んだペースト状の樹脂材料7を貫通孔2bの中に充填するよう印刷した。そして、その上に第二の電極4を形成した第三のセラミック基板1bを積層し、積層体ブロックとした。この時、第二の電極4の一部は樹脂材料7と接触する面側になるように配置した。
尚、上記第一、第三のセラミック基板1a、1bの厚みは約180μm、第一、第二の電極3、4の厚みは約2.5μmとし、タングステン導体ペーストのタングステンは、80重量パーセント以上とした。また、貫通孔2bは約200μm角、または約200μm径程度の大きさとした。また、印刷した放電用電極3、4のパターンは、切断した後に図1に示した形状となるように多数個を縦横に配列した。
次に、上記の積層体ブロックを、水素を1体積%含む窒素−水素混合雰囲気において、1300℃で一体焼成することによって、貫通孔2b内の樹脂材料7を大気中に飛散させて除去し、さらに第二のセラミック基板1cを焼成し一体化した焼結体である積層体ブロックとした。
続いて上記の積層体ブロックを、第一の電極3および第二の電極4の少なくとも一部が露出するように切断分離して短冊状の積層体ブロックとし、さらに、端面より露出している第一の電極3および第二の電極4と電気的に接続するように、端子電極5および6をそれぞれ導電性樹脂ペーストで形成し、200℃で硬化させた。
最後に前記短冊状の積層体ブロックを個片に切断分離し、端子電極5、6の部位にニッケル、スズメッキを施して、図1および図2に示した本実施の形態における静電気対策部品を得た。
本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、長手方向寸法が約1.0mm、幅方向寸法が約0.5mm、厚み方向寸法が約0.37mmであった。
なお、上記の製造方法においては、セラミック素体1を形成する方法として、所定の位置に前記貫通孔2bを設けたセラミックグリーンシートからなる第二のセラミック基板1cを積層することによって形成する方法を説明したが、アルミナを主成分とするセラミック粉末と樹脂バインダおよび溶剤からなるセラミックペーストを作製し準備した後、第一の放電用電極3を形成した第一のセラミック基板1aの所定の位置に、スクリーン印刷法により貫通孔2bを残して前記セラミックペーストを印刷することによって第二のセラミック基板1cを形成してもよい。また、その他の方法として、貫通孔2bを設けた焼結したセラミック基板を用意し、このセラミック基板を第二のセラミック基板1cとして、この第一のセラミック基板1aおよび第三のセラミック基板1cとをセラミックペースト、樹脂バインダおよび溶剤からなるバインダによって接着することによってセラミック素体1を形成してもよい。
また、積層体ブロックの切断方法は、あらかじめ所定の縦横の位置にブレイク用の溝を彫ったセラミック基板を用い、積層体ブロックとした後、短冊状、個片にブレイクを行っても良いし、積層体ブロックをダイシングによって切断してもよい。また、端子電極5、6は、一旦、短冊状の積層体ブロックに切断後に形成したが、個片に切断後に形成してもよい。
尚、本実施の形態における製造方法においては、生産性の面から、図1および2となる静電気対策部品を多数個縦横に配列した積層体ブロックから製造する例を示したが、生産性に問題がないならば、すべてを個片で製造しても構わない。
また、本実施の形態における静電気対策部品の製造方法において、セラミック素体1および第一、第三、第二のセラミック基板1a、1bおよび1cは、アルミナを主成分とするセラミックを選んだが、それ以外にもフォルステライト、ステアタイト、ムライト、コージライトなどのセラミック組成物を主成分として含有する絶縁体が望ましい。これらの絶縁体は、比誘電率が15以下と低く、寄生容量値を低減できるからである。また、焼結温度を低くするためや、焼結助剤として、ガラス成分を含有させてもよい。
また、第一、第二の電極3および4は、タングステン電極を選んだが、銀、銅、アルミニウム、パラジウム、金、ニッケル、チタンや、それぞれの合金を用いてもよい。
また、第一、第二の電極3および4は、スクリーン印刷法によって形成したが、必要に応じてスパッタや蒸着などの方法を用いて形成してもよい。
また、端子電極5および6は、導電性樹脂ペーストにより形成したが、電極ペーストを塗布した後に焼き付けることによって形成しても良いし、スパッタや蒸着などを用いて形成してもよい。
また、端子電極5、6には、銀、銅、アルミニウム、パラジウム、金、チタン、タングステンや、それぞれの合金を用いてもよい。
また、端子電極5および6は部品を実装する際に有利であるため、ニッケル、スズメッキを施したが、実装上問題がなければメッキはなくてもよいし、銅やパラジウム、金などのメッキをしても構わない。
また、本実施の形態における静電気対策部品の製造方法においては、放電用電極3、4がタングステンの場合について説明したので、焼成の雰囲気および温度は、水素を1体積%含む窒素−水素混合雰囲気において1300℃で焼成としたが、放電用電極3、4の種類によって、たとえば銀を使った場合は大気中で900℃程度といったように、選択した放電用電極3、4の種類やセラミック素体1のセラミック組成によって、焼成雰囲気や焼成温度は、適宜変える必要がある。
上記の本実施の形態における製造方法にしたがって製造した静電気対策部品は、焼結した第一、第三のセラミック基板1a、1bを用いるため、加熱によってセラミックペースト、セラミックグリーンシートからなる第二のセラミック基板1cのいずれかまたは両方を焼結させる際に、第二のセラミック基板1cが面内方向に収縮することなく厚み方向のみに収縮するため、第一、第二の電極間3、4間の間隔、すなわち空隙部2aの間隔が小さく、かつバラつきが少なく製造される。
次に、本実施の形態の製造方法で静電気対策部品を作製し、空隙部2a、すなわち第一、第二の電極3、4間の間隔を測定し、静電気試験を行った結果を示す。比較例として、従来の製造方法で作製した静電気対策部品と対比させている。
先ず始めに、比較例の静電気対策部品の製造方法を図1および図2を用いて説明する。本実施の形態における静電気対策部品の製造方法と異なる点は、以下の部分である。
まず、アルミナを主成分とするセラミック粉末と樹脂バインダ、可塑剤および溶剤からなるセラミックグリーンシートを複数枚準備する。この時、これらの各シートの厚みは約20μmとした。次に、このセラミックグリーンシートを複数枚積層することによって、第一、第三のセラミック基板1aおよび1bとした。
次に、これらの第一、第三のセラミック基板1aおよび1bに、タングステン導体ペーストを用いスクリーン印刷法によってそれぞれ放電用電極となる第一、第二の電極3および4を形成した。
次に、別のセラミックグリーンシート(複数枚積層したもの)を1枚準備し、所定の位置をプレス等によりくり抜き、貫通孔2bを作製した。
次に、第一の電極3を形成した第一のセラミック基板1aの所定の位置に、前記貫通孔2bを設けた第二のセラミック基板1cを積層した。この時、少なくとも前記第一の電極3の一部が貫通孔2bの底部から露出している必要がある。
次に、スクリーン印刷法等を用いて、粒状のアクリル樹脂を含んだ樹脂材料7を前記貫通孔2bの中に充填するよう印刷した。そして、その上に第二の電極4を形成した第三のセラミック基板1bを積層し、積層体ブロックとした。この時、第二の電極4の一部は樹脂材料7と接触する面側になるように配置した。
尚、第一、第二の電極の厚みは約2.5μmとし、用いるタングステン導体ペーストのタングステン含有率は80重量パーセント以上とした。また、貫通孔2bは約200μm角、または約200μm径程度の大きさとした。また、印刷した第一、第二の電極のパターンは、切断した後に図1に示した形状となるよう、多数個を縦横に配列した。
次に、上記の積層体ブロックを、個片に切断分離した後、水素を1体積%含む窒素−水素混合雰囲気において、1300℃で一体焼成することによって、樹脂材料7を大気中に飛散させて除去し、さらに第一、第二、第三のセラミック基板1a、1bおよび1cを焼成し一体化した焼結体とした。
次に、個片に切断後露出している第一、第二の電極3および4に電気的に接続するように、端子電極5および6を、導電性樹脂ペーストを塗布することによって作製し、200℃で硬化させた。続いて、端子電極5、6の部位にニッケル、スズメッキを施して、比較例とする静電気対策部品を得た。
比較例の静電気対策部品は、長手方向寸法が約1.0mm、幅方向寸法が約0.5mm、厚み方向寸法が約0.38mmであった。比較例の静電気対策部品は、焼成時に各セラミック基板1a、1b、1c等が焼結により三次元全方向に収縮するため、製造した静電気対策部品の大きさがバラつくとともに、特に空隙部2a、すなわち第一、第二の電極3、4間の間隔が大きくバラつくこととなる。
以下に上記の比較例と、本実施の形態で製造した静電気対策部品をそれぞれ20個ずつ無作為に選び、その外形寸法および空洞部の厚みを測定した結果を(表1)示す。
本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、比較例による静電気対策部品と比べて外形寸法公差が小さいことが判る。長辺方向、幅方向の寸法は、焼結した第一、第三のセラミック基板1a、1bを用いているため焼成時の収縮がほとんど起こらず、バラつきが非常に小さく安定している。また、第二のセラミック基板1cが収縮する厚み方向においても比較例よりバラつきの小さい結果になっている。これは比較例が、未焼結のセラミックグリーンシートを用いているためであり、厚みバラつきや場所による密度バラつきが、セラミック素体1(図1)すべての場所に生じるためである。一方で本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、第一、第三のセラミック基板1a、1bに予め焼結させたものを用いるので、厚みバラつきや場所による密度バラつきは第二のセラミック基板1cにのみ生じるからであると考えられる。
また、空隙部2a、すなわち第一、第二の電極3、4間の間隔は、同じ厚みのセラミックグリーンシートから作製したにも関わらず、比較例と比べ約三分の二程度となっており、さらに厚みバラつきも少ない。これは、本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、焼結時の収縮が厚み方向のみに起こるため、三次元に収縮する比較例と比べ収縮率が大きくなるためであり、さらに、空隙部2a(貫通孔2b)の上下を予め焼結したセラミック基板1a、1bで拘束されているためと考えられる。
次に、本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品と比較例について、静電気試験を行い評価した。
静電気試験は、IEC61000−4−2が定めるヒューマンボディモデル(充電容量:150pF、放電抵抗:330Ω、接触放電)に準じて図3に示す回路により行った。スイッチ103を接続して直流電源101より抵抗102を介し所定の電圧を印加して、静電容量150pFの容量ボックス104に電荷をチャージした後、スイッチを切り替えてスイッチ103を開放しスイッチ105を接続して、容量ボックス104にチャージした電荷を静電気パルスとして、抵抗106を介して信号ライン108を通して被保護機器110に印加するというものである。
そして、図3に示すように、本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、評価試料109として、入出力用外部電極202を信号ライン108側に接続し、グランド用外部電極203をグランドライン107に接続した。
そして静電気パルスを印加した時の、被保護機器110の直前の信号ライン108とグランドライン107間の電圧波形を測定することにより、静電気パルスをバイパスさせて被保護機器110に印加される電圧を抑制する効果、つまり、評価試料109である静電気対策部品の静電気放電に対する吸収抑制効果を評価した。
静電気に対する吸収抑制効果は、図3に示す静電気試験回路により、それぞれの静電気対策部品が、印加された静電気パルスを抑制しはじめる時の静電気パルスの電圧値を比較すること、およびそれぞれに8kVの静電気パルスを印加した場合の抑制電圧のピーク電圧値の比較によって確認した。静電気対策部品が、静電気パルスを抑制しはじめる時の電圧は、印加する静電気パルスの電圧を1kVから0.5kV刻みでステップアップしていき、静電気パルスを抑制した一番低い静電気パルスの電圧値を記録した。
(表2)に、本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品と比較例をそれぞれ20個ずつ無作為に選び、静電気パルスを抑制しはじめる電圧および8kVの静電気パルスを印加した場合の抑制電圧のピーク電圧値を示す。
本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品は、比較例と比べて、放電開始電圧が低く安定しており、また、8kVを印加した際のピーク電圧値も低い値になっており、静電気対策部品としてより優れた特性を示している。本実施の形態における静電気対策部品の製造法や比較例によるギャップ放電素子タイプの静電気対策部品は、静電気パルスを放電し始める電圧や、静電気パルスのピーク電圧値は、空隙部2a、すなわち第一、第二の電極3、4間の間隔に依存する。このため、空隙部2aが小さく(第一、第二の電極3、4間の間隔が狭小であること)、一定している本実施の形態における静電気対策部品の製造法によって作製した静電気対策部品の方が、比較例と比べて、放電開始電圧が低く安定し、かつピーク電圧値が低いと考えられる。
以上のように、本実施の形態における静電気対策部品の製造法によって作製したギャップ放電素子タイプの静電気対策部品は、静電気パルスが印加された際の放電開始電圧が低く安定しているため、被保護機器である電子機器等に静電気が入った時、より低い電圧印加で動作し、さらにそのバラつきも少ないため、より安定して静電気から守る事ができる。
さらに、静電気パルスが印加された際のピーク電圧も低いため、被保護機器に与えるダメージは少なく、故障や誤作動といったトラブルから被保護機器を守る事ができる。
なお、本実施の形態における静電気対策部品の製造法は、1つの部品に1素子を形成した構成について説明したが、必要に応じ所望の寸法と性能の範囲で、2連や4連のアレイなど複数の素子を内蔵したアレイ品として構成することもできる。
以上のように、本発明にかかる静電気対策部品の製造方法は、静電気などの高電圧が入った際の放電開始電圧と抑制電圧が低く、かつバラつきが少ないギャップ放電素子タイプの静電気対策部品を製造できるため、携帯電話やAV機器などの電子機器を静電気パルスによる破壊や誤作動から保護する部品として特に有用である。
1 セラミック素体
1a、1b 第一、第三のセラミック基板
1c 第二のセラミック基板
2a 空隙部
2b 貫通孔
3、4 第一、第二の電極(放電用電極)
5、6 端子電極
7 樹脂材料
101 電源
102、106 抵抗
103 105 スイッチ
104 容量ボックス
107 グランドライン
108 信号ライン
109 評価試料
110 被保護機器
201 静電気対策部品
202 入出力用外部電極
203 グランド用外部電極
1a、1b 第一、第三のセラミック基板
1c 第二のセラミック基板
2a 空隙部
2b 貫通孔
3、4 第一、第二の電極(放電用電極)
5、6 端子電極
7 樹脂材料
101 電源
102、106 抵抗
103 105 スイッチ
104 容量ボックス
107 グランドライン
108 信号ライン
109 評価試料
110 被保護機器
201 静電気対策部品
202 入出力用外部電極
203 グランド用外部電極
Claims (3)
- 主面に第一の電極を設けた第一の基板と、貫通孔を有する第二の基板とを積層して前記貫通孔から前記第一の電極の少なくとも一部を露出させる第一の積層工程と、
前記貫通孔に樹脂材料を充填する充填工程と、
主面に第二の電極を設けた第三の基板を、前記第一、第二の電極が対向するように積層する第二の積層工程と、
加熱することで前記樹脂材料を除去し前記第一、第二の電極間に一定の空隙部を設ける加熱工程を少なくとも備え、
前記第一、第三の基板は予め焼結したセラミック基板とした電子部品の製造方法。 - 第二の基板は、未焼結のセラミック基板である請求項1に記載の電子部品の製造方法。
- 加熱工程において、樹脂材料を除去するとともに第二の基板を焼結して第一、第三の基板と一体化する請求項2に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009025726A JP2010182560A (ja) | 2009-02-06 | 2009-02-06 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009025726A JP2010182560A (ja) | 2009-02-06 | 2009-02-06 | 電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010182560A true JP2010182560A (ja) | 2010-08-19 |
Family
ID=42763984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009025726A Pending JP2010182560A (ja) | 2009-02-06 | 2009-02-06 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010182560A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680784A (zh) * | 2012-09-14 | 2014-03-26 | 友望科技有限公司 | 过电压保护元件 |
WO2015014898A1 (de) * | 2013-08-02 | 2015-02-05 | Epcos Ag | Verfahren zur herstellung einer vielzahl von ableitern im verbund, ableiter und ableiterverbund |
-
2009
- 2009-02-06 JP JP2009025726A patent/JP2010182560A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103680784A (zh) * | 2012-09-14 | 2014-03-26 | 友望科技有限公司 | 过电压保护元件 |
WO2015014898A1 (de) * | 2013-08-02 | 2015-02-05 | Epcos Ag | Verfahren zur herstellung einer vielzahl von ableitern im verbund, ableiter und ableiterverbund |
US10511158B2 (en) | 2013-08-02 | 2019-12-17 | Epcos Ag | Method for producing a multiplicity of surge arresters in an assembly, surge arrester and surge arrester assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5557060B2 (ja) | Esd保護装置の製造方法 | |
JP2010146779A (ja) | 過電圧保護部品 | |
JP5459295B2 (ja) | Esd保護デバイスおよびその製造方法 | |
KR101813407B1 (ko) | 복합 전자 부품 및 그 실장 기판 | |
JP5971416B2 (ja) | Esd保護装置 | |
JP6233887B2 (ja) | 積層セラミックキャパシタ及びその実装基板 | |
KR20150033341A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP5710708B2 (ja) | 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板 | |
JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US20090290284A1 (en) | Electrical Component and External Contact of an Electrical Component | |
US7741949B2 (en) | Varistor | |
JP2005203479A (ja) | 静電気対策部品 | |
JP2010182560A (ja) | 電子部品の製造方法 | |
CN201247691Y (zh) | 积层陶瓷电容器结构 | |
JP2009152348A (ja) | 静電気対策部品 | |
JP2008294325A (ja) | 静電気保護素子とその製造方法 | |
KR101958775B1 (ko) | 복합 보호 소자 및 이를 구비하는 전자기기 | |
JP2011119568A (ja) | 過電圧保護部品およびその製造方法 | |
KR20150008632A (ko) | 기판 내장용 적층 세라믹 전자 부품 | |
JP2019523545A (ja) | 多層素子及び多層素子を製造するための方法 | |
KR101655747B1 (ko) | 정전기 대책 소자 | |
JP2006313877A (ja) | 静電気対策部品 | |
JP2010027636A (ja) | 静電気対策部品 | |
JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
KR200408406Y1 (ko) | 칩 배리스터 |