JPH11265808A - サージ吸収素子及びその製造方法 - Google Patents
サージ吸収素子及びその製造方法Info
- Publication number
- JPH11265808A JPH11265808A JP8803598A JP8803598A JPH11265808A JP H11265808 A JPH11265808 A JP H11265808A JP 8803598 A JP8803598 A JP 8803598A JP 8803598 A JP8803598 A JP 8803598A JP H11265808 A JPH11265808 A JP H11265808A
- Authority
- JP
- Japan
- Prior art keywords
- absorbing element
- electrodes
- surge absorbing
- hole
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 複雑な構造を必要とせず、小型化やＳＭＤ化
への対応が容易で、しかも、静電容量の小さいサージ吸
収素子の提供。 【解決手段】 一対の外部電極２ａ，２ｂを有する絶縁
性セラミックス焼結体１の内部に、外部電極２ａ，２ｂ
と各々導通した一対の対向電極３ａ，３ｂ間に、一定の
間隔で積層された内部電極４を有し、この内部電極４の
中心部に貫通孔５を有するサージ吸収素子。
への対応が容易で、しかも、静電容量の小さいサージ吸
収素子の提供。 【解決手段】 一対の外部電極２ａ，２ｂを有する絶縁
性セラミックス焼結体１の内部に、外部電極２ａ，２ｂ
と各々導通した一対の対向電極３ａ，３ｂ間に、一定の
間隔で積層された内部電極４を有し、この内部電極４の
中心部に貫通孔５を有するサージ吸収素子。
Description
【０００１】
【発明の属する技術分野】本発明は、雷サージ、静電気
等の過電圧から、電子機器の電子回路等を保護するため
のサージ吸収素子及びその製造方法に関する。
等の過電圧から、電子機器の電子回路等を保護するため
のサージ吸収素子及びその製造方法に関する。
【０００２】
【従来の技術】従来、電話回線等に印加される誘導雷サ
ージ等の過電圧から、電子機器の電子回路を保護するた
めのサージ吸収素子として、電圧非直線特性を有する高
抵抗体素子よりなるバリスタや、放電間隙を気密容器内
に封入した放電式アレスタ等が、広く利用されている。
ージ等の過電圧から、電子機器の電子回路を保護するた
めのサージ吸収素子として、電圧非直線特性を有する高
抵抗体素子よりなるバリスタや、放電間隙を気密容器内
に封入した放電式アレスタ等が、広く利用されている。
【０００３】上記バリスタは、サージ吸収の応答性に優
れるとともに、素子の小型化や、表面実装部品（以下、
ＳＭＤと称す）に対応した構造とすることが容易である
が、素子の静電容量が大きく、信号系回路に使用しにく
い。
れるとともに、素子の小型化や、表面実装部品（以下、
ＳＭＤと称す）に対応した構造とすることが容易である
が、素子の静電容量が大きく、信号系回路に使用しにく
い。
【０００４】一方、上記放電式アレスタは、静電容量が
小さいため、信号系回路にも広く利用されているが、気
密構造としてガラス封入して、リード線を引き出す必要
がある等、その構造が複雑になり、素子の小型化やＳＭ
Ｄ化対応が困難である。
小さいため、信号系回路にも広く利用されているが、気
密構造としてガラス封入して、リード線を引き出す必要
がある等、その構造が複雑になり、素子の小型化やＳＭ
Ｄ化対応が困難である。
【０００５】
【発明が解決しようとする課題】従って、本発明は、上
記従来技術の欠点により鑑みてなされたものであり、複
雑な製造工程を必要とせずに、小型化やＳＭＤ化対応が
容易で、しかも、静電容量の小さいサージ吸収素子及び
その製造方法を提供することを目的としている。
記従来技術の欠点により鑑みてなされたものであり、複
雑な製造工程を必要とせずに、小型化やＳＭＤ化対応が
容易で、しかも、静電容量の小さいサージ吸収素子及び
その製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものであり、一対の外部電極を有
する絶縁性セラミックス焼結体内部に、それぞれ一方の
外部電極と導通した一対の対向電極を有し、この対向電
極に一定の間隔で積層された板状の内部電極層とその中
心部に貫通孔を有するサージ吸収素子及びその製造方法
である。
成するためになされたものであり、一対の外部電極を有
する絶縁性セラミックス焼結体内部に、それぞれ一方の
外部電極と導通した一対の対向電極を有し、この対向電
極に一定の間隔で積層された板状の内部電極層とその中
心部に貫通孔を有するサージ吸収素子及びその製造方法
である。
【０００７】即ち、本発明は、一対の外部電極を有する
絶縁性セラミックス焼結体内部に、前記外部電極と各々
導通した一対の対向電極を有し、該対向電極間に一定の
間隔で積層された板状の内部電極層を有し、該内部電極
層の中心部に貫通孔を有するサージ吸収素子である。
絶縁性セラミックス焼結体内部に、前記外部電極と各々
導通した一対の対向電極を有し、該対向電極間に一定の
間隔で積層された板状の内部電極層を有し、該内部電極
層の中心部に貫通孔を有するサージ吸収素子である。
【０００８】又、本発明は、前記貫通孔に有機バインダ
ーが充填されている上記のサージ吸収素子である。
ーが充填されている上記のサージ吸収素子である。
【０００９】また、本発明は、印刷法により、絶縁体層
用セラミックスペースト、電極層用ペースト、及び有機
バインダーを含むペーストを交互に塗布、積層し、一対
の対向する対向電極間に積層される内部電極間に絶縁体
層を介在させながら、内部電極層の中心部に貫通孔を形
成し、前記貫通孔に有機バインダーを含むペーストを充
填した積層体を得、該積層体を切断した後、一体焼結
し、更に、外部電極を形成するサージ吸収素子の製造方
法である。
用セラミックスペースト、電極層用ペースト、及び有機
バインダーを含むペーストを交互に塗布、積層し、一対
の対向する対向電極間に積層される内部電極間に絶縁体
層を介在させながら、内部電極層の中心部に貫通孔を形
成し、前記貫通孔に有機バインダーを含むペーストを充
填した積層体を得、該積層体を切断した後、一体焼結
し、更に、外部電極を形成するサージ吸収素子の製造方
法である。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１１】図１は、本発明の実施の形態のサージ吸収
素子の断面図である。図２は、図１のＡ−Ａ断面図であ
る。図３は、図１のＢ−Ｂ断面図である。
素子の断面図である。図２は、図１のＡ−Ａ断面図であ
る。図３は、図１のＢ−Ｂ断面図である。
【００１２】図１及び図２において、サージ吸収素子１
０は、一対の外部電極２ａ，２ｂを有する絶縁性セラミ
ックス焼結体１内部に各々一方の外部電極２ａまたは２
ｂと導通した一対の対向電極３ａ，３ｂを有し、この対
向電極３ａ，３ｂ間に一定の間隔で積層された板状の内
部電極４を有する。また、対向電極３ａ，３ｂ間の内部
電極４の中心部には、これを貫く貫通孔５を有してい
る。
０は、一対の外部電極２ａ，２ｂを有する絶縁性セラミ
ックス焼結体１内部に各々一方の外部電極２ａまたは２
ｂと導通した一対の対向電極３ａ，３ｂを有し、この対
向電極３ａ，３ｂ間に一定の間隔で積層された板状の内
部電極４を有する。また、対向電極３ａ，３ｂ間の内部
電極４の中心部には、これを貫く貫通孔５を有してい
る。
【００１３】かかる構成により、対向電極３ａ，３ｂ間
に過度の電圧が印加されると、貫通孔５に面する内部電
極４間で電荷が蓄積され、遂には、いずれかの箇所で貫
通孔５内の雰囲気が絶縁破壊を起こして放電を生じさ
せ、サージ電圧を吸収させることができる。
に過度の電圧が印加されると、貫通孔５に面する内部電
極４間で電荷が蓄積され、遂には、いずれかの箇所で貫
通孔５内の雰囲気が絶縁破壊を起こして放電を生じさ
せ、サージ電圧を吸収させることができる。
【００１４】この時の放電開始電圧は、内部電極４の間
隔と積層数により制御できる。また、この内部電極４の
間隔及び積層数は、印刷積層法の適用により、容易に実
施するとができる。従って、従来のマイクロギャップ式
のように、レーザ等によるギャップトリミングのような
工程を必要としない。
隔と積層数により制御できる。また、この内部電極４の
間隔及び積層数は、印刷積層法の適用により、容易に実
施するとができる。従って、従来のマイクロギャップ式
のように、レーザ等によるギャップトリミングのような
工程を必要としない。
【００１５】また、実際に放電に寄与する内部電極４
は、貫通孔５に面した微小領域のみであるため、図３に
示す図１のＢ−Ｂ断面における内部電極４の投影面積を
極力小さくすることができる。従って、電極の面積に依
存する素子の静電容量を小さくすることが可能となり、
信号系回路に実用上、問題なく使用し得るサージ吸収素
子を得ることができる。
は、貫通孔５に面した微小領域のみであるため、図３に
示す図１のＢ−Ｂ断面における内部電極４の投影面積を
極力小さくすることができる。従って、電極の面積に依
存する素子の静電容量を小さくすることが可能となり、
信号系回路に実用上、問題なく使用し得るサージ吸収素
子を得ることができる。
【００１６】また、本発明のサージ吸収素子における外
形寸法、対向電極、内部電極の寸法、間隔、積層数、及
び貫通孔の形状、寸法等は、サージ吸収素子の放電特性
等の電気特性を所望の値に設定するために、適時、選択
することができる。
形寸法、対向電極、内部電極の寸法、間隔、積層数、及
び貫通孔の形状、寸法等は、サージ吸収素子の放電特性
等の電気特性を所望の値に設定するために、適時、選択
することができる。
【００１７】また、本発明のサージ吸収素子における絶
縁性セラミックス焼結体用の材料としては、アルミナ、
ムライト、チタニア、ジルコニア、ステアタイト、フォ
ルステライト、あるいは、シリカ、カルシア、硼素等か
らなるガラス材等の固有体積抵抗率の高いセラミックス
材料が好ましく、目的に応じて選択すればよい。
縁性セラミックス焼結体用の材料としては、アルミナ、
ムライト、チタニア、ジルコニア、ステアタイト、フォ
ルステライト、あるいは、シリカ、カルシア、硼素等か
らなるガラス材等の固有体積抵抗率の高いセラミックス
材料が好ましく、目的に応じて選択すればよい。
【００１８】また、本発明のサージ吸収素子における対
向電極用の材料としては、銅、銀、アルミニウム、ニッ
ケル、金属元素や炭素、あるいは、ステンレス、コバー
ル等の合金材料等、導電性に優れる材料を使用すること
ができる。また、上記金属、合金材や炭素の他に、Ｓｎ
Ｏ2，Ｎｂ2Ｏ5，ＭｏＯ3，ＷＯ3，ＴｉＣ，ＳｉＣ，Ｚ
ｒＣ，ＷＣ，ＨｆＣ，ＶＣ，ＴｉＮ，ＴａＮ，ＶＮ，Ｚ
ｒＮ，ＮｂＮ等の酸化物、炭化物や窒化物等の導電性セ
ラミックスを使用することができる。
向電極用の材料としては、銅、銀、アルミニウム、ニッ
ケル、金属元素や炭素、あるいは、ステンレス、コバー
ル等の合金材料等、導電性に優れる材料を使用すること
ができる。また、上記金属、合金材や炭素の他に、Ｓｎ
Ｏ2，Ｎｂ2Ｏ5，ＭｏＯ3，ＷＯ3，ＴｉＣ，ＳｉＣ，Ｚ
ｒＣ，ＷＣ，ＨｆＣ，ＶＣ，ＴｉＮ，ＴａＮ，ＶＮ，Ｚ
ｒＮ，ＮｂＮ等の酸化物、炭化物や窒化物等の導電性セ
ラミックスを使用することができる。
【００１９】これらの導電性セラミックスを使用する
と、気体放電時の溶融や酸化による電極の劣化を抑制す
ることができる。また、これら対向電極用の材料は、金
属系、セラミックス系を、それぞれ単独で使用してもよ
いが、それぞれを組み合わせて使用することもできる。
と、気体放電時の溶融や酸化による電極の劣化を抑制す
ることができる。また、これら対向電極用の材料は、金
属系、セラミックス系を、それぞれ単独で使用してもよ
いが、それぞれを組み合わせて使用することもできる。
【００２０】
【実施例】以下、本発明の実施例を説明する。
【００２１】平均粒径約３μｍのステアタイト（ＭｇＯ
・ＳｉＯ2）粉末を、表１に示す比率で、バインダー、溶
剤と配合し、配合物を三本ロールで混練して、絶縁体層
用セラミックスペーストを作製した。
・ＳｉＯ2）粉末を、表１に示す比率で、バインダー、溶
剤と配合し、配合物を三本ロールで混練して、絶縁体層
用セラミックスペーストを作製した。
【００２２】
【００２３】同様に、平均粒径約０.５μｍの銀・パラジ
ウム合金粉末を、表２に示す比率で、インダー、溶剤と
配合し、配合物を三本ロールで混練して、対向電極、内
部電極の電極層用ペーストを作製した。
ウム合金粉末を、表２に示す比率で、インダー、溶剤と
配合し、配合物を三本ロールで混練して、対向電極、内
部電極の電極層用ペーストを作製した。
【００２４】
【００２５】次に、印刷法により、図４及び図５に示す
以下の方法で、印刷、積層を行った。なお、外部電極を
つけない状態での素子の外形寸法は、３.０ｍｍ×２.０
ｍｍとした。
以下の方法で、印刷、積層を行った。なお、外部電極を
つけない状態での素子の外形寸法は、３.０ｍｍ×２.０
ｍｍとした。
【００２６】絶縁体層用セラミックスペーストで厚さ
約２００μｍのグリーンシート（絶縁体層）７ｂを基板
６上に形成する［図４（ａ）］。 電極層用ペーストで厚さ約１０μｍ、幅約１００μｍ
の対向電極となる電極層をグリーンシート７ｂ上に形成
する［図４（ｂ）］。 絶縁体層用セラミックスペーストで直径約φ１００μ
ｍの貫通孔５を有する絶縁体層１ａを形成する［図４
（ｃ）］。 電極層用ペーストで厚さ約１００μｍ、外径約３００
μｍのリング状の内部電極層４を形成する［図４
（ｄ）］。 有機バインダー８と希釈溶剤のみで作製したペースト
で貫通孔５を充填する［図４（ｅ）］。 以下、〜と同様の手順で、絶縁体層と内部電極層
４を所定の積層数まで積層した後、対向電極３ａを形成
し、図４（ａ）と同様の絶縁体層となるグリーンシート
７ａを重畳する［図４（ｆ）］。
約２００μｍのグリーンシート（絶縁体層）７ｂを基板
６上に形成する［図４（ａ）］。 電極層用ペーストで厚さ約１０μｍ、幅約１００μｍ
の対向電極となる電極層をグリーンシート７ｂ上に形成
する［図４（ｂ）］。 絶縁体層用セラミックスペーストで直径約φ１００μ
ｍの貫通孔５を有する絶縁体層１ａを形成する［図４
（ｃ）］。 電極層用ペーストで厚さ約１００μｍ、外径約３００
μｍのリング状の内部電極層４を形成する［図４
（ｄ）］。 有機バインダー８と希釈溶剤のみで作製したペースト
で貫通孔５を充填する［図４（ｅ）］。 以下、〜と同様の手順で、絶縁体層と内部電極層
４を所定の積層数まで積層した後、対向電極３ａを形成
し、図４（ａ）と同様の絶縁体層となるグリーンシート
７ａを重畳する［図４（ｆ）］。
【００２７】なお、絶縁体層１ａは、対向電極３ａ（同
様に、内部電極層４）の表面からの厚さが、それぞれ約
２０μｍ、約５０μｍ、約７０μｍ、約１００μｍのも
のを作製した。また、積層数は、内部電極層４が１，
２，３，４，５層になるように、各々作製した。
様に、内部電極層４）の表面からの厚さが、それぞれ約
２０μｍ、約５０μｍ、約７０μｍ、約１００μｍのも
のを作製した。また、積層数は、内部電極層４が１，
２，３，４，５層になるように、各々作製した。
【００２８】次に、作製した積層体を、図５（ａ）に示
すように、所定の大きさ（３.０ｍｍ×２.０ｍｍ）に切
断した。
すように、所定の大きさ（３.０ｍｍ×２.０ｍｍ）に切
断した。
【００２９】次に、切断した積層体を、６００℃大気中
で脱バインダー後、大気中１０００℃〜１３００℃で焼
結を行い、焼結終了後、図５（ｂ）に示すように、切断
部に市販の銀ペーストを塗布し、大気中６００℃で２時
間焼結した後、外部電極２ａ，２ｂを形成した。
で脱バインダー後、大気中１０００℃〜１３００℃で焼
結を行い、焼結終了後、図５（ｂ）に示すように、切断
部に市販の銀ペーストを塗布し、大気中６００℃で２時
間焼結した後、外部電極２ａ，２ｂを形成した。
【００３０】これらの工程を経て作製したサージ吸収素
子の周波数１ｋＨｚでの静電容量を測定したところ、す
べて０.１ｐＦ以下であった。
子の周波数１ｋＨｚでの静電容量を測定したところ、す
べて０.１ｐＦ以下であった。
【００３１】次に、作製したサージ吸収素子の直流放電
電圧を測定した。その結果を表３に示す。
電圧を測定した。その結果を表３に示す。
【００３２】 サージ吸収素子の放電開始電圧（単位：Ｖ）
【００３３】表３の結果より、絶縁体層の厚さを制御す
ることにより、所望の放電開始電圧を有し、しかも、静
電容量の低いサージ吸収素子を得ることが可能となるこ
とがわかる。
ることにより、所望の放電開始電圧を有し、しかも、静
電容量の低いサージ吸収素子を得ることが可能となるこ
とがわかる。
【００３４】また、従来使用されているサージ吸収素子
と本発明品を比較して、表４に示した。
と本発明品を比較して、表４に示した。
【００３５】
【００３６】表４より、本発明によるサージ吸収素子
が、静電容量が低く、しかも、表面実装が容易な構造を
有するという特徴を兼ね備えたものであることがわか
る。
が、静電容量が低く、しかも、表面実装が容易な構造を
有するという特徴を兼ね備えたものであることがわか
る。
【００３７】なお、本発明は、上記実施例に限定される
ものではなく、絶縁性材料、電極材料として、他の絶縁
性セラミックス材料や、導電性材料を使用することがで
きることは、当該業者であれば容易に類推できる。
ものではなく、絶縁性材料、電極材料として、他の絶縁
性セラミックス材料や、導電性材料を使用することがで
きることは、当該業者であれば容易に類推できる。
【００３８】同様に、印刷用ペーストの作製方法とし
て、他の手法を適用することや、印刷積層厚さ、電極層
の厚さや、各部寸法、積層体サイズ等の積層体作製に係
る条件、また、積層体の焼結条件等は、本発明の実施例
以外の条件でもよいことは、当業者であれば容易に類推
できる。
て、他の手法を適用することや、印刷積層厚さ、電極層
の厚さや、各部寸法、積層体サイズ等の積層体作製に係
る条件、また、積層体の焼結条件等は、本発明の実施例
以外の条件でもよいことは、当業者であれば容易に類推
できる。
【００３９】
【発明の効果】以上、説明したとおり、本発明によれ
ば、複雑な構造を必要とせずに、小型化やＳＭＤ化への
対応が容易で、しかも、静電容量の小さいサージ吸収素
子及びその製造方法を提供することが可能となった。
ば、複雑な構造を必要とせずに、小型化やＳＭＤ化への
対応が容易で、しかも、静電容量の小さいサージ吸収素
子及びその製造方法を提供することが可能となった。
【図１】本発明の実施の形態のサージ吸収素子の断面
図。
図。
【図２】図１のサージ吸収素子のＡ−Ａ断面図。
【図３】図１のサージ吸収素子のＢ−Ｂ断面図。
【図４】本発明における実施例のサージ吸収素子の製造
方法の説明図。
方法の説明図。
【図５】本発明における実施例のサージ吸収素子の製造
方法の説明図。
方法の説明図。
１ 絶縁性セラミックス焼結体 １ａ 絶縁体層 ２ａ，２ｂ 外部電極 ３ａ，３ｂ 対向電極（層） ４ 内部電極（層） ５ 貫通孔 ６ 基板 ７ａ，７ｂ グリーンシート（絶縁体層） ８ 有機バインダー １０ サージ吸収素子
Claims (3)
- 【請求項１】 一対の外部電極を有する絶縁性セラミッ
クス焼結体内部に、前記外部電極と各々導通した一対の
対向電極を有し、該対向電極間に一定の間隔で積層され
た板状の内部電極層を有し、該内部電極層の中心部に貫
通孔を有することを特徴とするサージ吸収素子。 - 【請求項２】 前記貫通孔に有機バインダーが充填され
ていることを特徴とする請求項１記載のサージ吸収素
子。 - 【請求項３】 印刷法により、絶縁体層用セラミックス
ペースト、電極層用ペースト、及び有機バインダーを含
むペーストを交互に塗布、積層し、一対の対向する対向
電極間に積層される内部電極間に絶縁体層を介在させな
がら、内部電極層の中心部に貫通孔を形成し、前記貫通
孔に有機バインダーを含むペーストを充填した積層体を
得、該積層体を切断した後、一体焼結し、更に、外部電
極を形成することを特徴とするサージ吸収素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8803598A JPH11265808A (ja) | 1998-03-16 | 1998-03-16 | サージ吸収素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8803598A JPH11265808A (ja) | 1998-03-16 | 1998-03-16 | サージ吸収素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265808A true JPH11265808A (ja) | 1999-09-28 |
Family
ID=13931580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8803598A Pending JPH11265808A (ja) | 1998-03-16 | 1998-03-16 | サージ吸収素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265808A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006136359A1 (de) * | 2005-06-20 | 2006-12-28 | Epcos Ag | Elektrisches vielschichtbauelement mit reduzierter parasitärer kapazität |
| WO2009069270A1 (ja) | 2007-11-27 | 2009-06-04 | Panasonic Corporation | 静電気対策部品およびその製造方法 |
| WO2009150806A1 (ja) | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| JP2010129320A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイス及びその製造方法 |
| WO2010089294A1 (de) * | 2009-02-03 | 2010-08-12 | Epcos Ag | Elektrisches vielschichtbauelement |
| WO2015087394A1 (ja) * | 2013-12-10 | 2015-06-18 | 株式会社村田製作所 | Ｅｓｄ保護デバイスとその製造方法 |
-
1998
- 1998-03-16 JP JP8803598A patent/JPH11265808A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006136359A1 (de) * | 2005-06-20 | 2006-12-28 | Epcos Ag | Elektrisches vielschichtbauelement mit reduzierter parasitärer kapazität |
| JP2008547213A (ja) * | 2005-06-20 | 2008-12-25 | エプコス アクチエンゲゼルシャフト | 低減された寄生容量を備えた電気的多層構成素子 |
| US8058965B2 (en) | 2005-06-20 | 2011-11-15 | Epcos Ag | Electrical multilayer component with reduced parasitic capacitance |
| WO2009069270A1 (ja) | 2007-11-27 | 2009-06-04 | Panasonic Corporation | 静電気対策部品およびその製造方法 |
| WO2009150806A1 (ja) | 2008-06-12 | 2009-12-17 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
| CN102057546A (zh) * | 2008-06-12 | 2011-05-11 | 松下电器产业株式会社 | 静电应对部件及其制造方法 |
| JP2010129320A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | Ｅｓｄ保護デバイス及びその製造方法 |
| WO2010089294A1 (de) * | 2009-02-03 | 2010-08-12 | Epcos Ag | Elektrisches vielschichtbauelement |
| US8410891B2 (en) | 2009-02-03 | 2013-04-02 | Epcos Ag | Electrical multilayer component |
| WO2015087394A1 (ja) * | 2013-12-10 | 2015-06-18 | 株式会社村田製作所 | Ｅｓｄ保護デバイスとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001043954A (ja) | サージ吸収素子及びその製造方法 | |
| US8711537B2 (en) | ESD protection device and method for producing the same | |
| JP5403370B2 (ja) | Ｅｓｄ保護装置 | |
| JP5221794B1 (ja) | 静電気保護素子とその製造方法 | |
| JP4140173B2 (ja) | チップ型サージアブソーバおよびその製造方法 | |
| JP2001143846A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JPH11265808A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000243534A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2004127614A (ja) | サージアブソーバ及びその製造方法 | |
| JP2000311764A (ja) | サージ吸収素子及びその製造方法 | |
| JP2000188169A (ja) | サ―ジ吸収素子 | |
| JP5403075B2 (ja) | Ｅｓｄ保護装置 | |
| JP3303025B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2001185322A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JPH11354249A (ja) | サージ吸収素子 | |
| JPH11144835A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001076840A (ja) | 積層チップ型サージ吸収素子 | |
| JP2001143845A (ja) | 表面実装型サージアブソーバおよびその製造方法 | |
| JPH09266053A (ja) | チップ型サージアブソーバ及びその製造方法 | |
| JP2001110544A (ja) | 表面実装型サージ吸収素子およびその製造方法 | |
| JP2005183593A (ja) | 接合型電圧依存性抵抗器およびその製造方法 | |
| JP3265827B2 (ja) | チップ型マイクロギャップ式サージアブソーバ | |
| JP2010182560A (ja) | 電子部品の製造方法 | |
| JP2000353583A (ja) | サージ吸収素子及びその製造方法 | |
| JP2001057282A (ja) | 表面実装型サージ吸収素子及びその製造方法 |