JP5403370B2 - Esd保護装置 - Google Patents

Esd保護装置 Download PDF

Info

Publication number
JP5403370B2
JP5403370B2 JP2010113671A JP2010113671A JP5403370B2 JP 5403370 B2 JP5403370 B2 JP 5403370B2 JP 2010113671 A JP2010113671 A JP 2010113671A JP 2010113671 A JP2010113671 A JP 2010113671A JP 5403370 B2 JP5403370 B2 JP 5403370B2
Authority
JP
Japan
Prior art keywords
ceramic
metal
semiconductor
esd protection
mixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010113671A
Other languages
English (en)
Other versions
JP2011243380A (ja
Inventor
孝之 築澤
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010113671A priority Critical patent/JP5403370B2/ja
Priority to US13/106,960 priority patent/US8503147B2/en
Publication of JP2011243380A publication Critical patent/JP2011243380A/ja
Application granted granted Critical
Publication of JP5403370B2 publication Critical patent/JP5403370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067Devices for protecting against damage from electrostatic discharge

Description

本発明は、ESD保護装置に関し、詳しくは、ESD保護機能のみを有する単体の部品(ESD保護デバイス)や、ESD保護機能とそれ以外の機能とを有する複合部品(モジュール)などのESD保護装置に関する。
ESD(Electro-Static Discharge;静電気放電)とは、帯電した導電性の物体(人体等)が、他の導電性の物体(電子機器等)に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ESDにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがESD保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。
ESD保護デバイスは、例えば回路の信号線路とグランド(接地)との間に配置する。ESD保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ESD保護デバイスの放電電極間で放電が発生し、静電気をグランド側に導くことができる。これにより、ESDデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。
例えば、図9の分解斜視図と図10の断面図とに示すESD保護デバイスは、絶縁性セラミックシート2が積層されるセラミック多層基板7内に空洞部5が形成され、外部電極1と導通した放電電極6が空洞部5内に対向配置され、その空洞部5に放電ガスが閉じ込められている。放電電極6間で絶縁破壊を起こす電圧が印加されると、空洞部5内において放電電極6間で放電が発生し、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる(例えば、特許文献1参照)。
特開2001−43954号公報
このESD保護デバイスは、放電空間の両側に形成された放電電極が、外部電極に接続される構造となっている。このような構造を設けるには一定以上のエリアが必要であるため、小型化には限界があり、小型化が困難である。また、高電圧の静電気が連続して繰り返し印加された場合、放電電極が溶け出し、放電電極間でショートしたり、あるいは放電電極間の間隔が大きくなり、放電開始電圧が大きくなるという問題を有する。
本発明は、かかる実情に鑑み、小型化が容易であり、ESD保護機能の信頼性を向上することができるESD保護装置を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したESD保護装置を提供する。
ESD保護装置は、(a)セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、(b)前記セラミック多層基板の側面に、前記セラミック多層基板の外部に露出するように形成された外部電極と、(c)前記絶縁層の主面に沿って形成された導電性を有する面内接続導体と、(d)前記面内接続導体が形成された前記絶縁層の前記主面に沿って形成され、 (i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部とを備える。前記混合部は、前記混合部に接する空洞を形成することなく、前記セラミック多層基板の表面に露出して形成されているか、又は、前記混合部に接する空洞を形成することなく、互いに隣接する前記絶縁層の間に形成され、前記面内接続導体と、少なくとも1つの前記外部電極とに接続されている。
または、ESD保護装置は、(a)セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、(b)前記セラミック多層基板の側面に、前記セラミック多層基板の外部に露出するように形成された外部電極と、(c)前記絶縁層の主面間を貫通するように形成された導電性を有する層間接続導体と、(d)前記層間接続導体が貫通する前記絶縁層の前記主面に沿って形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部とを備える。前記混合部は、前記混合部に接する空洞を形成することなく、前記セラミック多層基板の表面に露出して形成されているか、又は、前記混合部に接する空洞を形成することなく、互いに隣接する前記絶縁層の間に形成され、前記層間接続導体と、少なくとも1つの前記外部電極とに接続されている。
上記構成において、混合部は、面内接続導体又は層間接続導体の少なくとも一方と、外部電極との間に形成される。面内接続導体又は層間接続導体の少なくとも一方と、外部電極との間との間に所定以上の大きさの電圧が印加されたときに、混合部において放電を発生させることができる。
上記構成によれば、外部電極を混合部に接続し、外部電極を一方の放電電極とすることにより、混合部の両方の放電電極を面内接続導体又は層間接続導体で構成する場合よりも、ESD保護素子を形成するために必要なエリアを小さくすることができるので、ESD保護装置の小型化が容易である。
また、混合部を介して配置された放電電極の一方を外部電極とすることで、静電気印加時に発生する熱を、外部電極を介してセラミック多層基板の外部に効率よく放熱させることができる。そのため、混合部の両方の放電電極が面内接続導体又は層間接続導体で構成される場合よりも、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。
好ましくは、前記混合部は、分散された金属材料と半導体材料とを含む。
この場合、放電が発生する混合部において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。
また、混合部に接続された外部電極と、混合部に接続された面内接続導体又は層間接続導体との間の放電電極間の間隔のばらつきによるESD応答性の変動を小さくでき、ESD特性の調整や安定性が容易になる。
好ましい一態様において、前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛である。
好ましくは、前記混合部において、絶縁性を有する無機材料により被覆された金属材料が、分散している。
この場合、混合部内の金属材料同士は、無機材料の被覆によって、直接接することがないため、金属材料同士がつながってショートが発生する可能性が低下する。
好ましくは、前記絶縁層と前記混合部との間に延在するシール層をさらに備えている。
この場合、セラミック多層基板中のガラス成分が混合部に浸透することを防止することができる。
本発明によれば、小型化が容易であり、ESD保護機能の信頼性を向上することができる。
ESD保護装置の要部断面図である。(実施例1) ESD保護装置の要部断面図である。(実施例2) ESD保護装置の製造工程を示す断面図である。(実施例2) 混合部の組織を模式的に示す概略図である。(実施例1、2) ESD保護装置の要部断面図である。(実施例3) ESD保護装置の製造工程を示す断面図である。(実施例3) ESD保護装置の製造工程を示す断面図である。(実施例3) ESD保護装置の製造工程を示す断面図である。(実施例3) ESD保護装置の分解斜視図である。(従来例) ESD保護装置の断面図である。(従来例)
以下、本発明の実施の形態について、図1〜図8を参照しながら説明する。
<実施例1> 実施例1のESD保護装置10について、図1及び図4を参照しながら説明する。
図1は、ESD保護装置10の要部断面図である。ESD保護装置10は、ESD保護機能のみを有する単体の部品(ESD保護デバイス)、又はESD保護機能とそれ以外の機能とを有する複合部品(モジュール)である。図1に示すように、ESD保護装置10は、セラミック材料からなる第1乃至第4の絶縁層12a〜12dが積層されたセラミック多層基板12の側面に、セラミック多層基板12の外部に露出する外部電極16が形成されている。セラミック多層基板12の内部には、混合部18と、第1及び第2の面内接続導体14,15と、層間接続導体13と、シール層18s,18tとが形成されている。
第1の面内接続導体14は、第2及び第3の絶縁層12b,12cの間に、第2及び第3の絶縁層12b,12cの主面に沿って形成され、導電性を有する。第2の面内接続導体15は、第3及び第4の絶縁層12c,12dの主面に沿って形成され、導電性を有する。層間接続導体13は、第3の絶縁層12cの主面間を貫通する貫通孔(ビアホール)12p内に形成された導電性を有する部材であり、第1及び第2の面内接続導体14,15に接続されている。
混合部18は、第1の面内接続導体14が形成された第2及び第3の絶縁層12b,12cの間に、第2及び第3の絶縁層12b,12cの主面に沿って形成されている。
混合部18は、外部電極16と、面内接続導体14とに接続されていている。混合部18は、外部電極16と第1の面内接続導体14との間に所定以上の電圧が印加されたときに、混合部18において放電を発生させることができるように形成されている。すなわち、混合部18を介して、絶縁層12b,12cの主面方向に対向する外部電極16と第1の面内接続導体14とが放電電極となる。
混合部18は、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
例えば図4の模式図に組織を模式的に示すように、混合部18は、絶縁性を有する無機材料82により被覆(コート)された金属材料80と、半導体材料84と、空隙88とが分散している。例えば、金属材料80は直径2〜3μmのCu粒子であり、無機材料82は直径1μm以下のAl粒子である。半導体材料84は、炭化ケイ素、酸化亜鉛などからなる。
無機材料と半導体材料は、焼成時に反応し、焼成後には変質する可能性がある。また、半導体材料とセラミック多層基板を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。
金属材料が無機材料によりコートされていない場合には、焼成前の状態ですでに金属材料同士が接している可能性があり、金属材料同士がつながってショートが発生する可能性がある。これに対し、金属材料が無機材料によりコートされていると、焼成前に金属材料同士が接する可能性がない。また、焼成後にたとえ無機材料が変質したとしても、金属材料同士が離間している状態が保持される。そのため、金属材料が無機材料にコートされていることによって、金属材料同士がつながってショートが発生する可能性が低下する。
分散された金属材料と半導体材料とを含むように混合部18を構成すると、放電が発生する混合部18において、金属材料と半導体材料とが分散しているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ESD応答性を高めることができる。また、混合部18に接続された外部電極16と、混合部18に接続された第1の面内接続導体14との間の寸法のばらつき、すなわち放電電極間の間隔のばらつきによるESD応答性の変動を小さくでき、ESD特性の調整や安定性が容易になる。
放電開始電圧は、外部電極16と面内接続導体14とが混合部18を介して互いに対向する部分の長さ(すなわち、放電幅)や、混合部18を介して対向する外部電極16と面内接続導体14との間の距離(すなわち、放電ギャップ)や、混合部18の厚みや、混合部18に含まれる材料の量や種類、粒径などを調整することにより、所望の値に設定することができる。
シール層18s,18tは、混合部18と第2及び第3の絶縁層12b,12cとの間に延在している。シール層18s,18tを設けると、セラミック多層基板12中のガラス成分が混合部18に浸透することを防止することができるが、シール層18s,18tがない構成としても構わない。
ESD保護装置10は、後述する実施例2のESD保護装置11と同様に、セラミックグリーンシートの積層、圧着等により、製造することができる。
ESD保護装置10は、混合部18を介して対向する放電電極の一方が外部電極16であり、他方が第1の面内接続導体14でる。そのため、混合部を介して対向する放電電極の両方が面内接続導体又は層間接続導体である場合よりも、ESD保護素子を形成するために必要なエリアを小さくすることができ、ESD保護装置10の小型化が容易である。
また、静電気印加時に発生する熱の一部は、外部電極16を介して、セラミック多層基板12の外部に効率よく放熱させることができる。そのため、混合部の両方の放電電極が面内接続導体又は層間接続導体で構成される場合よりも、繰り返し放電による温度上昇を抑制し、放電電極が溶けることを防止することができる。
なお、図示していないが、層間接続導体13や第2の面内接続導体15を無くし、混合部18に接続された面内接続導体14が、外部電極16以外の他の外部電極に接続されるようにしてもよい。また、面内接続導体14を無くし、混合部18が、面内接続導体14の代わりに層間接続導体に接続されるように構成してもよい。
<実施例2> 実施例2のESD保護装置11について、図2〜図4を参照しながら説明する。
図2は、ESD保護装置11の要部断面図である。ESD保護装置11は、ESD保護機能のみを有する単体の部品(ESD保護デバイス)、又はESD保護機能とそれ以外の機能とを有する複合部品(モジュール)である。図2に示すように、ESD保護装置11は、実施例1のESD保護装置10と略同様に構成されている。以下では、実施例1と同じ構成部分には同じ符号を用いる。
ESD保護装置11は、セラミック材料からなる第1乃至第4の絶縁層12a〜12dが積層されたセラミック多層基板12の側面に、外部電極16が形成されている。セラミック多層基板12の内部には、第1及び第2の混合部18a,18bと、第1乃至第3の面内接続導体14a,14b,15と、第1及び第2の層間接続導体13a,13bと、シール層18p,18q,18s,18tとが形成されている。
第1及び第2の層間接続導体13a,13bは、それぞれ、第2及び第3の絶縁層12b,12cの主面間を貫通する貫通孔(ビアホール)12s,12t内に形成されている。
第1の混合部18aと第1の面内接続導体14aとは、第1及び第2の絶縁層12a,12bの間に形成されている。第2の混合部18bと第2の面内接続導体14bは、第2及び第3の絶縁層12b,12cの間に形成されている。第3の面内接続導体15は、第3及び第4の絶縁層12c,12dの間に形成されている。
第1及び第2の混合部18a,18bは、外部電極16と、第1及び第2の面内接続導体14a,14bの一端とに接続されている。
第1の面内接続導体14aの他端は、第1の層間接続導体13aの一端に接続されている。第2の面内接続導体14bの他端は、第1の層間接続導体13aの他端と、第2の層間接続導体13bの一端とに接続されている。第2の層間接続導体13bの他端は、第3の面内接続導体15に接続されている。
第1乃至第3の面内接続導体14a,14b,15と、第1及び第2の層間接続導体13a,13bと、外部電極16とは、導電性を有する。
混合部18a,18bは、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散しており、全体としては、絶縁性を有している。
例えば図4の模式図に組織を模式的に示すように、混合部18a,18bは、絶縁性を有する無機材料82により被覆(コート)された金属材料80と、半導体材料84と、空隙88とが分散している。例えば、金属材料80は直径2〜3μmのCu粒子であり、無機材料82は直径1μm以下のAl粒子である。半導体材料84は、炭化ケイ素、酸化亜鉛などからなる。
図2に示したESD保護装置11は、外部電極16と、第1及び第2の面内接続導体14a,14bとの間に所定値以上の電圧が印加されると、混合部18a,18bを介して放電が発生する。第1及び第2の混合部18a,18bは、第1及び第2の面内接続導体14a,14bと外部電極16との間に並列に接続されているため、ESD応答性が良くなり、ピーク電圧を小さくすることができる。
次に、ESD保護装置11の製造方法について、図3を参照しながら説明する。図3は、セラミック多層基板12の分解断面図である。
(1)材料の準備
セラミック多層基板12の第1乃至第4の絶縁層12a〜12dになるセラミックグリーンシートを準備する。セラミック多層基板12の絶縁層12a〜12dの材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料を用いる。各素材を所定の組成になるよう調合、混合し、800−1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、第1乃至第4の絶縁層12a〜12dになる厚さ50μmのセラミックグリーンシートを得る。
また、第1乃至第3の面内接続導体14a,14b,15や第1及び第2の層間接続導体13a,13bを形成するための電極ペーストを準備する。平均粒径約1.5μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得る。
また、第1及び第2の混合部18a,18bを形成するための混合ペーストを準備する。混合ペーストは、平均粒径約2μmのAlコートCu粉と、半導体材料として平均粒径1μmの炭化ケイ素(SiC)を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得る。混合ペーストは、バインダー樹脂と溶剤を20wt%とし、残りの80wt%をAlコートCu粉と炭化ケイ素とする。
また、シール層18p,18q,18s,18tを形成するためのシール層形成用ペーストを、電極ペーストと同様の手法で作製する。例えば、平均粒径約1μmのAl粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで、シール層形成用ペースト(アルミナペースト)を得る。シール層形成用ペーストの固形成分には、セラミック多層基板の材料よりも焼結温度が高い材料、例えばアルミナ、ジルコニア、マグネシア、ムライト、石英などを選定する。
(2)スクリーン印刷によるペーストの塗布
図3(b)及び(c)に示すように、第2及び第3の絶縁層12b,12cになるセラミックグリーンシートに、レーザや金型を用いて、主面間を貫通するビアホール12s,12tを形成した後、ビアホール12s,12t内に、スクリーン印刷により電極ペーストを充填して、第1及び第2の層間接続導体13a,13bになる部分を形成する。
次いで、シール層形成用ペーストをスクリーン印刷した後、乾燥させることにより、図3(a)〜(c)に示すように、第1乃至第3の絶縁層12a〜12cになるセラミックグリーンシートの互いに対向する面12v,12w,12x,12yに、シール層18p,18q,18s,18tを形成する。
次いで、第2及び第3の絶縁層12b,12cになるセラミックグリーンシートの上に、それぞれ、混合ペーストをスクリーン印刷にて塗布して、図3(b)及び(c)に示すように、第1及び第2の混合部18a,18bになる部分を形成する。
なお、第1の混合部18aになる部分は、第1の絶縁層12aになるセラミックグリーンシート側に形成してもよい。第2の混合部18bになる部分は、第2の絶縁層12bになるセラミックグリーンシート側に形成してもよい。
次いで、第2乃至第4の絶縁層12b,12c,12dになるセラミックグリーンシートの上に、電極ペーストをスクリーン印刷にて塗布して、図3(b)〜(d)に示すように、第1乃至第3の面内接続導体14a,14b,15になる部分を形成する。第1及び第2の面内接続導体14a,14bになる部分は、混合部18a,18bになる部分に、部分的に重なるように形成する。
なお、第1の面内接続導体14aになる部分は、第1の絶縁層12aになるセラミックグリーンシート側に形成してもよい。第2の面内接続導体14bになる部分は、第2の絶縁層12bになるセラミックグリーンシート側に形成してもよい。第3の面内接続導体15になる部分は、第3の絶縁層12cになるセラミックグリーンシート側に形成してもよい。
あるいは、セラミックグリーンシートに第1乃至第3の面内接続導体14a,14a,15になる部分を形成した後に、第1及び第2の混合部18a,18bになる部分を形成してもよい。
(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。
(4)カット、端面電極塗布
単体の部品や小サイズのモジュール部品の場合には、LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップに分ける。大サイズのモジュール部品の場合には、四隅をカットする。その後、端面に電極ペーストを塗布し、外部電極16になる部分を形成する。
(5)焼成
次いで、通常のセラミック多層基板と同様に、N雰囲気中で焼成する。酸化しない電極材料(Agなど)の場合には、大気雰囲気でも構わない。焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤が消失する。これにより、AlコートCuと、SiCと、空隙とが分散した第1及び第2の混合部18a,18bが形成される。
(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部電極16になる部分に電解Ni−Snメッキを行う。
以上により、断面が図2のように構成されたESD保護デバイス11が完成する。
第1及び第2の混合部18a,18bは、面内接続導体14a,14b,15と同様に、厚膜の印刷工法にて形成することができるため、容易に形成でき、厚みの調整も容易である。第1及び第2の混合部18a,18bは、セラミック多層基板の任意の絶縁層の主面に沿って形成できるため、混合部18a,18bの配置設計の自由度が上がる。
第1及び第2の混合部18a,18bに含まれる材料の成分中に、セラミック多層基板12を構成する材料の一部又は全部と同じものが含まれてもよい。同じものが含まれると、焼成時の第1及び第2の混合部18a,18bの収縮挙動等をセラミック多層基板12に合わせることが容易になり、第1及び第2の混合部18a,18bのセラミック多層基板12への密着性が向上し、焼成時における第1及び第2の混合部18a,18bの剥離が発生しにくくなる。また、ESD繰り返し耐性も向上する。また、使用する材料の種類を少なくすることができる。
第1及び第2の混合部18a,18bに含まれる金属材料は、第1乃至第3の面内接続導体14a,14b,15と同じものであっても、異なるものであってもよい。同じものにすれば、第1及び第2の混合部18a,18bの収縮挙動等を第1乃至第3の面内接続導体14a,14b,15に合わせることが容易になり、使用する材料の種類を少なくすることができる。
なお、混合部18a,18bの半導体材料は、特に上記の材料に限定されるものではない。例えば、シリコン、ゲルマニウム等の金属半導体、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物を用いることができる。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素や酸化亜鉛が好ましい。これらの半導体材料は、適宜、単独又は2種類以上を混合して使用してもよい。また、半導体材料は、適宜、アルミナやBAS材等の抵抗材料と混合して使用してもよい。
混合部18a,18bの金属材料は、特に上記の材料に限定されるものではない。Cu、Ag、Pd、Pt、Al、Ni、W、Moや、これらの合金、これらの組み合わせでもよい。
<実施例3> 実施例3のESD保護装置20について、図5〜図8を参照しながら説明する。
図5は、実施例3のESD保護装置20の要部断面図である。ESD保護装置20は、ESD保護機能のみを有する単体の部品(ESD保護デバイス)、又はESD保護機能とそれ以外の機能とを有する複合部品(モジュール)である。
図5に示すように、ESD保護装置20は、実施例1のESD保護装置10と略同様に構成されている。すなわち、セラミック材料からなる絶縁層22a〜22eが積層されたセラミック多層基板22の内部に、面内接続導体24と、混合部28と、シール層28s,28tとが形成されている。混合部28は、面内接続導体24と外部電極26とに接続されている。
外部電極26は、実施例1、2とは構成が異なり、セラミック多層基板22に食い込むように、セラミック多層基板の側面に形成されている。
ESD保護装置20は、図6〜図8の断面図に示すように、実施例1、2と略同様の方法で、作製することができる。
まず、図7に示すように、絶縁層22a〜22eになるセラミックグリーンシートに、面内接続導体24になる部分24a、シール層28s,28tになる部分28u,28v、外部電極26になる部分26a,26b,26cを形成する。
このとき、外部電極26になる部分26aは、図6(a)に示すように、絶縁層22dになるセラミックグリーンシートに、所定のペーストを順に印刷することにより、シール層28tになる部分28v、混合部28になる部分28a、面内接続導体24になる部分24aを形成した後、図6(b)に示すように、貫通孔29を形成する。そして、図6(c)に示すように、貫通孔29に電極ペーストを印刷により充填して、外部電極26になる部分26aを形成する。
絶縁層22cになるセラミックグリーンシートは、シール層28sになる部分28uを形成した後、貫通孔を形成し、その貫通孔に電極ペーストを印刷により充填して、外部電極26になる部分26bを形成する。
絶縁層22eになるセラミックグリーンシートは、貫通孔を形成し、その貫通孔に電極ペーストを印刷により充填して、外部電極26になる部分26cを形成する。
次いで、図8(a)に示すように、絶縁層22a〜22eになるセラミックグリーンシートを積層、圧着して、積層体を形成する。
次いで、図8(b)に示すように、積層体を、外部電極26になる部分26kを通るようにカットする。
次いで、チップを焼成し、外部電極にめっきを行う。
ESD保護装置20は、実施例1、2と同じく、小型化が容易であり、ESD保護機能の信頼性を向上することができる。
<まとめ> 以上のように、混合部に外部電極を接続し、放電電極の一方を外部電極とすると、ESD保護装置の小型化が容易であり、ESD保護機能の信頼性を向上することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、混合部と、混合部に接続される面内接続導体は、セラミック多層基板の表面に形成されても構わない。この場合、セラミック多層基板の表面に露出する混合部や接続導体は、絶縁性を有するカバー層で被覆したり、蓋状の部材で間隔を設けて覆ったりすることが好ましい。
10 ESD保護装置
12 セラミック多層基板
12a〜12d 絶縁層
13,13a,13b 層間接続導体
14,14a,14b,15 面内接続導体
16 外部電極
18,18a,18b 混合部
18p,18q,18s,18t シール層
20 ESD保護装置
22 セラミック多層基板
22a〜22e 絶縁層
24 面内接続導体
26 外部電極
28 混合部
28s,28t シール層
80 金属材料
82 無機材料
84 半導体材料
88 空隙

Claims (6)

  1. セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、
    前記セラミック多層基板の側面に、前記セラミック多層基板の外部に露出するように形成された外部電極と、
    前記絶縁層の主面に沿って形成された導電性を有する面内接続導体と
    前記面内接続導体が形成された前記絶縁層の前記主面に沿って形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、
    を備え、
    前記混合部は、前記混合部に接する空洞を形成することなく、前記セラミック多層基板の表面に露出して形成されているか、又は、前記混合部に接する空洞を形成することなく、互いに隣接する前記絶縁層の間に形成され、前記面内接続導体と、少なくとも1つの前記外部電極とに接続されていることを特徴とする、ESD保護装置。
  2. セラミック材料からなる複数の絶縁層が積層されたセラミック多層基板と、
    前記セラミック多層基板の側面に、前記セラミック多層基板の外部に露出するように形成された外部電極と、
    記絶縁層の主面間を貫通するように形成された導電性を有する層間接続導体と
    記層間接続導体が貫通する前記絶縁層の前記主面に沿って形成され、(i)金属と半導体、(ii)金属とセラミック、(iii)金属と半導体とセラミック、(iv)半導体とセラミック、(v)半導体、(vi)無機材料によりコートされた金属、(vii)無機材料によりコートされた金属と半導体、(viii)無機材料によりコートされた金属とセラミック、(ix)無機材料によりコートされた金属と半導体とセラミック、のうち少なくとも一つを含む材料が分散している混合部と、
    を備え、
    前記混合部は、前記混合部に接する空洞を形成することなく、前記セラミック多層基板の表面に露出して形成されているか、又は、前記混合部に接する空洞を形成することなく、互いに隣接する前記絶縁層の間に形成され、前記層間接続導体と、少なくとも1つの前記外部電極とに接続されていることを特徴とする、ESD保護装置。
  3. 前記混合部は、分散された金属材料と半導体材料とを含むことを特徴とする、請求項1又は2に記載のESD保護装置。
  4. 前記混合部の分散された半導体材料は、炭化ケイ素又は酸化亜鉛であることを特徴とする、請求項に記載のESD保護装置。
  5. 前記混合部において、絶縁性を有する無機材料により被覆された金属材料の粒子が、分散していることを特徴とする、請求項1乃至のいずれか一つに記載のESD保護装置。
  6. 前記絶縁層と前記混合部との間に延在するシール層をさらに備えていることを特徴とする、請求項1乃至のいずれか一つに記載のESD保護装置。
JP2010113671A 2010-05-17 2010-05-17 Esd保護装置 Active JP5403370B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010113671A JP5403370B2 (ja) 2010-05-17 2010-05-17 Esd保護装置
US13/106,960 US8503147B2 (en) 2010-05-17 2011-05-13 ESD protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010113671A JP5403370B2 (ja) 2010-05-17 2010-05-17 Esd保護装置

Publications (2)

Publication Number Publication Date
JP2011243380A JP2011243380A (ja) 2011-12-01
JP5403370B2 true JP5403370B2 (ja) 2014-01-29

Family

ID=44911591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010113671A Active JP5403370B2 (ja) 2010-05-17 2010-05-17 Esd保護装置

Country Status (2)

Country Link
US (1) US8503147B2 (ja)
JP (1) JP5403370B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011099385A1 (ja) * 2010-02-15 2011-08-18 株式会社 村田製作所 Esd保護装置
US8724284B2 (en) * 2011-05-25 2014-05-13 Tdk Corporation Electrostatic protection component
US8885324B2 (en) 2011-07-08 2014-11-11 Kemet Electronics Corporation Overvoltage protection component
US9142353B2 (en) 2011-07-08 2015-09-22 Kemet Electronics Corporation Discharge capacitor
KR20140125886A (ko) * 2012-03-05 2014-10-29 쇼와 덴코 가부시키가이샤 방전갭 충전용 조성물 및 정전 방전 보호체
KR101771726B1 (ko) * 2012-06-18 2017-08-25 삼성전기주식회사 정전기 방지 소자 및 이를 포함하는 복합 전자 부품
JP5811170B2 (ja) 2013-12-26 2015-11-11 Tdk株式会社 静電気保護部品
DE102015116332B4 (de) 2015-09-28 2023-12-28 Tdk Electronics Ag Ableiter, Verfahren zur Herstellung des Ableiters und Verfahren zum Betrieb des Ableiters
KR102163418B1 (ko) * 2018-11-02 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터
JP7392967B2 (ja) * 2019-04-01 2023-12-06 株式会社日本イノベーション マッサージ器具

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190868A (ja) * 1996-01-10 1997-07-22 Alps Electric Co Ltd サージアブソーバ
JPH1069960A (ja) 1996-08-27 1998-03-10 Mitsubishi Materials Corp サージアブソーバ
JP3465598B2 (ja) * 1998-08-25 2003-11-10 三菱マテリアル株式会社 チップ型サージアブソーバ
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
CN101427326B (zh) * 2006-04-24 2013-03-27 Abb研究有限公司 基于微变阻器的过电压保护的装置和方法
KR101072673B1 (ko) 2008-02-05 2011-10-11 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스
WO2010061522A1 (ja) * 2008-11-26 2010-06-03 株式会社 村田製作所 Esd保護デバイス

Also Published As

Publication number Publication date
US20110279945A1 (en) 2011-11-17
JP2011243380A (ja) 2011-12-01
US8503147B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
JP5403370B2 (ja) Esd保護装置
JP5557060B2 (ja) Esd保護装置の製造方法
US8238069B2 (en) ESD protection device
JP5741708B2 (ja) Esd保護デバイス
US8432653B2 (en) ESD protection device
US8711537B2 (en) ESD protection device and method for producing the same
JP5382235B2 (ja) 静電気対策素子
JPWO2011145598A1 (ja) Esd保護デバイス
JP5556857B2 (ja) 積層型圧電素子
JP5660412B2 (ja) Esd保護デバイス
JP5614315B2 (ja) Esd保護装置
WO2014024730A1 (ja) 静電気保護素子とその製造方法
JP5403075B2 (ja) Esd保護装置
JP2011119568A (ja) 過電圧保護部品およびその製造方法
JP5605413B2 (ja) Esd保護デバイスとその製造方法
JP5569102B2 (ja) 積層正特性サーミスタ及び積層正特性サーミスタの製造方法
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP2013182930A (ja) 積層型複合電子部品
KR20160050629A (ko) 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131016

R150 Certificate of patent or registration of utility model

Ref document number: 5403370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150