KR20160050629A - 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자 - Google Patents

적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자 Download PDF

Info

Publication number
KR20160050629A
KR20160050629A KR1020140149205A KR20140149205A KR20160050629A KR 20160050629 A KR20160050629 A KR 20160050629A KR 1020140149205 A KR1020140149205 A KR 1020140149205A KR 20140149205 A KR20140149205 A KR 20140149205A KR 20160050629 A KR20160050629 A KR 20160050629A
Authority
KR
South Korea
Prior art keywords
metal powder
shell
piezoelectric
electrode
core
Prior art date
Application number
KR1020140149205A
Other languages
English (en)
Inventor
전병호
서정욱
김범석
김경미
김동훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140149205A priority Critical patent/KR20160050629A/ko
Priority to JP2015211980A priority patent/JP2016092415A/ja
Publication of KR20160050629A publication Critical patent/KR20160050629A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Abstract

본 발명은 적층형 압전소자의 내부전극용 페이스트 조성물 및 그를 이용한 적층형 압전소자에 관한 것으로, 본 발명의 실시예에 따른 적층형 압전소자는 복수의 압전층; 및 상기 복수의 압전층 사이에 개재되어 양극과 음극이 교호로 적층된 내부전극;을 포함하고, 상기 내부전극은 금속층에 코어(core)-쉘(shell) 구조의 금속 파우더가 분산되어 있는 것을 특징으로 한다.

Description

적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자{PASTE COMPOSITION FOR INNER ELECTRODE OF MULTI-LAYERED PIEZOELECTRIC DEVICE AND MULTI-LAYERED PIEZOELECTRIC DEVICE THEREBY}
본 발명은 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자에 관한 것이다.
압전 액츄에이터, 압전 공진자, 압전 필터 등의 적층형 압전소자는 압전 효과에 의해 발생하는 변위를 기계적인 구동원으로 이용하여 진동을 발생시킬 수 있다.
이러한 적층형 압전소자는 소비전력이나 발열량이 적고, 응답성이 양호하며, 소형화나 경량화가 가능한 장점을 가지므로, 최근 스마트폰이나 태블릿 PC 등의 포터블(portable) 기기 등에 다양하게 이용되고 있다.
일반적인 적층형 압전소자로는 압전층과 내부전극을 교대로 적층한 후 동시에 소성한 것이 주로 사용되고 있다. 상기 압전층으로는 Pb(Ti,Zr)O3(이하, "PZT"라 칭함)를 주성분으로 하는 PZT계 압전 세라믹스가 널리 알려져 있고, 상기 내부전극으로는 Ag-Pd 합금이 많이 사용되고 있다.
종래의 압전 자기 조성물은 비교적 고온에서 소성할 필요가 있고, 또 소성이 산화성 분위기하에서 이루어지기 때문에, 압전층과 내부전극을 동시 소성하는 압전소자의 경우, 높은 융점을 가지고, 산화성 분위기하에서 소성해도 산화되지 않는 Pd나 Pt 등의 귀금속을 내부전극에 사용할 필요가 있다.
그러나, Pd나 Pt 등은 고가이기 때문에 내부전극 재료로서 저렴한 Cu를 사용한 적층형 압전소자의 연구가 활발하게 진행 중에 있다.
최근에는 전자제품의 고성능화 및 소형화 추세에 따라 압전소자 역시 고성능화와 더불어 소형화가 요구됨에 따라 내부전극의 크기와 두께를 감소시키고 있다. 내부전극의 크기가 점점 작아지고, 내부전극용 금속 입자의 크기가 미립화되면서 소성온도에 대한 수축률이 커짐에 따라, 재료비 절감과 더불어 내부전극의 수축을 제어하는 것이 중요한 과제로 부각되고 있다.
대한민국 공개특허공보 2008-0049110호
본 발명의 목적은 소성 후 전극의 수축을 제어함과 동시에 재료비 절감이 가능한 코어(core)-쉘(shell) 구조의 금속 파우더를 함유한 신규한 조성의 적층형 압전소자의 내부전극용 페이스트 조성물이 제공됨에 있다.
또한, 본 발명의 다른 목적은 상기 페이스트 조성물에 의해 제조된 내부전극을 포함하여 압전성능을 향상시킬 수 있는 적층형 압전소자가 제공됨에 있다.
본 발명에 따른 적층형 압전소자의 내부전극용 페이스트 조성물의 상기 목적은, 코어(core)-쉘(shell) 구조의 금속 파우더를 함유한 신규한 조성의 페이스트 조성물을 제공함에 의해 달성될 수 있다.
상기 코어-쉘 구조의 금속 파우더는 고온 소결용 공제 개념으로 적용된 것으로서, 소성시 소결을 지연시켜 소성 후 전극의 수축을 제어한다.
이를 위해, 상기 코어-쉘 구조의 금속 파우더 내 쉘은 내부전극의 주 전극층을 구성하기 위한 제1 금속 파우더에 비해 녹는점이 높은 귀금속 또는 귀금속 합금으로 이루어질 수 있으며, 일례로 Pd 및 Pt 중 선택된 1종 또는 이들의 합금일 수 있다.
본 발명의 페이스트 조성물은 코어-쉘 구조의 금속 파우더를 포함하여 쉘의 구성 재료인 귀금속의 함량을 감소시켜 재료비를 절감할 수 있다.
상기 페이스트 조성물은 상기 코어-쉘 금속 파우더의 입자 크기, 상기 쉘의 두께, 상기 코어 대비 쉘의 무게비 등을 조절하여 전극의 수축을 제어함과 동시에 귀금속 함량을 저감시킬 수 있다.
또한, 본 발명에 따른 적층형 압전소자의 상기 목적은, 상기한 코어-쉘 구조의 금속 파우더를 함유한 페이스트 조성물에 의해 제조된 내부전극을 포함하는 것에 의해 달성될 수 있다.
상기 페이스트 조성물을 이용하여 제조된 내부전극은 수축이 제어됨으로써 압전층과의 박리(delamination) 현상을 감소시켜 커버리지(coverage)가 개선된다.
일반적으로 내부전극의 커버리지는 압전체의 성능에 영향을 끼치므로, 내부전극의 커버리지의 개선은 압전성능의 향상을 의미한다. 또한, 내부전극의 커버리지의 개선은 박막 전극의 구현이 가능함을 의미한다.
또한, 상기 페이스트 조성물을 이용하여 제조된 내부전극은 소결 후 압전층에 2차상을 발생시키지 않고, 공제의 분리(또는 이동(migration))에 의한 내부전극간의 쇼트(short)를 방지하여 압전소자의 압전성능이 저하되는 것을 방지하고, 신뢰성을 향상시킨다.
본 발명은 고온 소결용 코어(core)-쉘(shell) 구조의 금속 파우더를 도입하여 소결 지연을 통해 소성 후 전극의 수축을 제어할 수 있는 신규한 조성의 적층형 압전소자의 내부전극용 페이스트 조성물을 제공할 수 있다.
또한, 본 발명에 따른 적층형 압전소자는 상기 페이스트 조성물에 의해 제조되어 소성 후 전극의 수축이 제어된 내부전극을 포함함으로써, 커버리지(coverage)가 개선된 내부전극을 통하여 압전성능 및 신뢰성을 향상시킬 수 있다.
나아가, 본 발명에 따른 적층형 압전소자는 내부전극에 함유되는 귀금속의 ?량을 저감하여 제조 비용을 절감 할 수 있다.
도 1은 본 발명의 실시예에 따른 적층형 압전소자의 내부전극용 페이스트 조성물을 나타낸 평면도이다.
도 2는 도 1을 소결하여 형성된 내부전극을 나타낸 평면도이다.
도 3은 본 발명의 실시예에 따른 적층형 압전소자의 단면도이다.
도 4는 실시예1 및 비교예 1~2에 따른 적층형 압전소자용 내부전극의 수축률을 나타낸 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전히 알려주기 위해 제공되는 것이며, 본 발명의 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 실시예에 따른 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 내부전극에 대하여 설명한다. 설명의 편의를 위하여, 적층형 압전소자의 내부전극용 페이스트 조성물은 페이스트 조성물로 지칭하기로 한다.
도 1은 본 발명의 실시예에 따른 적층형 압전소자의 내부전극용 페이스트 조성물을 나타낸 평면도이고, 도 2는 도 1을 소결하여 형성된 내부전극을 나타낸 평면도이다.
내부전극용 페이스트 조성물
본 발명에 따른 적층형 압전소자의 내부전극에 사용되는 페이스트 조성물(100)은 코어(core)-쉘(shell) 구조의 금속 파우더(120)를 함유한다.
특히, 본 발명에 따른 페이스트 조성물(100)은 제1 금속 파우더(110) 40 내지 70 중량%, 코어(122)-쉘(124) 구조의 제2 금속 파우더(120) 3 내지 30중량% 및 나머지 바인더(binder, 130)인 조성을 갖는 것을 특징으로 한다.
이하, 본 발명에 따른 페이스트 조성물에 포함되는 각 성분의 역할 및 함량에 대하여 설명하기로 한다.
제1 금속 파우더
본 발명에서 제1 금속 파우더(110)는 적층형 압전소자용 내부전극의 주재료로서, 소성 후 소결되어 내부전극의 주 전극층을 형성한다.
이러한 제1 금속 파우더(110)는 비교적 녹는점은 높지만 Pb(Ti,Zr)O3(이하, "PZT"라 칭함)를 주성분으로 하는 PZT계 압전 세라믹스의 소결을 위한 소성(firing)시에는 용융될 수 있는 금속 재질로 형성된다.
일례로, 제1 금속 파우더(110)는 녹는점(melting point)이 961.9℃로 알려져 있는 은(Ag)으로 형성되는 것이 바람직하다.
본 발명에서 제1 금속 파우더(110)는 페이스트 조성물(100) 전체 중량의 40 중량% 내지 70 중량%로 첨가되는 것이 바람직하다.
제1 금속 파우더(110)의 함량이 40중량% 미만일 경우, 전극층의 Coverage가 악화될 수 있다. 반대로, 제1 금속 파우더(110)의 함량이 70중량%를 초과하는 경우, 상대적으로 제2 금속 파우더(120)의 함량이 낮아져 내부전극의 수축을 제어하기가 어려울 수 있다.
코어-쉘 구조의 제2 금속 파우더
본 발명에서 코어(122)-쉘(124) 구조의 제2 금속 파우더(120)는 적층형 압전소자용 내부전극의 고온 소결시 내부전극의 수축을 제어하기 위한 공제 개념으로 적용된다. 설명의 편의를 위하여, 내층이 코어로 이루어지고, 외곽층이 코어를 둘러싸는 쉘로 이루어진 구조를 코어-쉘 구조로 설명하기로 한다.
최근의 압전소자는 고성능화와 더불어 소형화가 요구됨에 따라, 압전층과 내부전극의 적층체에서 내부전극이 소자에서 차지하는 비율을 낮추기 위해서 전극 두께의 박막화를 요구하고 있다.
두께 2㎛ 미만의 내부 전극을 형성하기 위하여, 내부전극을 형성하는 금속 파우더의 크기가 미립화되고 있으며, 미립화시 발생하는 소성 후 수축을 제어하기 위해서는 공제의 도입이 필요하게 되었다.
이를 위해, 상기 제2 금속 파우더(120)의 쉘(124)은 고온의 소성 후에도 용융되지 않고 견딜 수 있도록 제1 금속 파우더(110)에 비해 녹는점이 높은 귀금속 또는 귀금속 합금 재질로 형성된다.
일례로, 쉘(124)은 녹는점이 최소 Ag의 녹는점보다 높은 귀금속 또는 귀금속 합금 재질로 형성될 수 있으며, 팔라듐(Pd) 및 백금(Pt) 중 선택된 1종 또는 이들의 합금으로 형성되는 것이 바람직하다.
이는 Pd는 녹는점이 약 1552℃로 알려져 있는 귀금속 물질이고, Pt는 녹는점이 약 1772℃로 알려진 귀금속 물질이면서 시중에서 쉽게 구입이 가능하기 때문이다.
제2 금속 파우더(120)의 코어(122)는 통상의 금속 또는 금속 합금 재질로 형성될 수 있다. 일례로, 상기 코어(122)는 Ag, Cu, Ni 및 Fe 중에서 선택된 1종 또는 이들 중 선택된 2종 이상의 합금으로 형성될 수 있다. 이는 Ag, Cu, Ni, Fe 등은 비교적 도전성이 높으면서도 상대적으로 단가가 저렴하기 때문이다.
그러나, 쉘(124)을 구성하는 Pd나 Pt와 같은 귀금속 물질은 상대적으로 고가로서 제조 비용을 상승시키는 주 요인으로 작용하게 된다.
따라서, 본 발명은 소성 후 전극의 수축을 제어함과 동시에 기존 페이스트 조성물에 함유되던 귀금속 물질의 함량을 저감할 수 있는 방안으로, 상기한 코어(122)-쉘(124) 구조의 제2 금속 파우더(120)를 도입한 신규한 조성의 페이스트 조성물(100)을 제안하게 되었으며, 그 바람직한 적용예는 아래에서 후술하기로 한다.
본 발명에서 제2 금속 파우더(120)는 페이스트 조성물(100) 전체 중량의 3중량% 내지 30중량%로 첨가되는 것이 바람직하다.
제2 금속 파우더(120)의 함량이 3중량% 미만일 경우, 소성 후 내부전극의 수축을 제어하기가 어려울 수 있다. 반대로, 제2 금속 파우더(120)의 함량이 30중량%를 초과하는 경우, 상대적으로 고가의 귀금속 재질을 포함하는 쉘(124)의 함량이 높아져 재료비 상승을 초래할 수 있다.
이때, 제2 금속 파우더(120)의 입자 크기는 30㎚ 내지 500㎚인 것이 바람직하다. 제2 금속 파우더(120)의 입자 크기가 30㎚ 미만일 경우, 쉘(124)의 두께가 너무 얇고, 쉘(124) 대비 녹는점이 낮은 코어(122) 입자의 용융이 시작되어 소결을 제어하여 전극의 수축을 제어하는 입자의 고유 기능을 상실할 수 있다. 반대로, 제2 금속 파우더(120)의 입자 크기가 500㎚를 초과하는 경우, 큰 입자 크기로 인해 내부전극의 두께가 두꺼워져 내부전극의 박막화를 구현하려는 목적과 상이하게 진행될 수 있다.
또한, 쉘(124)은 최소 3㎚ 이상, 바람직하게는 3㎚ 내지 100㎚의 두께를 갖는 것이 바람직하다. 쉘(124)의 두께가 3㎚ 미만일 경우, 제2 금속 파우더(120)의 크기가 작아져 용융 온도가 낮아짐에 따라 소성시 전극층의 소성을 억제하는 역할을 제대로 수행할 수 없고, 쉘(124)의 귀금속이 용융되어 코어(122)를 구성하고 있는 Ni 등과 같은 금속 파우더의 산화를 방지하기 어려울 수 있다.
상기에서, 코어(122)의 금속 파우더가 산화될 경우, 소성 후 산화된 금속 파우더가 전극층의 외부로 분리되어 압전층과의 소성결합을 통해 압전층에 2차상(second phase)을 발생시킬 우려가 높다. 이러한 2차상은 소자의 압전성능을 저하시킨다. 따라서, 쉘(124)은 최소 3㎚ 이상의 두께 범위로 유지되는 것이 바람직하다.
반대로, 쉘(124)의 두께가 100㎚를 초과하는 경우, 귀금속 함유량을 증가시켜 재료비 상승을 초래함으로써 재료비 절감을 구현하려는 목적과 상이하게 진행될 수 있다.
또한, 쉘(124)은 코어(122) 대비 무게비가 27중량% 내지 87.5중량%인 것이 바람직하다. 이는 제2 금속 파우더(120) 입자의 자체 직경을 기준으로 10~50% 정도가 쉘(124)임을 감안할 때의 무게비이다.
쉘(124)이 상기한 무게비의 범위를 벗어나는 경우, 상기한 두께 범위를 벗어나는 경우와 동일한 문제를 야기할 수 있다.
바인더(binder)
본 발명에서 바인더(130)는 페이스트 조성물(100)에 액상 특성을 부여하는 유기 바인더일 수 있으며, 유기용매를 더 포함할 수 있다.
이러한 유기 바인더로는 아크릴계 고분자 이외에 1종 단독 또는 2종 이상의 셀룰로오즈(Cellulose)계 고분자들을 혼합하여 사용할 수 있으나, 특별히 이에 한정되지 않는다.
상기 유기용매는 유기 바인더의 용해 및 페이스트의 점도 조절 등의 역할을 하며, 유기 바인더와 상용성이 있는 것이라면 특별한 제한 없이 통상의 공지된 물질, 일례로, 글리콜 에테르(glycol ether) 계열을 이용할 수 있다.
상기한 조성을 갖는 페이스트 조성물(100)은 코어(122)-쉘(124) 제2 금속 파우더(120)를 함유하여 아래와 같은 특성을 가질 수 있었다.
첫번째, 900℃ 이상의 고온 소성시 소결 지연 효과를 갖는다.
이러한 특성에 따라서, 전극의 수축을 제어한다. 이는 적층형 압전소자에서 PZT층과 내부전극과의 박리 현상을 감소시키는 반면 접촉성을 향상시켜 내부전극의 커버리지(coverage)를 개선시킨다.
일반적으로 내부전극의 커버리지는 압전체의 성능에 영향을 끼치므로, 내부전극의 커버리지의 개선은 압전성능의 향상을 의미한다. 또한, 내부전극의 커버리지의 개선은 박막 전극의 구현이 가능함을 의미한다.
두번째, 소결 후 압전층에 2차상(second phase)을 발생시키지 않는다.
소성 후에도 고온에 견딜 수 있는 제2 금속 파우더(120)는 소성 과정에서 일부분이 전극층(도 2의 210 참조)의 외부로 노출되더라도 금속 전극의 성능을 유지하고 있기 때문에 압전층과 소결 결합하지 않으므로 압전층에 2차상을 발생시킬 우려가 없다. 즉, 제2 금속 파우더(120)는 모두 1차상(first phase)을 갖는다.
세번째, 공제의 분리(또는 이동(migration))에 의한 내부전극간의 쇼트(short)를 방지한다.
이는 코어(122)-쉘(124) 제2 금속 파우더(120)에 의해 소성온도를 유지하면서 막질을 치밀하게 형성할 수 있기 때문이다.
상기한 압전층의 2차상 발생을 억제하고, 공제의 이동에 의한 쇼트를 방지하는 특성에 따라 적층형 소자에 적용시 압전성능을 향상시킬 수 있다.
상기한 조성을 갖는 페이스트 조성물(100)은 대략 900~1200℃에서 소성 과정을 거쳐 소결되어 전극의 수축률 제어성이 우수한 적층형 압전소자용 내부전극의 제조에 사용된다.
본 발명에 따른 조성을 갖는 페이스트 조성물(100)을 이용한 적층형 압전소자용 내부전극(200)의 제조 공정의 일례는 아래와 같다.
우선, 도 1에 도시된 것처럼, 제1 금속 파우더(110) 40 내지 70중량%, 코어(122)-쉘(124) 구조의 제2 금속 파우더(120) 3내지 30중량% 및 나머지 바인더(130)의 조성비로 조성한 후 그 원료를 혼합하여 바인더(130)에 제1 및 제2 금속 파우더(110, 120)가 분산되어 있는 페이스트 조성물(100)을 제조한다.
이후, 상기 페이스트 조성물(100)을 피가공물(일례, PZT계 압전 세라믹 시트)(미도시)의 내부전극 형성 예정 영역에 스크린인쇄(screen printing)법 등으로 도포한 다음 약 900~1200℃에서 소성한다.
소성 과정에서, 도 1의 제1 금속 파우더(110)들은 용융된 후 소결되어 도 2에 도시된 판(plate) 형상의 전극층(210)으로 형성된다. 반면에, 제2 금속 파우더(120)는 제1 금속 파우더(110)에 비해 녹는점이 높은 쉘(124)로 인해 용융되지 않고 초기 상태를 유지한채 전극층(210)에 분산된다.
이 상태에서 소결이 종료되어 최종적으로 전극층(210)에 코어(122)-쉘(124) 구조의 제2 금속 파우더(120)가 분산되어 있는 내부전극(200)이 형성된다.
이때, 내부전극(200) 내 함유된 제2 금속 파우더(120)의 함유율은 [제2 금속 파우더의 면적부]/[전극층의 면적부]---[식 1]에 의해 나타내어지며, 3% 내지 30%인 것이 바람직하다.
여기서, 제2 금속 파우더(120)의 함유율이 3% 미만이면, 소성 후 내부전극(200)의 수축 제어가 어려울 수 있다. 반대로, 제2 금속 파우더(120)의 함유량이 30%를 초과하면, 쉘(124)의 함량이 높아져 재료비 상승을 초래할 수 있다.
이렇게 형성된 내부전극(200)의 수축이 효과적으로 제어될 수 있음은 후술할 도 4를 통해 확인하였다.
한편, 내부전극(200)은 적층형 압전소자의 박막화를 구현할 수 있도록 0.5㎛ 내지 1.5㎛의 두께로 형성됨이 바람직하다. 내부전극(200)의 두께가 0.5㎛ 미만일 경우, 제조 공정 상의 어려움을 초래할 수 있고, 반면에 1.5㎛를 초과하는 경우, 압전소자의 박막화가 어려울 수 있다.
이하, 본 발명의 일 실시예에 따른 적층형 압전소자에 대하여 설명한다.
도 3은 본 발명의 실시예에 따른 적층형 압전소자의 단면도이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 적층형 압전소자(300)는 복수의 압전층(310)이 적층된 적층체로 구성되고, 복수의 압전층(310) 사이에 내부전극(321, 323)이 적층되어 복수의 압전층(310)과 내부전극(321, 323)이 교대로 형성될 수 있다. 이때, 내부전극(321, 323)은 양극 내부전극(321)과 음극 내부전극(323)이 복수의 압전층(310) 상에 교호로 배치될 수 있다.
상기 복수의 압전층(310)은 세라믹 재질, 일례로 Pb(Ti,Zr)O3(이하, "PZT"라 칭함)를 주성분으로 하는 PZT계 압전 세라믹스로 구성될 수 있으며, 미립의 세라믹 분말을 이용하여 판상의 세라믹 시트 형태로 제작될 수 있다. 세라믹 시트로 구성된 각 압전층(310)은 세라믹 분말이 바인더 등과 혼합된 슬러리 상태에서 도트 블레이드법 등에 의해 판상으로, 도포되고 이를 소정 온도와 시간의 소성 과정을 거쳐 소결된 상태의 소결 세라믹 시트로 구성될 수 있다.
이와 같이 제작된 소결 세라믹 시트가 복수로 적층되어 각각 압전층(310)을 구성하게 되고, 상기 압전층(310)들이 적층체를 구성하여 전압의 인가에 의해 길이 방향 또는 단면 방향으로의 변위를 발생시킬 수 있다. 이때, 압전층(310)이 적층된 적층체에 가해지는 전압은 압전층(310) 사이에 개재된 내부전극(321, 323)을 통해 인가될 수 있다.
상기 내부전극(321, 323)은 상기한 조성을 갖는 도 1의 페이스트 조성물(100)을 사용하여 제조된 것이다. 따라서, 내부전극(321, 323)은 도 2에 도시된 것처럼, 전극층(미도시)에 복수의 코어-쉘 금속 파우더(미도시)가 분산되어 형성된다.
여기서, 내부전극(321, 323)에 함유되는 코어-쉘 금속 파우더의 재질, 두께, 입자 크기, 함량 등은 도 1의 페이스트 조성물(100)에 함유된 코어(122)-쉘(124) 구조의 제2 금속 파우더(120)와 동일하고, 내부전극(321, 323)의 전극층은 도 2의 전극층(210)과 동일하므로 중복된 설명은 생략하기로 한다.
다만, 내부전극(321, 323) 내 금속 파우더는 전술한 [식 1]에 의해 3% 내지 30%의 함유율로 첨가될 수 있다.
또한, 상기 내부전극(321, 323)은 압전층(310)을 구성하는 세라믹 시트 상에 스크린 프린팅 기법 등에 의해서 형성될 수 있다. 이러한 내부전극(321, 323)은 압전층(310)이 복수로 적층된 적층체 내에서 양극과 음극을 형성하게 되며, 압전층(310)과 교대로 적층을 반복하여 극성을 가진 압전소자를 구성할 수 있다.
또한, 압전층(310) 사이에 배치된 내부전극(321, 323)들은 교호로 양극과 음극을 형성하면서 같은 극성을 가진 내부전극끼리 전기적으로 연결되고, 각 극성의 내부전극(321, 323)들은 적층체의 일면으로 노출된 양극 단자(331) 및 음극 단자(333)와 리드선을 통해 전기적으로 연결될 수 있다.
압전층(310)의 적층시 최상부층과 최하부층에는 노출되는 내부전극(321, 323)을 보호하기 위하여 내부전극이 형성되지 않은 압전층을 추가로 적층할 수 있다. 그리고, 외부로 노출된 양극 단자(331)와 음극 단자(333)를 제외한 압전소자의 외주면에는 습기 및 외부 환경으로부터 소자를 보호하기 위한 절연물질(도면 미도시)을 코팅하여 적층형 압전소자를 제작할 수 있다.
본 실시예의 적층형 압전소자(300)는 복수의 압전층(310)과 내부전극(321, 323)을 적층한 후 소성이 진행되는 동시 소성 타입이다.
본 실시예의 적층형 압전소자(300)는 소성 후 전극의 수축이 제어된 내부전극(321, 323)을 적용하여 압전층(310)과 내부전극(321, 323)과의 박리가 감소되어 내부전극(321, 323)의 커버리지가 개선됨으로써, 압전성능 및 신뢰성을 향상시킬 수 있다.
또한, 적층형 압전소자(300)는 압전층(310)에서의 2차상을 발생시키지 않고, 공제의 이동에 의한 쇼트를 방지하여 압전성능의 저하를 방지할 수 있다.
나아가, 적층형 압전소자(300)는 내부전극(321, 323)에 함유되는 귀금속의 ?량을 저감하여 제조 비용을 절감할 수 있다.
한편, 이와 같이 구성된 본 실시예의 적층형 압전소자(300)는 스마트폰이나 태블릿 PC 등의 포터블 기기에 주로 진동모터 또는 카메라 구동을 위한 압전 엑츄에이터를 구성하여 장착되는 바, 포터블 기기들이 박형화되는 추세에 따라 그 전체 두께가 최대 1.5㎜ 이내로 제한될 수 있다. 이때, 내부전극(321, 333)의 두께는 0.5㎛ 내지 1.5㎛의 범위 내로 제한될 수 있다.
실시예
이하, 본 발명의 바람직한 실시 예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
1. 시료의 제조
적층형 압전소자용 내부전극 제조
실시예 1
Ag 파우더 40중량%, Cu(코어)-Pd(쉘) 파우더 20중량%, 나머지 EC(ethyl cellulose, 에틸 셀룰로오즈) 바인더 조성의 페이스트를 PNN-PZT 세라믹 시트 상에 스크린 프린팅(screen printing)법으로 도포한 후 이를 950℃에서 소결하여 가로(20mm)×세로(2.5mm)×높이(0.5mm)인 적층형 압전소자용 내부전극을 제조하였다. 이때, Cu-Pd 파우더는 Cu 70중량%, Pd 30중량% 조성, Pd의 두께 30㎚, 입자 크기가 0.2㎛인 파우더를 사용하였다. Ag 파우더는 입자 크기가 0.5㎛인 것을 사용하였다.
비교예 1
Ag 파우더 60중량% 및 나머지 EC 바인더 조성의 페이스트를 이용한 것을 제외하고, 나머지는 실시예1과 동일하다.
비교예 2
Ag 파우더 40중량%, Pd 파우더 20중량%, 나머지 EC 바인더 조성의 페이스트를 이용한 것을 제외하고, 나머지는 실시예1과 동일하다.
상기 실시예 1 및 비교예 1~2에 따른 페이스트의 조성을 표 1에 나타내었다.
(단위 : 중량%)
구분 Ag 파우더 Cu-Pd 파우더
(코어-쉘 금속 입자) 		Pd 바인더
실시예 1 40 20 30 EC
비교예 1 60 - - EC
비교예 2 40 - 20 EC
적층형 압전소자 제조
실시예 2
상기 실시예 1의 조성을 갖는 페이스트의 도포 공정을 PZT 세라믹 시트 상에 1회 인쇄하여 세라믹 시트와 내부전극이 교대로 적층된 적층체를 형성한 다음 950℃에서 소결하는 과정을 포함하는 압전소자를 제조하였다.
비교예 3
상기 비교예 1의 조성을 갖는 페이스트를 이용한 것을 제외하고, 나머지는 실시예 2와 동일하다.
비교예 4
상기 비교예 2의 조성을 갖는 페이스트를 이용한 것을 제외하고, 나머지는 실시예 2와 동일하다.
2. 물성 평가
실시예1 및 비교예 1~2에 따른 적층형 압전소자용 내부전극의 수축률을 평가하였으며, 그 결과를 도 4에 나타내었다.
또한, 실시예2 및 비교예 3~4에 따른 적층형 압전소자의 압전성능 및 커버리지(coverage) 특성을 평가하였으며, 그 결과를 표 2에 나타내었다.
각 항목의 평가 방법은 아래와 같다.
<내부전극의 수축률>
ASTM 평가법 D955에 의거하여 TMA(Target motion analysis)(TA instrument 회사 제조) 장치로 내부전극의 수축률을 측정하였다.
<적층형 압전소자의 압전성능>
TMA Q400으로 적층형 압전소자의 압전성능을 측정하였다.
도 4는 실시예1 및 비교예 1~2에 따른 적층형 압전소자용 내부전극의 수축률을 나타낸 그래프이다.
표 1 및 도 4를 참조하면, 내부전극에 코어-쉘 금속 입자를 적용한 실시예 1의 경우 수축이 효과적으로 제어됨을 확인할 수 있었다. 이는 곧 낮은 온도에서 소결을 억제하는 기능으로도 확인될 수 있다.
이에 반해, 내부전극에 코어-쉘 금속 입자를 적용하지 않은 비교예 1과 내부전극에 코어-쉘 금속 입자를 적용하지 않고 Pd 함량만을 증가한 비교예 2는 모두 250℃ 이상의 온도에서 수축이 제어되지 않음을 확인할 수 있었고, 특히, 비교예 1에 비해 Pd의 함량이 높은 비교예 2의 경우, 소성온도가 증가될수록 수축률이 큰 편차를 가지므로 수축의 제어가 가장 어려웠다.
구분 압전성능 d31
(단위:pC/N) 		커버리지 %
실시예 2 -220 95%
비교예 3 NG 30~40%
비교예 4 -220 85%
표 2를 참조하면, 내부전극에 코어-쉘 금속 입자를 적용한 실시예 2의 압전성능이 내부전극에 코어-쉘 금속 입자를 적용하지 않은 비교예 3에 비해 양호한 정상품의 제품을 얻을 수 있는 것을 확인할 수가 있었으며, Pd 20% 적용 대비하여 동등한 성능을 확인하여 비용 절감의 효과를 확인할 수가 있다.
또한, 실시예 2는 압전성능 뿐만 아니라 내부전극의 커버리지(Coverage)가 확보되어 있으며 반면에, 비교예 3은 내부전극의 커버리지(Coverage)가 악화되는 것을 알 수 있다.
시편 간 평가 결과를 통해, 코어-쉘 금속 입자를 함유한 내부전극은 수축이 제어됨으로써, 이를 이용한 적층형 압전소자는 PZT층과 주성분이 AgPd인 내부전극과의 박리 현상이 감소하여 내부전극의 커버리지(Coverage)가 향상되어 신뢰성 및 압전 진동력을 효과적으로 구현할 수 있음을 알 수 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100 : 페이스트 조성물 110 : 제1 금속 파우더
120 : 제2 금속 파우더 122 : 코어(core)
124 : 쉘(shell) 130 : 바인더
200 : 내부전극 210 : 전극층
300 : 적층형 압전소자 310 : 압전층
321 : 양극 내부전극 323 : 음극 내부전극
331 : 양극 단자 333 : 음극 단자

Claims (15)

  1. 제1 금속 파우더 40내지 70중량%, 코어(core)-쉘(shell) 구조의 제2 금속 파우더 3내지 30중량% 및 나머지 바인더로 이루어지는 적층형 압전소자의 내부전극용 페이스트 조성물.
  2. 제1항에 있어서,
    상기 쉘은 상기 제1 금속 파우더에 비해 녹는점이 높은 귀금속 또는 귀금속 합금을 포함하는 적층형 압전소자의 내부전극용 페이스트 조성물.
  3. 제2항에 있어서,
    상기 쉘은 Pd 및 Pt 중 선택된 1종 또는 이들의 합금으로 형성되는 적층형 압전소자의 내부전극용 페이스트 조성물.
  4. 제1항에 있어서,
    상기 코어는 금속 또는 금속 합금을 포함하는 적층형 압전소자의 내부전극용 페이스트 조성물.
  5. 제4항에 있어서,
    상기 코어는 Ag, Cu, Ni 및 Fe 중에서 선택된 1종 또는 이들 중 선택된 2종 이상의 합금으로 형성되는 적층형 압전소자의 내부전극용 페이스트 조성물.
  6. 제1항에 있어서,
    상기 제2 금속 파우더는 상기 코어 대비 상기 쉘의 무게비가 27중량% 내지 87.5중량%인 적층형 압전소자의 내부전극용 페이스트 조성물.
  7. 제2항에 있어서,
    상기 제1 금속 파우더는 Ag인 적층형 압전소자의 내부전극용 페이스트 조성물.
  8. 제1항에 있어서,
    상기 쉘의 두께는 3㎚ 내지 100㎚인 적층형 압전소자의 내부전극용 페이스트 조성물.
  9. 제1항에 있어서,
    상기 제2 금속 파우더의 입자 크기는 30㎚ 내지 500㎚인 적층형 압전소자의 내부전극용 페이스트 조성물.
  10. 복수의 압전층; 및
    상기 복수의 압전층 사이에 개재되어 양극과 음극이 교호로 적층된 복수의 내부전극;을 포함하고,
    상기 내부전극은 전극층에 복수의 코어(core)-쉘(shell) 구조의 금속 파우더가 분산되어 있는 적층형 압전소자.
  11. 제10항에 있어서,
    상기 내부전극은 상기 압전층의 소성 시 상기 금속 파우더에 의해 소결이 지연되어 수축이 제어되는 적층형 압전소자.
  12. 제10항에 있어서,
    상기 쉘은 상기 전극층에 비해 녹는점이 높은 금속 재질로 형성되는 적층형 압전소자.
  13. 제12항에 있어서,
    상기 쉘은 Pd 및 Pt 중 선택된 1종 또는 이들의 합금으로 형성되는 적층형 압전소자.
  14. 제10항에 있어서,
    상기 금속 파우더는 1차상을 갖으며, 일부분이 상기 전극층의 외부로 노출시에도 금속 전극의 성능을 유지하는 적층형 압전소자.
  15. 제10항에 있어서,
    상기 금속 파우더의 함유율은 [식 1]로 나타내어지며, 3% 내지 30%인 적층형 압전소자.
    [식 1]
    금속 파우더의 함유율 = [금속 파우더의 면적부]/[전극층의 면적부]
KR1020140149205A 2014-10-30 2014-10-30 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자 KR20160050629A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140149205A KR20160050629A (ko) 2014-10-30 2014-10-30 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자
JP2015211980A JP2016092415A (ja) 2014-10-30 2015-10-28 積層型圧電素子の内部電極用ペースト組成物及びそれによって製造された積層型圧電素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140149205A KR20160050629A (ko) 2014-10-30 2014-10-30 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자

Publications (1)

Publication Number Publication Date
KR20160050629A true KR20160050629A (ko) 2016-05-11

Family

ID=56019811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140149205A KR20160050629A (ko) 2014-10-30 2014-10-30 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자

Country Status (2)

Country Link
JP (1) JP2016092415A (ko)
KR (1) KR20160050629A (ko)

Also Published As

Publication number Publication date
JP2016092415A (ja) 2016-05-23

Similar Documents

Publication Publication Date Title
JP4983799B2 (ja) 積層セラミックコンデンサ
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
KR101462798B1 (ko) 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품
JP5483498B2 (ja) 積層セラミック電子部品及びその製造方法
US8861182B2 (en) Conductive paste composition for internal electrode, multilayer ceramic capacitor, and fabrication method thereof
US20130009515A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP5970717B2 (ja) 積層型ｐｔｃサーミスタ素子
US20120162856A1 (en) Conductive paste composition for termination electrode and multilayer ceramic capacitor including the same and manufacturing method thereof
KR20140030611A (ko) 외부 전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
US20130009516A1 (en) Conductive paste composition for internal electrodes and multilayer ceramic electronic component including the same
JP2011243380A (ja) Ｅｓｄ保護装置
JP2012209244A (ja) Ｅｓｄ保護デバイスおよびその製造方法
JP6223924B2 (ja) 積層セラミック電子部品及びその実装基板
JP2003077761A (ja) 積層セラミックコンデンサ、及び積層セラミック部品
KR20140032212A (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
KR101434024B1 (ko) 금속 분말, 전자 부품 및 이의 제조 방법
JP5527404B2 (ja) 積層セラミック電子部品
WO2012173018A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2010212503A (ja) 積層セラミックコンデンサ
JP2007188963A (ja) 導電ペースト及びそれを用いた積層型セラミック素子の製造方法
KR20160050629A (ko) 적층형 압전소자의 내부전극용 페이스트 조성물 및 그로 제조된 적층형 압전소자
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
CN113053620A (zh) 层叠线圈部件
JP5527400B2 (ja) 積層セラミック電子部品
JP5527403B2 (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid