JP2012209244A - Esd保護デバイスおよびその製造方法 - Google Patents

Esd保護デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2012209244A
JP2012209244A JP2011251382A JP2011251382A JP2012209244A JP 2012209244 A JP2012209244 A JP 2012209244A JP 2011251382 A JP2011251382 A JP 2011251382A JP 2011251382 A JP2011251382 A JP 2011251382A JP 2012209244 A JP2012209244 A JP 2012209244A
Authority
JP
Japan
Prior art keywords
element body
esd protection
protection device
ceramic layer
insulating ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011251382A
Other languages
English (en)
Other versions
JP5459295B2 (ja
Inventor
Atsushi Adachi
淳 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011251382A priority Critical patent/JP5459295B2/ja
Priority to US13/410,572 priority patent/US8711537B2/en
Publication of JP2012209244A publication Critical patent/JP2012209244A/ja
Application granted granted Critical
Publication of JP5459295B2 publication Critical patent/JP5459295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making

Abstract

【課題】短時間に繰り返しサージ電流が流れたときのESD保護デバイスの放電部の劣化を抑制したESD保護デバイスを構成する。
【解決手段】ESD保護デバイス201は、絶縁性セラミック層17が積層されて、概形状が直方体である素体101と、素体101の内部に形成され、互いに対向する対向部を有する一対の放電電極16と、素体101の表面に形成され、放電電極16に導通する外部電極11と、を有する。素体101は、その中央部に空洞18を備え、放電電極16の対向部が空洞18内に露出している。素体101は、その中央を通る長手方向の縦断面および中央を通る短手方向の縦断面の両方について、素体101の両端部近傍から中央部にかけて絶縁性セラミック層17の厚みが次第に細くなった鼓形である。
【選択図】図6

Description

本発明は、各種電子回路や電子部品をサージから保護するためのESD保護デバイスに関し、特に放電時の熱、衝撃による破壊への耐性を向上させたESD保護デバイスおよびその製造方法に関するものである。
一般に各種電気機器は、サージ等の静電気放電に対して脆弱なことがあり、その場合、静電気放電から回路素子を保護するためにESD(Electro-Static-Discharge)保護デバイスが採用されることがある。ESD保護デバイスは、回路素子を静電気から保護するために、放電現象を利用して信号ラインからグランドラインに過大な電圧を導くデバイスである。
現在、ESD保護デバイスとして、一対の外部電極を有する絶縁性セラミックス層の内部に、外部電極と導通する内部電極および放電空間を構成したものがある(例えば特許文献1)。
図1は特許文献1に示されているESD保護デバイス10の斜視図、図2はそのESD保護デバイス10の分解斜視図、図3は図1のA―A線での断面図である。このESD保護デバイス10は、図2に表れているように、絶縁性セラミックスシート2、孔5が形成された絶縁性セラミックスシート3、孔5および内部電極6が形成された絶縁性セラミックシート4の積層体である。積層体状態では、図3に表れているように、絶縁性セラミックス層7の内部に一対の内部電極6が対向配置されていて、対向部が放電空間8に露出している。積層体の端面には内部電極6に導通する外部電極1が形成されている。また、図5のESD保護デバイス10aのように、放電空間8において、内部電極6と絶縁性セラミック層7とが一部分離している場合もある。
このESD保護デバイス10、10aがプリント配線板Pに実装されたとき、積層体とプリント配線板Pとの間に間隙dが生じる。
特開2001−043954号公報
特許文献1に示されるような従来構造のESD保護デバイスにおいては、ESD保護作動時に流れるサージ電流で、放電電極の対向部近傍に発生した熱が放熱され難い。そのため、サージ電流が短時間に繰り返し流れると、放電電極の対向部の発熱量が非常に大きくなり、放電電極対向部近傍において電極の溶融やセラミックのガラス化が起こる場合がある。また、熱応力による亀裂(マイクロクラック)や割れも生じる。これらの現象によりショート不良に至るおそれがある。
本発明は上述の課題を解決するためになされたものであり、その目的は、短時間に繰り返しサージ電流が流れたときのESD保護デバイスの放電部の劣化を抑制したESD保護デバイスを提供することにある。
(1)本発明のESD保護デバイスは、
絶縁性セラミック層が積層されて、概形状が直方体である素体と、
前記素体の内部に形成され、互いに対向する対向部を有する、少なくとも一対の放電電極と、
前記素体の表面に形成され、前記放電電極に導通する外部電極と、
を有するESD保護デバイスであって、
前記素体は、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部が前記積層方向の内側へ凹んだ形状であることを特徴とする。
(2)前記素体は、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な両面の中央部が前記積層方向の内側へ凹んだ形状であることを特徴とする。
(3)前記素体は、その内部に空洞を備え、前記放電電極の対向部が前記空洞内に露出していて、前記放電電極の対向部が前記素体の中央部(くびれ部)に位置していることが好ましい。このことにより、放電電極の対向部で発生した熱が速やかに素体の表面に達して放熱されるので、放電部の劣化がより抑制される。
(4)少なくとも前記放電電極の前記対向部および前記対向部間の部分に隣接して放電補助電極が配置されていて、前記放電補助電極は、導電性粒子と、絶縁性粒子または半導体粒子とを含んで構成されていることが好ましい。
(5)たとえば、前記導電性粒子は、表面が絶縁材料で被覆された粒子である。
(6)本発明のESD保護デバイスの製造方法は、
第1の絶縁性セラミック層の一面と第2の絶縁性セラミック層の一面との少なくとも一方に互いに対向する一対の放電電極を形成する放電電極形成工程と、
前記放電電極の対向部間に放電補助電極材料を付着させる放電補助電極材料付与工程と、
第1絶縁性セラミック層の前記一面と第2絶縁性セラミック層の前記一面とが互いに対向した状態で前記第1絶縁性セラミック層と前記第2絶縁請求項セラミック層とを積層して積層体を構成する積層工程と、
前記積層体を個々の素体に分割する分割工程と、
前記分割工程により得られた素体の表面に前記放電電極に導通する外部電極を形成する外部電極形成工程と、
前記外部電極が形成された前記素体を焼成し、前記第1絶縁性セラミック層と前記第2絶縁性セラミック層との間に前記放電電極のそれぞれの端部が露出する空洞部を形成し、前記空洞部内に前記放電補助電極材料を分散させる焼成工程と、を有し、
前記素体の中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部を前記積層方向の内側へ凹ませるくびれ化工程を備えたことを特徴とする。
(7)たとえば、前記くびれ化工程は、前記焼成工程による焼成前の前記素体の金型によるプレス加工である。
(8)たとえば、前記くびれ化工程は、前記第1絶縁性セラミック層および第2絶縁性セラミック層のセラミック材料より焼結収縮が遅れる材料を前記第1絶縁性セラミック層、第2絶縁性セラミック層の一方または両方に配置する工程である。
本発明によれば、放電部の放熱性および耐熱衝撃性が高いので、たとえば短時間に繰り返しサージ電流が流れたときの放電部の劣化が抑制されたESD保護デバイスが得られる。
図1は特許文献1に示されているESD保護デバイス10の斜視図である。 図2はESD保護デバイス10の分解斜視図である。 図3は図1のA―A線での断面図である。 図4は別の従来のESD保護デバイスの断面図である。 図5(A)は第1の実施形態のESD保護デバイス201の斜視図である。図5(B)は第1の実施形態のESD保護デバイスの積層方向に垂直な表面を示す斜視図である。図5(C)は第1の実施形態の別のESD保護デバイス積層方向に垂直な表面を示す斜視図である。 図6(A)は図5におけるESD保護デバイス201のA−Aラインでの縦断面図、図6(B)は図5におけるESD保護デバイス201のB−Bラインでの縦断面図である。 図7(A)は第2の実施形態のESD保護デバイス202Aの長手方向の縦断面図、図7(B)はそのESD保護デバイス202Aの短手方向の縦断面図である。 図8(A)は第2の実施形態の別のESD保護デバイス202Bの長手方向の縦断面図、図8(B)はそのESD保護デバイス202Bの短手方向の縦断面図である。 図9(A)は第3の実施形態のESD保護デバイス203の長手方向の縦断面図、図9(B)はそのESD保護デバイス203の短手方向の縦断面図である。 図10(A)は第4の実施形態のESD保護デバイス204の長手方向の縦断面図、図10(B)はそのESD保護デバイス204の短手方向の縦断面図である。 図11は放電部の断面構造を拡大して表した模式図である。 図12(A)は第5の実施形態のESD保護デバイス205の長手方向の縦断面図、図12(B)はそのESD保護デバイス205の短手方向の縦断面図である。 図13(A)は第6の実施形態のESD保護デバイス206の長手方向の縦断面図、図13(B)はそのESD保護デバイス206の短手方向の縦断面図である。 図14(A)は第7の実施形態のESD保護デバイス207の長手方向の縦断面図、図14(B)はそのESD保護デバイス207の短手方向の縦断面図である。
《第1の実施形態》
図5(A)は第1の実施形態のESD保護デバイス201の斜視図である。図6(A)は図5(A)におけるESD保護デバイス201のA−Aラインでの縦断面図、図6(B)は図5(A)におけるESD保護デバイス201のB−Bラインでの縦断面図である。図6(A)におけるB−B′ラインは、前記B−Bラインでの縦断面の位置を表している。
このESD保護デバイス201は、絶縁性セラミック層17が積層されて、概形状が直方体である素体101と、素体101の内部に形成され、互いに対向する対向部を有する一対の放電電極16と、素体101の表面に形成され、放電電極16に導通する外部電極11と、を有するESD保護デバイスである。外部電極11は素体101の互いに対向する長手方向の両端部に形成されている。また、素体101は、その内部に空洞18を備え、放電電極16の対向部が空洞18内に露出している。そして、放電電極16の対向部が素体101の中央部(くびれ部)に位置している。
素体101は、図6(A)に表れているように、中央を通る長手方向の縦断面および中央を通る短手方向の縦断面の両方について、素体101の両端部近傍から中央部にかけて絶縁性セラミック層17の積層方向寸法(プリント配線板Pの面に垂直な高さ方向の厚み寸法)が次第に細くなった(くびれた)鼓形である。但し、第1の実施形態では、図6(B)に表れているように、素体101の短手方向の水平方向(プリント配線板Pの実装面に平行な方向)の幅については、プリント配線板Pの実装面に垂直な高さ方向の位置で中央部が上下面より太くなっている。また、前記幅は素体101の長手方向の両端部近傍から長手方向の中央部にかけて次第に太くなっている。
一般的に「鼓形状」とは、数学的意味で一葉双曲面が上底面および下底面で閉じられた立体形状のことであるが、本発明における「鼓形状」は二葉双曲面が所定形状の側面で閉じられた立体形状の意味で用いている。さらに限定的には、素体の互いに対向する端部の近傍から中央部にかけて次第に細くなった(すなわちくびれた)形状の意味で用いている。
このように、素体101が鼓形状であれば、素体101の外面積(素体101の両端面およびその間を結ぶ四側面の面積の総和)は、両端面の寸法が同じ六面体(以下、「従来構造」)に比べて大きい。そのため、素体101の外表面からの放熱性が高い。また、素体101の積層方向について、空洞18の内面から素体101の外面までの厚み寸法は従来構造に比べて薄い。そのため、素体101の発熱部と表面間の温度勾配が大きくなって放熱性が高まる。さらに、ESD保護デバイス201をプリント配線板Pに実装した状態で、素体101の中央部とプリント配線板Pとの間隙dが従来構造に比べて大きい。そのため、素体101の下部における放熱効果も高まる。
上述の三つの作用によって、サージ電流が流れて放電電極16の対向部(すなわち空洞18)近傍に発生した熱を素体101表面へ伝達し外部へ放熱することが容易にできる。ちなみに素体が太鼓形や球形に近い形状にしても表面積は増大するが、電極対向部から素体表面までの距離が大きくなるので、素体が鼓形状である場合に比較して放熱性は劣る。
図5(B)は、図5(A)に示したA−Aラインの断面、B−Bラインの断面およびC−Cラインの断面で囲まれた素体の1/8の領域の表面形状を示す。積層方向に垂直な表面の中央部が二葉双極面の形状である。また、図5(C)は別の例であり、図5(B)の場合と同様に素体の1/8の領域の表面形状を示す。
素体の形状は、表面積が増大して、電極対向部から素体表面までの距離が小さくなるものであればよく、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、中央部が積層方向の内側へ凹んでいる形状であればよい。図5(C)に示すように、素体表面の中央部が角錐状に凹んでいる形状であってもよい。
上記では、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の双方で積層方向の内側へ凹んでいる形状であるが、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の一方で積層方向内側へ凹んでいる形状であってもよい。
次に、前記ESD保護デバイス201の製造方法について示す。ESD保護デバイス201の製造手順は以下のとおりである。
(1)セラミック材料の準備
絶縁性セラミック層17の材料となるセラミック材料には、Ba、Al、Siを中心とした組成からなる材料(BAS材)を用いる。各素材を所定の組成になるよう調合、混合し、800-1000℃で仮焼する。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得る。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合しスラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを得る。
また、放電電極を形成するための電極ペーストを作製する。平均粒径約2μmのCu粉80wt%とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、3本ロールで撹拌、混合することで電極ペーストを得る。ここで平均粒径は、セラミックス粉体の一般的な測定方法であるレーザー回折・散乱法による。
空洞18を形成する起点となる樹脂ペーストも同様の方法にて作製する。樹脂ペーストは樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えば、PET、ポリプロピレン、アクリル樹脂などである。
(2)スクリーン印刷による電極、樹脂ペーストの塗布
セラミックグリーンシ−ト上に電極ペーストを塗布して、対向部間が放電ギャップとなる間隔を隔てて放電電極16のパターンを形成する。ここでは、放電電極16の太さが100μm、放電ギャップ幅(対向部間の間隔寸法)が30μmとなるように形成した。さらにその上に、空洞部を形成するための樹脂ペーストを塗布する。
(3)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着することにより積層体を構成する。ここでは焼成後の厚みが0.25mmで、放電電極16の対向部が焼成後に空洞18内に露出するように積層した。
(4)カット、端面電極塗布
LCフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各素体に分離する。ここでは、1.0mm×0.5mmになるようにカットした。カット後の素体を金型でプレス加工することによって図6に示した鼓形状に成形する。その後、素体101の端面に、焼成後に外部電極11となる電極ペーストを塗布する。
なお、セラミックグリーンシートの積層方向であり、素体の厚み方向(縦横高さのうち最も薄い寸法方向)に上記のプレスを行うことにより成形が容易且つ効率良くできる。
(5)焼成
次いで、通常のセラミック多層基板と同様に、N2雰囲気中で焼成する。また、ESDに対する応答電圧を下げるため空洞部にAr,Ne等の希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をAr,Neなどの希ガス雰囲気で焼成すればよい。放電電極16および外部電極11が酸化しない電極材料である場合には、大気雰囲気で焼成してもよい。
(6)めっき
LCフィルタのようなチップタイプの電子部品と同様に、外部電極11の表面に電解Ni-SnめっきによりNi-Snめっき膜を形成する。
以上の手順で、図5(A)、図6(A)、図6(B)に示したESD保護デバイス201が完成する。
なお、基板に用いるセラミック材料は、特に上記の材料に限定されるものではなく、フォレステライトにガラスを加えたものや、CaZrO3にガラスを加えたものなど、他のものを添加してもよい。
また、電極材料もCuだけでなく、Ag,Pd,Pt,Al,Ni,Wや、これらの組合せでもよい。
また、空洞部形成の起点として樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよいし、また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを所定の位置にのみ貼り付けること等によって配置してもよい。
上述のとおり、カット後の素体を金型でプレス加工することによって鼓形状に成形する方法は低コストに製造できる。
次に、上記の手順で作製したESD保護デバイスの特性を示す。ここでは、従来構造のESD保護デバイスと第1の実施形態のESD保護デバイスをそれぞれ100個作製し、ESD繰り返し耐性を確認した。
ESD繰り返し耐性は、IECの規格(IEC61000-4-2)に従って接触放電にて8kV印加を連続で50回、100回、300回、500回と行い、連続印加後にショート(IR=1MΩ未満)の発生有無を確認した。ショートしていないものを良好(○印)、ショートしているものを不良(×印)とし、不良については不良率(%)も求めた。その結果を表1に示す。
表1から明らかなように、従来構造のESD保護デバイスではサージの繰り返し回数が100回以上でショート不良が発生し、繰り返し回数が増すほど不良率が高まっている。これに対し、本発明の第1の実施形態では、サージの繰り返し回数が500回であってもショート不良は発生しなかった。このように、本発明によれば、ショート発生率を低減でき、ESD繰り返し耐性の向上を得ることができた。
なお、第1の実施形態では、素体101の短手方向の水平方向の幅について、長手方向の両端部近傍から長手方向の中央部にかけて次第に太くなった例を示したが、この短手方向の水平方向の幅についても、長手方向の両端部近傍から長手方向の中央部にかけて次第に細くなっていることが好ましい。
《第2の実施形態》
図7(A)は第2の実施形態のESD保護デバイス202Aの長手方向の縦断面図、図7(B)はそのESD保護デバイス202Aの短手方向の縦断面図である。図7(A)におけるB−B′ラインは図7(B)に対応する縦断面の位置を表している。
図8(A)は第2の実施形態の別のESD保護デバイス202Bの長手方向の縦断面図、図8(B)はそのESD保護デバイス202Bの短手方向の縦断面図である。図8(A)におけるB−B′ラインは図8(B)に対応する縦断面の位置を表している。
前記ESD保護デバイス202Aは、絶縁性セラミック層27が積層されて、概形状が直方体である素体102Aと、素体102Aの内部に形成され、互いに対向する対向部を有する一対の放電電極16と、素体102Aの表面に形成され、放電電極16に導通する外部電極11と、を有するESD保護デバイスである。外部電極11は素体101の互いに対向する両端部に形成されている。また、素体102Aは、その内部に空洞18を備え、放電電極16の対向部が空洞18内に露出している。そして、放電電極16の対向部が素体102Aの中央部(くびれ部)に位置している。
このESD保護デバイス202Aの素体102Aは、中央を通る長手方向の縦断面および中央を通る短手方向の縦断面の両方について、素体102Aの両端部近傍から中央部にかけて絶縁性セラミック層27の積層方向寸法(プリント配線板Pの面に垂直な高さ方向の厚み寸法)が次第に細くなった(くびれた)鼓形である。第1の実施形態と異なり、水平方向(プリント配線板への実装面に平行な方向)の幅については、プリント配線板への実装面に垂直な高さ方向位置では、どの高さ位置でもほぼ一定である。
もう一つのESD保護デバイス202Bについては、図8(B)に表れているように、ESD保護デバイス202Bの素体102Bは、中央を通る長手方向の縦断面および中央を通る短手方向の縦断面の両方について、素体102Bの両端部近傍から中央部にかけて絶縁性セラミック層37の積層方向寸法が次第に細くなった(くびれた)鼓形であるだけでなく、水平方向の幅については、プリント配線板への実装面に垂直な高さ方向位置の中央部で細くなった形状である。その他の構成は第1の実施形態の場合と同様である。
なお、素体102A,102Bの短手方向の水平方向の幅について、長手方向の両端部近傍から長手方向の中央部にかけて次第に太くなっていてもよいが、この短手方向の水平方向の幅についても、長手方向の両端部近傍から長手方向の中央部にかけて次第に細くなっていることが好ましい。
《第3の実施形態》
図9(A)は第3の実施形態のESD保護デバイス203の長手方向の縦断面図、図9(B)はそのESD保護デバイス203の短手方向の縦断面図である。図9(A)におけるB−B′ラインは図9(B)に対応する縦断面の位置を表している。
第1・第2の実施形態では、素体のくびれ形状の形成を金型によるプレス加工にて得た。第3の実施形態では、積層体を構成するセラミック材料と焼結収縮挙動の異なる材料(以下、「収縮挙動変更材」という。)を用いることでくびれ形状を得る。
ESD保護デバイス203は、絶縁性セラミック層17が積層されて、概形状が直方体である素体103と、素体103の内部に形成され、互いに対向する対向部を有する一対の放電電極16と、素体103の表面に形成され、放電電極16に導通する外部電極11と、を有するESD保護デバイスである。外部電極11は素体103の長手方向の互いに対向する両端部に形成されている。また、素体103は、その内部に空洞18を備え、放電電極16の対向部が空洞18内に露出している。そして、放電電極16の対向部が素体103の中央部(くびれ部)に位置している。第1の実施形態で示したESD保護デバイスと異なり、図9(A)、図9(B)に示すESD保護デバイス203においては、空洞18に沿って収縮挙動変更材29を設けている。
次に、このESD保護デバイス203の製造方法について示す。ESD保護デバイス203の製造手順は以下のとおりである。
(1)セラミック材料の準備
第1の実施形態で示した「(1) セラミック材料の準備」と同じである。
収縮挙動変更材29用のペーストも、他ペーストと同様の方法にて作製する。収縮挙動変更材29用のペーストは絶縁性セラミック層のセラミック材料よりも焼結収縮が遅れる材料を用いる。例えば、アルミナ単体やBAS材とアルミナの混合体などである。アルミナは1300〜1400℃で焼結するのに対しBAS材は1000℃以下で焼結するので、この二つの混合体は、BAS材の焼結が始まるとアルミナ粉がBAS材中に取り込まれるようになり、焼結収縮が遅れる。そして焼結収縮の遅れ具合は、BAS材とアルミナの比を設定することにより定められる。
(2)スクリーン印刷による電極、樹脂ペーストの塗布
収縮挙動変更材29用ペーストを下地のグリーンシートに塗布する。その後、電極および樹脂ペーストを塗布する。その他は第1の実施形態で示した「(2) スクリーン印刷による電極、樹脂ペーストの塗布」と同様である。
(3)積層、圧着
第1の実施形態で示した「(3) 積層、圧着」と同様である。
(4)カット、端面電極塗布
第1の実施形態で示した「(4) カット、端面電極塗布」と基本的に同様である。但し、金型によるプレス加工は行わない。
(5)焼成
第1の実施形態で示した「(5) 焼成」と同様である。
(6)めっき
第1の実施形態で示した「(6) めっき」と同様である。
以上の製造手順のうち焼成工程で、収縮挙動変更材29は絶縁性セラミック層17のセラミック材料よりも焼結収縮が遅れる。図9(A)の断面でみると、素体103の長手方向の収縮は、絶縁性セラミック層17が収縮挙動変更材29より先に進む。すなわち、収縮挙動変更材29は素体103の中央高さで長手方向の収縮を抑制するように作用する。そのため、素体103の長手方向の両端から中央にかけて積層方向の厚みが次第に薄くなる。
また、図9(B)の断面でみると、素体103の短手方向の収縮は、絶縁性セラミック層17が収縮挙動変更材29より先に進む。すなわち、収縮挙動変更材29は素体103の中央高さで短手方向の収縮を抑制するように作用する。そのため、素体103の短手方向の両端から中央にかけて積層方向の厚みが次第に薄くなる。
上述の収縮挙動の作用を利用するので、収縮挙動変更材29の材料、寸法、配置位置に応じて、積層体のセラミック材料の焼結収縮挙動を任意に変更でき、狙いとするくびれ形状を得ることができる。結果として、第1の実施形態で示したものと同様の効果が得られる。
なお、収縮挙動変更材29用のペーストを塗布する方法以外に、グリーンシート状のものを積層・圧着してもよい。また、収縮挙動変更材29の設置位置は空洞18の一部に配置してもよい。もしくは空洞18から離れた周囲に配置してもよい。
この第3の実施形態にように、絶縁性セラミック層のセラミック材料より焼結収縮が遅れる材料を絶縁性セラミック層に配置することによって鼓形状にする方法は素体の形状を高精度に形成できる。
《第4の実施形態》
図10(A)は第4の実施形態のESD保護デバイス204の長手方向の縦断面図、図10(B)はそのESD保護デバイス204の短手方向の縦断面図である。図10(A)におけるB−B′ラインは図10(B)に対応する縦断面の位置を表している。
第1の実施形態と異なるのは放電部の構成である。第4の実施形態のESD保護デバイス204は空洞18内に、少なくとも放電電極16の対向部および対向部間の部分に隣接して放電補助電極39が配置されている。
放電補助電極39は、導電性粒子と、絶縁性粒子もしくは半導体粒子とを含んで構成された混合物である。または、導電性粒子、絶縁性粒子および半導体粒子を含んで構成された混合物である。
図11は放電部の断面構造を拡大して表した模式図である。この例では、絶縁性セラミック層17はアルミナであり、放電補助電極39Aは放電補助電極39Bよりも粒径が大きく、空洞18と絶縁性セラミック層17との界面、および界面近傍の絶縁性セラミック層17の内部に充填される構造であってもよい。
放電補助電極39は、粒子状の金属材料39A1と、金属材料39A1の表面に設けられる絶縁性被膜39A2とを備える。また、放電補助電極39は、粒子状の半導体材料39B1と、半導体材料39B1の表面に設けられる絶縁性被膜39B2とを備える。ここでは、金属材料39A1はCu粒子であり、半導体材料39B1はSiC粒子である。また、絶縁性被膜39A2はアルミナ被膜であり、絶縁性被膜39B2は半導体材料39B1が酸化されてなるSiO2被膜である。
また、空洞18の内部にはガラス様物質40が、放電補助電極39A,39Bを囲むように形成されている。ガラス様物質40は作為的に形成したものではなく、空洞18を形成するために用いる犠牲層の周辺部材由来の構成材料などの酸化等の反応によって形成されるものである。
次に、このESD保護デバイス204の製造方法について示す。ESD保護デバイス204の製造手順は以下のとおりである。
(1)セラミック材料の準備
第1の実施形態で示した「(1) セラミック材料の準備」と同様である。
(2)スクリーン印刷による電極、樹脂ペーストの塗布
放電補助電極を形成するための混合ペーストは、導電性材料として平均粒径約3μmのCu粉と、セラミック材料として平均粒径約1μmのBAS粉を所定の割合で調合し、バインダー樹脂と溶剤を添加し3本ロールで撹拌、混合することで得た。混合ペーストはバインダー樹脂と溶剤を20wt%とし、残りの80wt%をCu粉とBAS粉とした。
先ず、混合ペーストを下地のグリーンシートに塗布する。その後、電極および樹脂ペーストを塗布する。または、グリーンシートに塗布した収縮挙動変更材上に混合ペーストを塗布する。その後、その後、電極および樹脂ペーストを塗布する。
(3)積層、圧着
第1の実施形態で示した「(3) 積層、圧着」と同様である。
(4)カット、端面電極塗布
第1の実施形態で示した「(4) カット、端面電極塗布」と同様である。
(5)焼成
第1の実施形態で示した「(5) 焼成」と同様である。
(6)めっき
第1の実施形態で示した「(6) めっき」と同様である。
放電補助電極を形成するための混合ペーストに用いるセラミック材料は、特に上記の材料に限定されるものではなく、フォレステライトにガラスを加えたものや、CaZrO3にガラスを加えたものなど、他のものを加えてもよい。デラミレーション抑制の観点から、前記セラミック多層基板の少なくとも1層を形成するセラミック材料と同じであることが好ましい。また、ESD応答性の観点から、半導体セラミックであることが好ましい。半導体セラミックとは、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物をいう。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素が特に好ましい。これらの半導体セラミックは、適宜、単独または2種類以上を混合して使用してもよい。また、半導体セラミックは、適宜、アルミナやBAS材等の絶縁性セラミック材料と混合して使用してもよい。
放電補助電極を形成するための混合ペーストに用いる導電材料は、Cuだけでなく、Ag、Pd、Pt、Al、Ni、Wや、これらの組合せでもよい。また、無機材料でコートされた導電材料でもよい。また、コート材料は無機材料であれば特に限定されるものではない。Al2O3、ZrO2、SiO2等の無機材料や、BASのような混合仮焼材料などでもよい。また、半導体セラミック材料などでもよい。デラミレーション抑制の観点から、前記セラミック材料と同一の成分を有しているか、少なくとも前記セラミック材料または前記セラミック多層基板を構成する元素を含有していることが好ましい。コートを施される金属材料も、Cuだけでなく、Ag、Pd、Pt、Al、Ni、Wやこれらの組合せでもよい。コート量は、混合セラミック粉と同様に、収縮挙動に合わせた最適化が必要である。
また、金属/セラミックの混合材料は、ペーストとして形成するだけでなく、シート化して配置してもよい。
なお、前記放電補助電極は、導電性粒子、絶縁性粒子および半導体粒子の全てを含んでいる必要はなく、導電性粒子とともに絶縁性粒子または半導体粒子を含んで構成されていてもよい。
《第5の実施形態》
図12(A)は第5の実施形態のESD保護デバイス205の長手方向の縦断面図、図12(B)はそのESD保護デバイス205の短手方向の縦断面図である。図12(A)におけるB−B′ラインは図12(B)に対応する縦断面の位置を表している。
第4の実施形態で図10に示したESD保護デバイス異なるのは、積層体を構成するセラミック材料と焼結収縮挙動の異なる材料(収縮挙動変更材)を用いてくびれ形状の素体を得ている点である。
このように、放電補助電極39を備えたものに収縮挙動変更材29を適用してもよい。
《第6の実施形態》
図13(A)は第6の実施形態のESD保護デバイス206の長手方向の縦断面図、図13(B)はそのESD保護デバイス206の短手方向の縦断面図である。図13(A)におけるB−B′ラインは図13(B)に対応する縦断面の位置を表している。
第5の実施形態で図11に示したESD保護デバイス異なるのは、積層体を構成するセラミック材料と焼結収縮挙動の異なる材料(収縮挙動変更材)を空洞18の周囲に配置している点である。
この第6の実施形態では、空洞18に下部に沿って収縮挙動変更材29を配置し、空洞18の上部に沿って収縮挙動変更材59を配置している。このように、収縮挙動変更材29,59を素体の中央部に配置することによって、素体106の長手方向の両端から中央にかけて積層方向の厚みが次第に薄くなり、素体106の短手方向の両端から中央にかけて積層方向の厚みが次第に薄くなる。
この第6の実施形態では、空洞18の周囲に収縮挙動変更材29,59を配置しているので、素体106のくびれ形状を大きく形成できる。
《第7の実施形態》
図14(A)は第7の実施形態のESD保護デバイス207の長手方向の縦断面図、図14(B)はそのESD保護デバイス207の短手方向の縦断面図である。図14(A)におけるB−B′ラインは図14(B)に対応する縦断面の位置を表している。
第7の実施形態では、素体107の中央部に複数層に収縮挙動変更材29,59,69,79を配置しているその他の構成はこれまでの各実施形態で示したものと同様である。
この第7の実施形態では、素体107の中央部に、より多くの収縮挙動変更材29,59,69,79を配置することになるので、素体107のくびれ形状をより大きく形成できる。
P…プリント配線板
11…外部電極
16…放電電極
17…絶縁性セラミック層
18…空洞
27…絶縁性セラミック層
29,59,69,79…収縮挙動変更材
37…絶縁性セラミック層
39…放電補助電極
39A,39B…放電補助電極
39A1…金属材料
39A2…絶縁性被膜
39B1…半導体材料
39B2…絶縁性被膜
40…ガラス様物質
101…素体
102A,102B…素体
103〜107…素体
201…ESD保護デバイス
202A…ESD保護デバイス
202B…ESD保護デバイス
203〜207…ESD保護デバイス

Claims (8)

  1. 絶縁性セラミック層が積層されて、概形状が直方体である素体と、
    前記素体の内部に形成され、互いに対向する対向部を有する、少なくとも一対の放電電極と、
    前記素体の表面に形成され、前記放電電極に導通する外部電極と、
    を有するESD保護デバイスであって、
    前記素体は、中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部が前記積層方向の内側へ凹んだ形状であることを特徴とするESD保護デバイス。
  2. 前記素体は、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な両面の中央部が前記積層方向の内側へ凹んだ形状である、請求項1に記載のESD保護デバイス。
  3. 前記素体は、その内部に空洞を備え、前記放電電極の対向部が前記空洞内に露出していて、前記放電電極の対向部が前記素体の中央部に位置している、請求項1または2に記載のESD保護デバイス。
  4. 少なくとも前記放電電極の前記対向部および前記対向部間の部分に隣接して配置される放電補助電極を備え、
    前記放電補助電極は、導電性粒子と、絶縁性粒子または半導体粒子とを含んで構成された、請求項1〜3のいずれかに記載のESD保護デバイス。
  5. 前記導電性粒子は、表面が絶縁材料で被覆された粒子である、請求項4に記載のESD保護デバイス。
  6. 第1絶縁性セラミック層の一面と第2絶縁性セラミック層の一面との少なくとも一方に互いに対向する一対の放電電極を形成する放電電極形成工程と、
    前記放電電極の対向部間に放電補助電極材料を付着させる放電補助電極材料付与工程と、
    第1絶縁性セラミック層の前記一面と第2絶縁性セラミック層の前記一面とが互いに対向した状態で前記第1絶縁性セラミック層と前記第2絶縁性セラミック層とを積層して積層体を構成する積層工程と、
    前記積層体を個々の素体に分割する分割工程と、
    前記分割工程により得られた素体の表面に前記放電電極に導通する外部電極を形成する外部電極形成工程と、
    前記外部電極が形成された前記素体を焼成し、前記第1絶縁性セラミック層と前記第2絶縁性セラミック層との間に前記放電電極のそれぞれの端部が露出する空洞部を形成し、前記空洞部内に前記放電補助電極材料を分散させる焼成工程と、を有し、
    前記素体の中央を通る長手方向の縦断面または中央を通る短手方向の縦断面の少なくとも一方で、前記素体の外面のうち、前記絶縁性セラミック層の積層方向にほぼ垂直な面の中央部を前記積層方向の内側へ凹ませるくびれ化工程を備えたことを特徴とするESD保護デバイスの製造方法。
  7. 前記くびれ化工程は、前記焼成工程による焼成前の前記素体の金型によるプレス加工である、請求項6に記載のESD保護デバイスの製造方法。
  8. 前記くびれ化工程は、前記第1絶縁性セラミック層および第2絶縁性セラミック層のセラミック材料より焼結収縮が遅れる材料を前記第1絶縁性セラミック層、第2絶縁性セラミック層の一方または両方に配置する工程である、請求項6に記載のESD保護デバイスの製造方法。
JP2011251382A 2011-03-14 2011-11-17 Esd保護デバイスおよびその製造方法 Active JP5459295B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011251382A JP5459295B2 (ja) 2011-03-14 2011-11-17 Esd保護デバイスおよびその製造方法
US13/410,572 US8711537B2 (en) 2011-03-14 2012-03-02 ESD protection device and method for producing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011055821 2011-03-14
JP2011055821 2011-03-14
JP2011251382A JP5459295B2 (ja) 2011-03-14 2011-11-17 Esd保護デバイスおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2012209244A true JP2012209244A (ja) 2012-10-25
JP5459295B2 JP5459295B2 (ja) 2014-04-02

Family

ID=46828266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011251382A Active JP5459295B2 (ja) 2011-03-14 2011-11-17 Esd保護デバイスおよびその製造方法

Country Status (2)

Country Link
US (1) US8711537B2 (ja)
JP (1) JP5459295B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015198833A1 (ja) * 2014-06-24 2015-12-30 株式会社村田製作所 静電気放電保護デバイスおよびその製造方法
CN107394587A (zh) * 2013-06-24 2017-11-24 株式会社村田制作所 Esd保护装置
US10700512B2 (en) 2017-02-28 2020-06-30 Murata Manufacturing Co., Ltd. Transmitting and receiving circuit

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629752B2 (en) * 2011-07-11 2014-01-14 Amotech Co., Ltd. Suppressor
CN105164875B (zh) * 2013-05-08 2017-07-18 株式会社村田制作所 Esd保护装置
JP6365205B2 (ja) * 2014-10-08 2018-08-01 Tdk株式会社 静電気対策素子
DE102015116278A1 (de) * 2015-09-25 2017-03-30 Epcos Ag Überspannungsschutzbauelement und Verfahren zur Herstellung eines Überspannungsschutzbauelements
DE102015116332B4 (de) * 2015-09-28 2023-12-28 Tdk Electronics Ag Ableiter, Verfahren zur Herstellung des Ableiters und Verfahren zum Betrieb des Ableiters
CN105655872B (zh) * 2016-01-05 2018-02-27 深圳顺络电子股份有限公司 一种玻璃陶瓷体静电抑制器及其制备方法
JP2022537344A (ja) 2019-06-19 2022-08-25 ボーンズ、インコーポレイテッド ギャップ寸法に対するリーク経路長の比率を向上させたガス放電管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2010061550A1 (ja) * 2008-11-26 2010-06-03 株式会社 村田製作所 Esd保護デバイス及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4069465A (en) * 1976-07-12 1978-01-17 Allen-Bradley Company Cylindrical varistor and method of making the same
US5594613A (en) * 1992-10-09 1997-01-14 Cooper Industries, Inc. Surge arrester having controlled multiple current paths
JP2001043954A (ja) 1999-07-30 2001-02-16 Tokin Corp サージ吸収素子及びその製造方法
JP2005276666A (ja) 2004-03-25 2005-10-06 Mitsubishi Materials Corp サージアブソーバ
KR101027092B1 (ko) 2007-05-28 2011-04-05 가부시키가이샤 무라타 세이사쿠쇼 Esd 보호 디바이스
JP2009032508A (ja) 2007-07-26 2009-02-12 Murata Mfg Co Ltd チップ型アレスタおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Esd保護デバイス
WO2010061550A1 (ja) * 2008-11-26 2010-06-03 株式会社 村田製作所 Esd保護デバイス及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107394587A (zh) * 2013-06-24 2017-11-24 株式会社村田制作所 Esd保护装置
CN107394587B (zh) * 2013-06-24 2019-05-10 株式会社村田制作所 Esd保护装置
WO2015198833A1 (ja) * 2014-06-24 2015-12-30 株式会社村田製作所 静電気放電保護デバイスおよびその製造方法
JPWO2015198833A1 (ja) * 2014-06-24 2017-04-20 株式会社村田製作所 静電気放電保護デバイスおよびその製造方法
US10714932B2 (en) 2014-06-24 2020-07-14 Murata Manufacturing Co., Ltd. Electrostatic discharge protection device and method of manufacturing the same
US10700512B2 (en) 2017-02-28 2020-06-30 Murata Manufacturing Co., Ltd. Transmitting and receiving circuit

Also Published As

Publication number Publication date
US20120236450A1 (en) 2012-09-20
US8711537B2 (en) 2014-04-29
JP5459295B2 (ja) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5459295B2 (ja) Esd保護デバイスおよびその製造方法
KR101254212B1 (ko) Esd 보호 디바이스
JP5310863B2 (ja) Esd保護デバイスおよびその製造方法
JP5741708B2 (ja) Esd保護デバイス
US8503147B2 (en) ESD protection device
JP5614315B2 (ja) Esd保護装置
JP6164377B2 (ja) Esd保護装置およびその製造方法
WO2015087394A1 (ja) Esd保護デバイスとその製造方法
JP6399226B2 (ja) Esd保護デバイス
JP5605413B2 (ja) Esd保護デバイスとその製造方法
JP5757372B2 (ja) Esd保護デバイス
JP6428938B2 (ja) Esd保護装置
JP6048055B2 (ja) Esd保護デバイスとその製造方法
US10057970B2 (en) ESD protection device
JP6274361B2 (ja) Esd保護デバイスおよびその製造方法
JP5644829B2 (ja) Esd保護デバイスとその製造方法
JP6048577B2 (ja) Esd保護装置及びその製造方法
JP2014235987A (ja) Esd保護装置の製造方法及びesd保護装置
WO2013146324A1 (ja) Esd保護装置及びその製造方法
JP2015032412A (ja) 静電気保護部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5459295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150