JP6274361B2 - Ｅｓｄ保護デバイスおよびその製造方法 - Google Patents
Ｅｓｄ保護デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP6274361B2 JP6274361B2 JP2017526216A JP2017526216A JP6274361B2 JP 6274361 B2 JP6274361 B2 JP 6274361B2 JP 2017526216 A JP2017526216 A JP 2017526216A JP 2017526216 A JP2017526216 A JP 2017526216A JP 6274361 B2 JP6274361 B2 JP 6274361B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge electrode
- green sheet
- electrode
- ceramic green
- auxiliary electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/20—Means for starting arc or facilitating ignition of spark gap
- H01T1/22—Means for starting arc or facilitating ignition of spark gap by the shape or the composition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T2/00—Spark gaps comprising auxiliary triggering means
- H01T2/02—Spark gaps comprising auxiliary triggering means comprising a trigger electrode or an auxiliary spark gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
- C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
- C04B2235/54—Particle size related information
- C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
- C04B2235/5436—Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
Description
本発明は、ＥＳＤ保護デバイスおよびその製造方法に関する。
ＥＳＤ（Electro-Static Discharge：静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動等の問題が発生する。これを防ぐために使用されるのがＥＳＤ保護デバイスであり、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする役割を果たしている。
例えば、特許文献１には、内部に空洞部を有する絶縁性基板と、第１放電電極および第２放電電極と、空洞部の内周面の少なくとも一部に形成され、第１放電電極および第２放電電極と電気的に接続された補助電極を有するＥＳＤ保護デバイスが記載されている。
空洞部内での放電は、主に空洞部の内周面に沿って発生するが（沿面放電という）、特許文献１に記載のＥＳＤ保護デバイスは、空洞部の内周面の少なくとも一部に補助電極を設けることで、沿面放電を発生し易くして、ＥＳＤ特性の安定性を向上させている。
しかしながら、本発明者らは、低電圧動作性の向上のため、放電ギャップを狭小化しようとすると、補助電極が劣化し易くなることを見出した。
そこで、本発明は、補助電極の劣化を抑制できるとともに、低電圧動作性を向上させることの可能な、ＥＳＤ保護デバイスおよびその製造方法を提供することを目的とした。
上記課題を解決するため、本発明者らは鋭意検討した結果、絶縁性基板と、放電電極と、補助電極とが接する三重点に電界が集中すること、そして絶縁性基板と、放電電極と、補助電極との境界領域に空隙を設けることで、その三重点における電界を緩和できることを見出して本発明を完成させたものである。すなわち、本発明のＥＳＤ保護デバイスは、絶縁性セラミックス素体の内部に形成された空洞部と、該空洞部を介して互いに一部が対向するように形成された第１放電電極および第２放電電極と、前記空洞部に少なくとも一部が露出するとともに、前記第１放電電極および前記第２放電電極と電気的に接続するように形成された補助電極を有し、前記第１放電電極および前記第２放電電極の少なくとも一方と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に前記空洞部と分離した空隙部を設けてなることを特徴とする。
本発明のＥＳＤ保護デバイスによれば、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体との境界領域の少なくとも一部に空洞部と分離した空隙部を設けることにより、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体とが接する三重点（以下、内部三重点という）における電界集中が緩和され、第１放電電極および第２放電電極の少なくとも一方と、空洞部と、補助電極とが接する三重点（以下、沿面三重点という）における電界集中が促進される。これにより、放電開始電圧が低下し、低電圧動作性が向上する。また、空隙部を設けることで、補助電極の内部を流れる放電（以下、内部放電という）を抑制することができるので、補助電極の劣化を抑制することができる。
また、本発明の一態様では、前記第１放電電極の端面を除く主表面と前記第２放電電極の端面を除く主表面は異なる平面上に位置している。
上記の態様によれば、第１放電電極の端面を除く主表面と第２放電電極の端面を除く主表面が異なる平面上に位置しているので、空洞部の厚さを正確に制御することが可能である。
また、本発明の一態様では、前記第１放電電極は第１ビア導体を有し、該第１ビア導体が前記空洞部に露出するように配置されている。
上記の態様によれば、第１放電電極は第１ビア導体を有し、第１ビア導体が空洞部に露出することで、沿面放電だけでなく気中放電も発生させることができるので、低電圧動作性をさらに向上させることができる。また、第１ビア導体は厚みを有するものが形成できるので、放電が繰り返されたとしても放電電極が剥がれることを抑制できる。
また、本発明の一態様では、前記第１ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を設けている。
上記の態様によれば、第１放電電極をプラス側に接続し、第２放電電極をグラウンド側に接続して用いることができる。
また、本発明の一態様では、前記第１放電電極は第１ビア導体を有し、前記第２放電電極は第２ビア導体を有し、該第１ビア導体と該第２ビア導体が前記空洞部に露出するとともに、互いに対向するように配置されている。
上記の態様によれば、第１ビア導体および第２ビア導体は厚みを有するものが形成できるので、放電が繰り返されたとしても放電電極が剥がれることを抑制できる。
また、本発明の一態様では、前記第１ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部、および前記第２ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を設けている。
上記の態様によれば、第１放電電極をプラス側に接続し、第２放電電極をグラウンド側に接続して用いることができ、あるいは第２放電電極をプラス側に接続し、第１放電電極をグラウンド側に接続して用いることもできる。
また、本発明の一態様では、前記補助電極が、前記空洞部となる貫通孔を有する円環形状を有し、前記絶縁性セラミックス素体の内部に配置されている。
上記の態様によれば、補助電極が、空洞部となる貫通孔を有する円環形状を有しており、空洞部を取り囲んでいるので、空洞部で放電が起きやすくなる。
また、本発明の一態様では、前記補助電極の少なくとも一方の主面上に平面視において、少なくとも１つの空隙部が形成されている。
上記の態様によれば、補助電極の少なくとも一方の主面上に空洞部を取り囲むように空隙部を設けることで、空洞部の内周面に沿った放電を促進し、補助電極内での放電を抑制し、補助電極の劣化を低減する効果が得られる。
また、本発明の一態様では、前記補助電極が、最上層、中間層、および最下層からなる三層構造を有し、前記最上層および前記最下層の少なくとも一方の層は、前記中間層よりも難焼結性の材料を含む。
上記の態様によれば、補助電極を複数層で構成し、最上層および前記最下層の少なくとも一方の層に難焼結性の材料を含有させることで、放電電極と絶縁性セラミックス素体との境界領域に空隙部を形成し易くできる。
また、本発明の一態様では、前記中間層は、前記最上層および前記最下層の少なくとも一方の層よりも導電性が高い。
上記の態様によれば、中間層の導電性を高くすることで、補助電極の表面を流れる沿面放電を促進させることができる。
また、本発明のＥＳＤ保護デバイスの製造方法は、第１セラミックスグリーンシートと第２セラミックスグリーンシートの各セラミックスグリーンシートの一主面上に、それぞれ第１放電電極と第２放電電極を形成する工程と、前記第１セラミックスグリーンシートと前記第２セラミックスグリーンシートよりは難焼結性の補助電極用セラミックスグリーンシートに空洞部となる貫通孔を形成する工程と、第１放電電極と第２放電電極が前記貫通孔に露出するとともに、第１放電電極と第２放電電極とが前記貫通孔を介して一部が対向するように、補助電極用セラミックスグリーンシートを挟んで第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび補助電極用セラミックスグリーンシートを積層して積層体を形成する工程と、該積層体を焼成する工程とを有することを特徴とする。
上記の製造方法によれば、難焼結性の補助電極用セラミックスグリーンシートを挟んで第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび補助電極用セラミックスグリーンシートを積層して積層体を形成し、焼成することで、第１セラミックスグリーンシートと第２セラミックスグリーンシートが補助電極用セラミックスグリーンシートに比べて収縮し易いので、収縮率の差を利用して、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体との境界領域の少なくとも一部に空洞部と分離した空隙部を有するＥＳＤ保護デバイスを容易に製造することができる。
また、本発明の製造方法の一態様では、前記補助電極用セラミックスシートが、前記第１セラミックスシートと前記第２セラミックスシートよりは、焼結温度の高い材料を含んでいる。
上記の態様によれば、難焼結性の補助電極用セラミックスシートとして、第１セラミックスシートと第２セラミックスシートよりは、焼結温度の高い材料を用いることで、焼成温度を制御して空隙部を形成することができる。
また、本発明の製造方法の一態様では、第１放電電極および／または第２放電電極と、補助電極用セラミックグリーンシートとの間に空孔形成剤を挟んだ状態で第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび補助電極用セラミックスグリーンシートを積層する。
上記の態様によれば、積層体の焼成時に空孔形成剤が分解・揮散して、第１放電電極および／または第２放電電極と、補助電極用セラミックグリーンシートとの間に空隙部を形成することができる。
本発明のＥＳＤ保護デバイスは、補助電極の劣化を抑制できるとともに、低電圧動作性を向上させることが可能となる。
以下、図面等を参照して本発明の実施の形態について詳細に説明する。
実施の形態１
図１Ａは、本実施の形態に係るＥＳＤ保護デバイスの構造の一例を示す模式縦断面図である。ＥＳＤ保護デバイスＡは、絶縁性セラミックス素体１の内部に形成された空洞部２と、空洞部２を介して互いに一部が対向するように形成された第１放電電極３および第２放電電極４と、少なくとも一部が空洞部２に露出し、第１放電電極３の一部を構成する第１ビア導体６と、空洞部２に少なくとも一部が露出するとともに、第１放電電極３および第２放電電極４と電気的に接続するように形成された補助電極５と、絶縁性セラミックス素体１の外表面に分離して形成された第１外部電極８と第２外部電極９を有し、第１外部電極８は第１放電電極３に電気的に接続され、第２外部電極９は第２放電電極４に電気的に接続されている。第１放電電極３の端面を除く主表面と、第２放電電極の端面を除く主表面は異なる平面上に位置している。なお、以下の説明において、第１放電電極３および第２放電電極４の互いに対向する部分を、対向部分という場合もある。
図１Ａは、本実施の形態に係るＥＳＤ保護デバイスの構造の一例を示す模式縦断面図である。ＥＳＤ保護デバイスＡは、絶縁性セラミックス素体１の内部に形成された空洞部２と、空洞部２を介して互いに一部が対向するように形成された第１放電電極３および第２放電電極４と、少なくとも一部が空洞部２に露出し、第１放電電極３の一部を構成する第１ビア導体６と、空洞部２に少なくとも一部が露出するとともに、第１放電電極３および第２放電電極４と電気的に接続するように形成された補助電極５と、絶縁性セラミックス素体１の外表面に分離して形成された第１外部電極８と第２外部電極９を有し、第１外部電極８は第１放電電極３に電気的に接続され、第２外部電極９は第２放電電極４に電気的に接続されている。第１放電電極３の端面を除く主表面と、第２放電電極の端面を除く主表面は異なる平面上に位置している。なお、以下の説明において、第１放電電極３および第２放電電極４の互いに対向する部分を、対向部分という場合もある。
図１Ｂは、図１Ａの空洞部２の部分拡大図である。第１ビア導体６と、補助電極５と、絶縁性セラミックス素体１との境界領域には、空洞部２と分離した第１空隙部１６が形成されている。図中の○印は、沿面三重点ｘ、ｙを示しており、沿面における電界集中点となる。
なお、ビア導体とは、絶縁性セラミックス素体内のビア孔に導電性材料が充填された導体であり、放電電極の一部を構成する。
一般的に、第１放電電極から第２放電電極への静電気の放電は、空洞部２を伝わる気中放電と、補助電極５を経由した放電がある。補助電極５を経由する放電には、補助電極５の表面を電流が流れる沿面放電と、補助電極５の内部を電流が流れる放電がある。もし、第１空隙部１６が形成されていない場合、第１ビア導体６と、補助電極５と、絶縁性セラミックス素体１との境界領域に内部三重点が発生し、補助電極５の内部を電流が流れる内部放電が発生する。この内部放電は、放電に伴う熱と機械的衝撃により補助電極の劣化を促進するだけでなく、電界が補助電極５の表面以外にも分散することにより、放電開始電圧を増大させる。これに対し、本実施の形態では、第１ビア導体６と、補助電極５と、絶縁性セラミックス素体１との境界領域に第１空隙部１６を形成することで、内部三重点における電界集中が緩和され、沿面三重点における電界集中が促進される。これにより、放電開始電圧が低下し、低電圧動作性が向上する。また、空隙部を設けることで、補助電極の内部放電を抑制することができるので、補助電極の劣化を抑制することができる。
空隙部の形状や大きさは、空洞部と分離しており、第１放電電極または第２放電電極（あるいは第１ビア導体または第２ビア導体）と、補助電極と、絶縁性セラミックス素体との境界領域に存在すれば特に限定されない。また、空隙部の数は、１個でも複数個でもよい。例えば、補助電極が、空洞部となる貫通孔を有する円環形状を有する場合、図９に示すように、平面視で、補助電極の一方の主面上に空隙部が形成されていてもよい。図９（ａ）のように、リング状の１個の空隙部を設けてもよく、また図９（ｂ）のように、一部が欠けた馬蹄形状の空隙部を設けてもよく、また図９（ｃ）のように、複数の円弧状空隙部を円環状補助電極の円周方向に設けてもよい。空隙部の大きさは、例えば、断面視で、長さが０．１μｍ以上１０μｍ以下、好ましくは１μｍ以上５μｍ以下、深さが０．１μｍ以上１０μｍ以下、好ましくは１μｍ以上５μｍ以下である。なお、図９（ａ）〜（ｃ）中の破線は、絶縁性セラミックス素体と放電電極との境界を示す。
絶縁性セラミックス素体１を構成するセラミックス材料には、例えば、Ｂａ、Ａｌ、Ｓｉを主成分として含む低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）を用いることができる。絶縁性セラミックス素体１は、アルカリ金属成分およびホウ素成分のうちの少なくとも一方を含んでいてもよい。またガラス成分を含んでいてもよい。
第１放電電極３と第２放電電極４は、異なる平面に形成されており、第１放電電極３および第２放電電極４はその異なる平面の方向にそれぞれ延在している。その形状は特に限定されないが、例えば帯状形状を用いることができる。第１放電電極３および第２放電電極４は、例えば、Ｃｕ、Ａｇ，Ｐｄ，Ｐｔ，Ａｌ，Ｎｉ，Ｗやそれらの少なくとも一種を含む合金などの材料で構成することができる。
補助電極５は、空洞部２に少なくとも一部が露出するとともに、第１放電電極３および第２放電電極４と電気的に接続するように形成されている。補助電極には、例えば、空洞部となる貫通孔を有する円環形状を有するセラミックス素体を用いることができる。
補助電極には、導電材料と絶縁材料との混合物であって、絶縁性セラミックス素体を構成するセラミックス材料や放電電極を構成する材料よりは難焼結性の材料を用いる。絶縁性セラミックス素体や放電電極は焼結に伴い収縮するが、補助電極は難焼結性であるので、絶縁性セラミックス素体や放電電極に比べ収縮の程度は小さい。その結果、補助電極と絶縁性セラミックス素体と放電電極とが接する境界領域では、収縮率の差に応じて空隙部が形成される。難焼結性の材料としては、絶縁性セラミックス素体や放電電極よりも焼結温度の高い材料を用いることができる。具体的には、導電材料は、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗやこれらの組合せでもよい。また、導電材料として、ＳｉＣ粉等の半導体材料や抵抗材料など、金属材料よりも導電性の低い材料を用いてもよい。半導体材料は、例えば、Ｓｉ、Ｇｅ等の金属半導体、ＳｉＣ、ＴｉＣ、ＺｒＣ、ＷＣ等の炭化物、ＴｉＮ、ＺｒＮ、窒化クロム、ＶＮ、ＴａＮ等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、チタン酸ストロンチウム等の酸化物であってもよい。また、上述の材料を、適宜、２種類以上混合してもよい。また、導電材料は、無機材料でコートされていてもよい。無機材料であれば特に限定されるものではなく、Ａｌ２Ｏ３、ＺｒＯ２、ＳｉＯ２等の無機材料や、セラミック基材の構成材料の混合仮焼粉などでもよい。一方、絶縁材料は、例えば、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＴｉＯ２などの酸化物やＳｉ３Ｎ４やＡＩＮなどの窒化物や、セラミック基材の構成材料の混合仮焼粉や、ガラス質物質や、これらの組合せでもよい。好ましくは、高い耐熱性を示し、絶縁破壊電圧の高い材料である。
第１外部電極８および第２外部電極９には、例えば、Ｃｕ、Ａｇ，Ｐｄ，Ｐｔ，Ａｌ，Ｎｉ，Ｗやそれらの少なくとも一種を含む合金などの材料を用いることができる。
なお、従来のＥＳＤ保護デバイスの放電ギャップ（第１放電電極と第２放電電極の対向部分の間の距離）は、１０μｍ以上５０μｍ以下であるが、本発明では、５μｍ以上２０μｍ以下、好ましくは６μｍ以上１３μｍ以下の値を用いることができる。
本実施の形態に係るＥＳＤ保護デバイスは、空隙部を設けることにより、沿面三重点における電界集中が促進されることで、放電開始電圧が低下するだけでなく、補助電極の内部放電を抑制することができる。これにより、補助電極の劣化を抑制し、かつ低電圧動作性を向上させることができる。また、第１ビア導体を設けることで、放電が繰り返されたとしても放電電極が剥がれることを抑制できるので、動作性の安定性を向上させる。
次に、本実施の形態に係るＥＳＤ保護デバイスの製造方法について説明する。本実施の形態に係るＥＳＤ保護デバイスの製造方法は、第１セラミックスグリーンシートと第２セラミックスグリーンシートの各セラミックスグリーンシートの一主面上に、それぞれ第１放電電極と第２放電電極を形成する工程と、前記第１セラミックスグリーンシートと前記第２セラミックスグリーンシートよりは難焼成性の補助電極用セラミックスグリーンシートに空洞部となる貫通孔を形成する工程と、第１放電電極と第２放電電極が前記貫通孔に露出するように、補助電極用セラミックスグリーンシートを挟んで第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび補助電極用セラミックスグリーンシートを積層して積層体を形成する工程と、該積層体を焼成する工程とを有し、さらに第１放電電極を形成する工程においては、第１セラミックスグリーンシートにビアホールを形成し、そのビアホールに第１ビア導体を充填し、その第１ビア導体に一部が接するように第１放電電極を形成する。
以下、図５を参照して製造方法について具体的に説明する。
（１）第１放電電極と第２放電電極を形成する工程
用意したセラミックスグリーンシート１１，１２の上に、導電性ペーストを塗布して第１放電電極３と第２放電電極４を形成する。ここで、一つのセラミックスグリーンシート１２にはビアホールを形成して、そのビアホールに導電性ペーストを充填して第１ビア導体６を形成する。この第１ビア導体６に、一部が接するように、第１放電電極３を形成する。また、第１放電電極３を形成するに先立って、セラミックスグリーンシート１２にビアホールを形成し、そのビアホールに第１ビア導体６を充填し、その第１ビア導体６に一部が接するように第１放電電極３を形成する。
（１）第１放電電極と第２放電電極を形成する工程
用意したセラミックスグリーンシート１１，１２の上に、導電性ペーストを塗布して第１放電電極３と第２放電電極４を形成する。ここで、一つのセラミックスグリーンシート１２にはビアホールを形成して、そのビアホールに導電性ペーストを充填して第１ビア導体６を形成する。この第１ビア導体６に、一部が接するように、第１放電電極３を形成する。また、第１放電電極３を形成するに先立って、セラミックスグリーンシート１２にビアホールを形成し、そのビアホールに第１ビア導体６を充填し、その第１ビア導体６に一部が接するように第１放電電極３を形成する。
ここで、第１ビア導体６は、断面視で空洞部２に近い方が細くなるテーパー形状を有している。このテーパー形状により、空洞部２側で電界が集中する結果、放電が起きやすくなる効果を有している。
（２）補助電極用セラミックスグリーンシートに空洞部となる貫通孔を形成する工程
用意した補助電極用セラミックスグリーンシート１５に、積層時には空洞部となる貫通孔１４を形成する。貫通孔１４の形状は特に限定されないが、断面がテーパー形状とあることが好ましい。
用意した補助電極用セラミックスグリーンシート１５に、積層時には空洞部となる貫通孔１４を形成する。貫通孔１４の形状は特に限定されないが、断面がテーパー形状とあることが好ましい。
（３）積層体を形成する工程
第１放電電極３と第２放電電極４が貫通孔１４に露出するように、補助電極用セラミックスグリーンシート１５を挟んで、セラミックスグリーンシート１０，１１，１２，１３を積層してグリーンシート積層体を形成する。
第１放電電極３と第２放電電極４が貫通孔１４に露出するように、補助電極用セラミックスグリーンシート１５を挟んで、セラミックスグリーンシート１０，１１，１２，１３を積層してグリーンシート積層体を形成する。
さらに、第１放電電極および／または第２放電電極と、前記補助電極用セラミックスグリーンシートとの間に空孔形成剤を挟んだ状態で第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび前記補助電極用セラミックスグリーンシートを積層することもできる。空孔形成剤は、焼成時に分解・揮散して消失し、焼成後、補助電極と絶縁性セラミックス素体と放電電極とが接する境界領域に空隙部を生成させる。空孔形成剤には、有機樹脂、例えば、アクリル樹脂、ポリスチレン樹脂等を挙げることができる。有機樹脂の形状は特に限定されず、球状でも柱状でも不定形でもよい。
（４）焼成する工程
グリーンシート積層体の焼成は、Ｎ２雰囲気中、８５０℃以上１０００℃以下の温度範囲で行うことができる。なお、焼成温度は、セラミックスグリーンシートの材料、第１放電電極および第２放電電極の焼結温度よりも高く、かつ補助電極用セラミックスグリーンシートの材料の焼結温度よりも低い温度を用いる。セラミックスグリーンシート、第１放電電極および第２放電電極は焼成による焼結に伴い収縮するが、補助電極用セラミックスグリーンシートの材料の焼結温度は焼成温度よりも高いので、補助電極の収縮の程度は、セラミックスグリーンシート、第１放電電極および第２放電電極に比べて小さい。その結果、焼成後、補助電極と絶縁性セラミックス素体と放電電極とが接する境界領域では、収縮率の差に応じて空隙部が形成される。
グリーンシート積層体の焼成は、Ｎ２雰囲気中、８５０℃以上１０００℃以下の温度範囲で行うことができる。なお、焼成温度は、セラミックスグリーンシートの材料、第１放電電極および第２放電電極の焼結温度よりも高く、かつ補助電極用セラミックスグリーンシートの材料の焼結温度よりも低い温度を用いる。セラミックスグリーンシート、第１放電電極および第２放電電極は焼成による焼結に伴い収縮するが、補助電極用セラミックスグリーンシートの材料の焼結温度は焼成温度よりも高いので、補助電極の収縮の程度は、セラミックスグリーンシート、第１放電電極および第２放電電極に比べて小さい。その結果、焼成後、補助電極と絶縁性セラミックス素体と放電電極とが接する境界領域では、収縮率の差に応じて空隙部が形成される。
実施の形態２
本実施の形態に係るＥＳＤ保護デバイスは、実施の形態１のＥＳＤ保護デバイスが、第１ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部に空隙を有するのに対し、第１ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部、および第２ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を有している点で相違し、それ以外は実施の形態１に係るＥＳＤ保護デバイスと同様の構造を有する。
本実施の形態に係るＥＳＤ保護デバイスは、実施の形態１のＥＳＤ保護デバイスが、第１ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部に空隙を有するのに対し、第１ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部、および第２ビア導体と補助電極と絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を有している点で相違し、それ以外は実施の形態１に係るＥＳＤ保護デバイスと同様の構造を有する。
図２Ａに示すように、空洞部２を挟んで上下方向に、第１ビア導体６と第２ビア導体７とが形成されている。図２Ｂは、空洞部２の部分拡大図であり、第１ビア導体６と補助電極５と絶縁性セラミックス素体１との境界領域には第１空隙部１６が、第２ビア導体７と補助電極５と絶縁性セラミックス素体１との境界領域には第２空隙部１７が形成されている。
また、本実施の形態に係るＥＳＤ保護デバイスは、第１放電電極と第２放電電極を形成する工程において、第２放電電極の一部を構成する第２ビア導体を別のセラミックスグリーンシートに形成した以外は、実施の形態１と同様の方法で製造することができる。図６は、製造工程の一例を示す模式断面図であり、ビアホールに第２ビア導体７が充填されたセラミックスグリーンシート１１を、補助電極用セラミックスグリーンシート１５と、第２放電電極４を形成したセラミックスグリーンシート１０との間に挟んで積層する。
本実施の形態によれば、実施の形態１と同様の効果を有するのみならず、空洞部の上下にビア導体を設けることで、放電が繰り返されたとしても両方の放電電極が剥がれることを抑制できるので、動作性の安定性をさらに向上させることができる。
実施の形態３
本実施の形態に係るＥＳＤ保護デバイスは、補助電極が、最上層、中間層および最下層からなる三層構造を有している以外は、実施の形態２に係るＥＳＤ保護デバイスと同様の構造を有する。最上層および最下層の少なくとも一方の層は、中間層よりも難焼結性の材料を含み、中間層は最上層および最下層の少なくとも一方の層よりは導電性が高い。
本実施の形態に係るＥＳＤ保護デバイスは、補助電極が、最上層、中間層および最下層からなる三層構造を有している以外は、実施の形態２に係るＥＳＤ保護デバイスと同様の構造を有する。最上層および最下層の少なくとも一方の層は、中間層よりも難焼結性の材料を含み、中間層は最上層および最下層の少なくとも一方の層よりは導電性が高い。
図３は、三層１５ａ，１５ｂ，１５ｃが積層された三層構造の場合を示している。最上層１５ａと最下層１５ｃを、中間層１５ｂよりも難焼結性の材料で構成するとともに、中間層の材料には最上層および最下層の少なくとも一方の層よりは導電性が高い材料を用いる。例えば、最上層および／または最下層に金属材料／絶縁材料の組み合わせを用い、中間層に金属材料／半導体材料／絶縁材料の組み合わせを用いる。金属材料／半導体材料／絶縁材料の組み合わせの具体例としては、Ｃｕ／ＳｉＣ／Ａｌ２Ｏ３、金属材料／絶縁材料の組み合わせとしてはＣｕ／Ａｌ２Ｏ３を挙げることができる。補助電極の最上層１５ａと最下層１５ｃに難焼結性の材料である金属材料／絶縁材料の組み合わせを用いることで、補助電極の最上層１５ａと最下層１５ｃ収縮の程度は、セラミックスグリーンシート、第１放電電極および第２放電電極に比べて、より小さくなる。したがって、補助電極と絶縁性セラミックス素体と放電電極とが接する境界領域における空隙部の形成を促進する効果を有する。他方、補助電極の中間層１５ｂに導電性が高い材料である金属材料／半導体材料／絶縁材料の組み合わせを用いることで、半導体材料により、二次電子の放出に伴う電子雪崩の形成が促進されることで沿面放電が促進され、低電圧動作性を向上させる効果を有する。なお、必要に応じて、最上層および／または最下層をさらに複数層で構成することで、さらに空隙部の形成を促進することが可能となる。また、必要に応じて中間層を複数層で構成することで、低電圧動作性を向上させることができる。
また、本実施の形態に係るＥＳＤ保護デバイスは、補助電極用セラミックスグリーンシート１５を形成する工程において、補助電極を複数層からなる多層構造に形成した以外は、実施の形態２と同様の方法で製造することができる。図７は、製造工程の一例を示す模式断面図であり、多層構造を有する補助電極用セラミックスグリーンシート１５を、セラミックスグリーンシート１０，１１，１２，１３の間に挟んで積層する。
本実施の形態によれば、実施の形態１と同様の効果を有するのみならず、さらに、補助電極を複数層で構成し、最上層および前記最下層の少なくとも一方の層に難焼結性の材料を含有させることで、放電電極と絶縁性セラミックス素体との境界領域に空隙部を形成し易くする一方、中間層の導電性を高くすることで、補助電極の表面を流れる沿面放電を促進させることができる。
実施の形態４
本実施の形態に係るＥＳＤ保護デバイスは、第１放電電極と第２放電電極のいずれもがビア導体を含まない構造を有する以外は、実施の形態３に係るＥＳＤ保護デバイスと同様の構造を有する。
本実施の形態に係るＥＳＤ保護デバイスは、第１放電電極と第２放電電極のいずれもがビア導体を含まない構造を有する以外は、実施の形態３に係るＥＳＤ保護デバイスと同様の構造を有する。
図４に示すように、空洞部２を挟んで上下方向に、第１放電電極３と第２放電電極４が形成されている。また、補助電極５が、三層１５ａ，１５ｂ，１５ｃが積層された三層構造を有している。その三層構造は、実施の形態３に記載されているものと同様の構造を有している。
また、本実施の形態に係るＥＳＤ保護デバイスは、セラミックスグリーンシート１０，１３の上に、導電性ペーストを塗布して第１放電電極３と第２放電電極４を形成し、第１放電電極３と第２放電電極４が貫通孔１４に露出するように、補助電極用セラミックスグリーンシート１５を挟んで、セラミックスグリーンシート１０，１３を積層してグリーンシート積層体を形成した以外は、実施の形態３と同様の方法で製造することができる。図８は、製造工程の一例を示す模式断面図であり、多層構造を有する補助電極用セラミックスグリーンシート１５を、セラミックスグリーンシート１０，１３の間に挟んで積層する。
本実施の形態に係るＥＳＤ保護デバイスについても、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体との境界領域の少なくとも一部に空洞部と分離した空隙部を設けることにより、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体とが接する内部三重点における電界集中が緩和され、第１放電電極および第２放電電極の少なくとも一方と、空洞部と、補助電極とが接する沿面三重点における電界集中が促進される。これにより、低電圧動作性が向上するという効果と、補助電極の劣化を抑制することができるという効果を有する。さらに、実施の形態３の場合と同様に、補助電極を複数層で構成し、最上層および前記最下層の少なくとも一方の層に難焼結性の材料を含有させることで、放電電極と絶縁性セラミックス素体との境界領域に空隙部を形成し易くする一方、中間層の導電性を高くすることで、補助電極の表面を流れる沿面放電を促進させることができる。
なお、実施の形態１〜４では、第１放電電極の端面を除く主表面と、第２放電電極の端面を除く主表面は異なる平面上に位置している場合について説明したが、第１放電電極の端面と、第２放電電極の端面が空洞部を介して対向するように同じ平面上に形成され、第１放電電極と第２放電電極のいずれもがビア導体を含まない構造を有するＥＳＤ保護デバイスについても、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体との境界領域の少なくとも一部に空洞部と分離した空隙部を設けることにより、第１放電電極および第２放電電極の少なくとも一方と、補助電極と、絶縁性セラミックス素体とが接する内部三重点における電界集中が緩和され、第１放電電極および第２放電電極の少なくとも一方と、空洞部と、補助電極とが接する沿面三重点における電界集中が促進される。これにより、低電圧動作性が向上するという効果と、補助電極の劣化を抑制することができるという効果を有する。
実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に限定されるものではない。
実施例１
（１）セラミックスシート用材料の準備
セラミックスシートの材料となるセラミックス材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料(比誘電率εrが４〜９になるよう調整したＬＴＣＣ材)を用いた。各材料を所定の組成になるよう調合し、混合し、８００〜１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミックス粉末を得た。このセラミックス粉末に、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ２５μｍのセラミックスグリーンシートを４枚得た。
（１）セラミックスシート用材料の準備
セラミックスシートの材料となるセラミックス材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料(比誘電率εrが４〜９になるよう調整したＬＴＣＣ材)を用いた。各材料を所定の組成になるよう調合し、混合し、８００〜１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミックス粉末を得た。このセラミックス粉末に、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ２５μｍのセラミックスグリーンシートを４枚得た。
（２）補助電極用材料の準備
放電電極間に配置する補助電極用材料は、Ｃｕ／Ａｌ２Ｏ３の混合物からなる。平均粒径が０．５μｍのＣｕ粉末、平均粒径が０．１μｍのＡｌ２Ｏ３粉末を３０体積％：７０体積％の比率となるように調合し、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ１０μｍの補助電極用シートを得た。
放電電極間に配置する補助電極用材料は、Ｃｕ／Ａｌ２Ｏ３の混合物からなる。平均粒径が０．５μｍのＣｕ粉末、平均粒径が０．１μｍのＡｌ２Ｏ３粉末を３０体積％：７０体積％の比率となるように調合し、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ１０μｍの補助電極用シートを得た。
（３）ビア導体用ペースト材料および放電電極用ペースト材料の準備
（３−１）ビア導体用ペースト材料の準備
平均粒径３μｍのＣｕ粉末を８０重量％と、平均粒径１μｍの架橋アクリル樹脂ビーズ５重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを１５重量％とを調合し、三本ロールにより混合することにより、ビア導体用ペーストを作製した。
（３−１）ビア導体用ペースト材料の準備
平均粒径３μｍのＣｕ粉末を８０重量％と、平均粒径１μｍの架橋アクリル樹脂ビーズ５重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを１５重量％とを調合し、三本ロールにより混合することにより、ビア導体用ペーストを作製した。
（３−２）放電電極用ペーストの準備
平均粒径１μｍのＣｕ粉末を４０重量％と、平均粒径３μｍのＣｕ粉末を４０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを２０重量％とを調合し、三本ロールにより混合することにより、放電電極用ペーストを作製した。
平均粒径１μｍのＣｕ粉末を４０重量％と、平均粒径３μｍのＣｕ粉末を４０重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクルを２０重量％とを調合し、三本ロールにより混合することにより、放電電極用ペーストを作製した。
（３−３）空洞形成用ペーストの準備
平均粒径１μｍの架橋アクリル樹脂ビーズ３８重量％と、ターピネオール中にエトセル樹脂を１０ｗｔ％溶解した有機ビヒクル６２重量％とを調合し、三本ロールにより混合することにより、空洞形成用ペーストを作製した。
平均粒径１μｍの架橋アクリル樹脂ビーズ３８重量％と、ターピネオール中にエトセル樹脂を１０ｗｔ％溶解した有機ビヒクル６２重量％とを調合し、三本ロールにより混合することにより、空洞形成用ペーストを作製した。
（３−４）外部電極用ペーストの準備
平均粒径が約１μｍのＣｕ粉末を８０重量％と、転移点６２０℃、軟化点７２０℃で平均粒径が約１μｍのホウケイ酸アルカリ系ガラスフリットを５重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル１５重量％とを調合し、三本ロールにより混合することにより、外部電極用ペーストを作製した。
平均粒径が約１μｍのＣｕ粉末を８０重量％と、転移点６２０℃、軟化点７２０℃で平均粒径が約１μｍのホウケイ酸アルカリ系ガラスフリットを５重量％と、エチルセルロースをターピネオールに溶解して作製した有機ビヒクル１５重量％とを調合し、三本ロールにより混合することにより、外部電極用ペーストを作製した。
（４）レーザー加工によるビアホール形成および充填
セラミックスグリーンシートと補助電極シートへ、ＣＯ２レーザーによりビアホールを形成した。セラミックスグリーンシートへは、入射φ１３０μｍ（出射φ１２０μｍ）のビアホールを形成し、ビア導体用ペーストを充填した。補助電極用シートへは、入射φ１００μｍ（出射φ９５μｍ）のビアホールを形成し、空洞形成用ペーストを充填した。その後、補助電極用シートから、所定のサイズを切り出し、積層時の放電部形成に用いた。
セラミックスグリーンシートと補助電極シートへ、ＣＯ２レーザーによりビアホールを形成した。セラミックスグリーンシートへは、入射φ１３０μｍ（出射φ１２０μｍ）のビアホールを形成し、ビア導体用ペーストを充填した。補助電極用シートへは、入射φ１００μｍ（出射φ９５μｍ）のビアホールを形成し、空洞形成用ペーストを充填した。その後、補助電極用シートから、所定のサイズを切り出し、積層時の放電部形成に用いた。
（５）スクリーン印刷による放電電極の塗布
放電電極用ペーストをスクリーン印刷により、塗布形成した。ビアホールを形成していない１枚のセラミックスグリーンシ−トと、ビアホールを形成しビアを充填したセラミックスグリーンシート上に、放電電極用ペーストを塗布し、外部へ引き出した。
放電電極用ペーストをスクリーン印刷により、塗布形成した。ビアホールを形成していない１枚のセラミックスグリーンシ−トと、ビアホールを形成しビアを充填したセラミックスグリーンシート上に、放電電極用ペーストを塗布し、外部へ引き出した。
（６）積層および圧着
図５に示すように、第２放電電極４が形成されたセラミックスグリーンシート１１と、ビアホールに第１ビア導体６が充填されるとともに第１放電電極３が形成されたセラミックスグリーンシート１２との間に補助電極用セラミックスグリーンシート１５を挟むように、セラミックスグリーンシート１０，１１，１２，１３を積層し、圧着して積層体を作製した。ここで、第１放電電極の一部と、第１ビア導体６が貫通孔１４を介して互いに対向するように、セラミックスグリーンシート１０，１１，１２，１３を積層した。本実施例では、積層体の厚みが０．３ｍｍとなるように積層・圧着した。
図５に示すように、第２放電電極４が形成されたセラミックスグリーンシート１１と、ビアホールに第１ビア導体６が充填されるとともに第１放電電極３が形成されたセラミックスグリーンシート１２との間に補助電極用セラミックスグリーンシート１５を挟むように、セラミックスグリーンシート１０，１１，１２，１３を積層し、圧着して積層体を作製した。ここで、第１放電電極の一部と、第１ビア導体６が貫通孔１４を介して互いに対向するように、セラミックスグリーンシート１０，１１，１２，１３を積層した。本実施例では、積層体の厚みが０．３ｍｍとなるように積層・圧着した。
（７）カット
ＬＣフィルタのようなチップタイプの電子部品の場合と同様に、マイクロカッタでカットして、各チップに分割した。本実施例では、縦×横が、１．０ｍｍ×０．５ｍｍ、となるようにカットした。
ＬＣフィルタのようなチップタイプの電子部品の場合と同様に、マイクロカッタでカットして、各チップに分割した。本実施例では、縦×横が、１．０ｍｍ×０．５ｍｍ、となるようにカットした。
（８）焼成
次いで、通常のセラミックス多層部品の場合と同様に、Ｎ２雰囲気中で焼成した。酸化しない電極材料の場合には、大気雰囲気でもよい。放電電極を形成したセラミックスグリーンシートの焼結温度は９００℃、補助電極用シートの焼結温度は１０００℃以上であるので、焼成温度は９５０℃とした。
次いで、通常のセラミックス多層部品の場合と同様に、Ｎ２雰囲気中で焼成した。酸化しない電極材料の場合には、大気雰囲気でもよい。放電電極を形成したセラミックスグリーンシートの焼結温度は９００℃、補助電極用シートの焼結温度は１０００℃以上であるので、焼成温度は９５０℃とした。
（９）端面電極塗布および焼き付け
焼成後、端面に電極ペーストを塗布し、焼き付けることで外部電極を形成した。
焼成後、端面に電極ペーストを塗布し、焼き付けることで外部電極を形成した。
（１０）めっき
外部電極上に電解Ｎｉ−Ｓｎめっきを行った。
外部電極上に電解Ｎｉ−Ｓｎめっきを行った。
以上の工程により、積層体の厚さ方向に沿って、空洞部の片側にビア導体が配置されたＥＳＤ保護デバイスが完成した。なお、放電ギャップ（放電電極間の距離）は、１０μｍとした。また、以下の実施例および比較例でも、特に断らない限り、放電ギャップは１０μｍとした。
実施例２
本実施例では、積層体の厚さ方向に沿って、空洞部の両側にビア導体が配置されたＥＳＤ保護デバイスを作製した。
本実施例では、積層体の厚さ方向に沿って、空洞部の両側にビア導体が配置されたＥＳＤ保護デバイスを作製した。
具体的には、上記の積層および圧着の工程において、図５に示すように、ビアホールにビア導体が充填されるとともに第１放電電極が形成されたセラミックスグリーンシートと、ビアホールにビア導体が充填されるとともに第２放電電極が形成されたセラミックスグリーンシートとの間に補助電極シートを挟むように、複数のセラミックスグリーンシートを積層し、圧着して積層体を作製した以外は、実施例１と同様の方法を用いて作製した。
実施例３
本実施例では、積層体の厚さ方向に沿って、空洞部の両側にビア導体が配置され、補助電極を３層構造としたＥＳＤ保護デバイスを作製した。
本実施例では、積層体の厚さ方向に沿って、空洞部の両側にビア導体が配置され、補助電極を３層構造としたＥＳＤ保護デバイスを作製した。
具体的には、上記の補助電極用材料の準備の工程に、以下の方法を用いた以外は、実施例２と同様の方法を用いて作製した。
二種類の補助電極用材料Ａ，Ｂを準備した。
補助電極用材料Ａは、Ｃｕ／Ａｌ２Ｏ３の混合物からなる。平均粒径が０．５μｍのＣｕ粉末と、平均粒径が０．１μｍのＡｌ２Ｏ３粉末を３０体積％：７０体積％の比率に調合し、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。
補助電極用材料Ａは、Ｃｕ／Ａｌ２Ｏ３の混合物からなる。平均粒径が０．５μｍのＣｕ粉末と、平均粒径が０．１μｍのＡｌ２Ｏ３粉末を３０体積％：７０体積％の比率に調合し、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。
補助電極用材料Ｂは、Ｃｕ／ＳｉＣ／Ａｌ２Ｏ３の混合物からなる。平均粒径が０．５μｍのＣｕ粉末、平均粒径が０．５μｍのＳｉＣ粉末、平均粒径が０．１μｍのＡｌ２Ｏ３粉末を３０体積％：５０体積％：２０体積％の比率に調合し、トルエン・エキネンなどの有機溶媒を加え混合した。さらにバインダー、可塑剤を加え混合しスラリーを得た。
得られたスラリーをドクターブレード法により成形し、補助電極シートＡ，Ｂを作製した。補助電極シートＡの上に補助電極シートＢを積層し、さらに補助電極シートＢの上に補助電極シートＡを積層し、圧着することで、三層構造で厚さ１０μｍの積層補助電極シートを得た。
実施例４
本実施例では、空洞部の両側にビア導体を形成しなかった以外は、実施例３と同様の方法を用いてＥＳＤ保護デバイスを作製した。
本実施例では、空洞部の両側にビア導体を形成しなかった以外は、実施例３と同様の方法を用いてＥＳＤ保護デバイスを作製した。
比較例１
補助電極用材料に、ＣｕとＢＡＳ材の混合物を用いた以外は、実施例２と同様の方法を用いてＥＳＤ保護デバイスを作製した。
補助電極用材料に、ＣｕとＢＡＳ材の混合物を用いた以外は、実施例２と同様の方法を用いてＥＳＤ保護デバイスを作製した。
[放電開始電圧測定]
作製したＥＳＤ保護デバイスの放電開始電圧は、ＩＥＣ規格（ＩＥＣ６１０００−４−２）に定められている静電気放電イミュニティ試験に基づき、接触放電にて１．５ｋＶ〜３．０ｋＶの電圧を印加して動作率を測定した。各実施例および比較例について、それぞれ１００個のサンプルについて評価を行った。ここで、動作率とは、総サンプル数に対する、所定電圧で放電したサンプル数の比である。
作製したＥＳＤ保護デバイスの放電開始電圧は、ＩＥＣ規格（ＩＥＣ６１０００−４−２）に定められている静電気放電イミュニティ試験に基づき、接触放電にて１．５ｋＶ〜３．０ｋＶの電圧を印加して動作率を測定した。各実施例および比較例について、それぞれ１００個のサンプルについて評価を行った。ここで、動作率とは、総サンプル数に対する、所定電圧で放電したサンプル数の比である。
[絶縁抵抗値（ＩＲ）劣化耐性測定]
作製したＥＳＤ保護デバイスについて、繰り返し放電が生じた場合の耐性について評価した。具体的には、ＩＥＣ規格（ＩＥＣ６１０００−４−２）に定められている静電気放電イミュニティ試験に基づき、接触放電にて８ｋＶまたは１０ｋＶの電圧を１００回連続印加し、ＩＲ値が１０ｋΩまで低下したサンプルを故障、１０ｋΩまで低下しなかったサンプルを良品と判断して、良品率を比較した。各実施例および比較例について、それぞれ５０個のサンプルについて評価を行った。ここで、良品率とは、総サンプル数に対する、良品と判断されたサンプル数の比である。
作製したＥＳＤ保護デバイスについて、繰り返し放電が生じた場合の耐性について評価した。具体的には、ＩＥＣ規格（ＩＥＣ６１０００−４−２）に定められている静電気放電イミュニティ試験に基づき、接触放電にて８ｋＶまたは１０ｋＶの電圧を１００回連続印加し、ＩＲ値が１０ｋΩまで低下したサンプルを故障、１０ｋΩまで低下しなかったサンプルを良品と判断して、良品率を比較した。各実施例および比較例について、それぞれ５０個のサンプルについて評価を行った。ここで、良品率とは、総サンプル数に対する、良品と判断されたサンプル数の比である。
（結果）
比較例１では、１．５ｋＶにおける動作率が１０％以下であった。これに対し、実施例１〜４では、１．５ｋＶでも３０％以上の動作率、特に実施例３では５０％以上の動作率が得られた。また、ＩＲ劣化耐性に関し、１０ｋＶにおける良品率が、比較例１では１０％以下であるのに対し、実施例１〜４では５０％以上の良品率が得られた。
比較例１では、１．５ｋＶにおける動作率が１０％以下であった。これに対し、実施例１〜４では、１．５ｋＶでも３０％以上の動作率、特に実施例３では５０％以上の動作率が得られた。また、ＩＲ劣化耐性に関し、１０ｋＶにおける良品率が、比較例１では１０％以下であるのに対し、実施例１〜４では５０％以上の良品率が得られた。
１ 絶縁性セラミックス素体
２ 空洞部
３ 第１放電電極
４ 第２放電電極
５ 補助電極
６ 第１ビア導体
７ 第２ビア導体
８ 第１外部電極
９ 第２外部電極
１０ セラミックスグリーンシート
１１ セラミックスグリーンシート
１２ セラミックスグリーンシート
１３ セラミックスグリーンシート
１４ 貫通孔
１５ 補助電極用セラミックスグリーンシート
１５ａ 補助電極の最上層
１５ｂ 補助電極の中間層
１５ｃ 補助電極の最下層
１６ 第１空隙部
１７ 第２空隙部
２ 空洞部
３ 第１放電電極
４ 第２放電電極
５ 補助電極
６ 第１ビア導体
７ 第２ビア導体
８ 第１外部電極
９ 第２外部電極
１０ セラミックスグリーンシート
１１ セラミックスグリーンシート
１２ セラミックスグリーンシート
１３ セラミックスグリーンシート
１４ 貫通孔
１５ 補助電極用セラミックスグリーンシート
１５ａ 補助電極の最上層
１５ｂ 補助電極の中間層
１５ｃ 補助電極の最下層
１６ 第１空隙部
１７ 第２空隙部
Claims (13)
- 絶縁性セラミックス素体の内部に形成された空洞部と、該空洞部を介して互いに一部が対向するように形成された第１放電電極および第２放電電極と、前記空洞部に少なくとも一部が露出するとともに、前記第１放電電極および前記第２放電電極と電気的に接続するように形成された補助電極を有し、
前記第１放電電極および前記第２放電電極の少なくとも一方と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に前記空洞部と分離した空隙部を設けてなる、ＥＳＤ保護デバイス。 - 前記第１放電電極の端面を除く主表面と前記第２放電電極の端面を除く主表面は異なる平面上に位置する、請求項１記載のＥＳＤ保護デバイス。
- 前記第１放電電極は第１ビア導体を含み、該第１ビア導体が前記空洞部に露出するように配置されている、請求項２記載のＥＳＤ保護デバイス。
- 前記第１ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を設けてなる、請求項３記載のＥＳＤ保護デバイス。
- 前記第１放電電極は第１ビア導体を含み、前記第２放電電極は第２ビア導体を含み、該第１ビア導体と該第２ビア導体が前記空洞部に露出するとともに、互いに対向するように配置されている、請求項２記載のＥＳＤ保護デバイス。
- 前記第１ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部、および前記第２ビア導体と、前記補助電極と、前記絶縁性セラミックス素体との境界領域の少なくとも一部に空隙部を設けてなる、請求項５記載のＥＳＤ保護デバイス。
- 前記補助電極が、前記空洞部となる貫通孔を有する円環形状を有し、前記絶縁性セラミックス素体の内部に配置されている、請求項１から６のいずれか１項に記載のＥＳＤ保護デバイス。
- 前記補助電極の少なくとも一方の主面上に、少なくとも１つの空隙部が形成されている、請求項７記載のＥＳＤ保護デバイス。
- 前記補助電極が、最上層、中間層および最下層からなる多層構造を有し、前記最上層および前記最下層の少なくとも一方の層は、前記中間層よりも難焼結性の材料を含む、請求項１から８のいずれか１項に記載のＥＳＤ保護デバイス。
- 前記中間層は、前記最上層および前記最下層の少なくとも一方の層よりも導電性が高い、請求項９に記載のＥＳＤ保護デバイス。
- 請求項１記載のＥＳＤ保護デバイスの製造方法であって、
第１セラミックスグリーンシートと第２セラミックスグリーンシートの各セラミックスグリーンシートの一主面上に、それぞれ第１放電電極と第２放電電極を形成する工程と、
前記第１セラミックスグリーンシートと前記第２セラミックスグリーンシートよりは難焼結性の補助電極用セラミックスグリーンシートに空洞部となる貫通孔を形成する工程と、
第１放電電極と第２放電電極が前記貫通孔に露出するとともに、第１放電電極と第２放電電極とが前記貫通孔を介して一部が対向するように、補助電極用セラミックグリーンシートを挟んで第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび補助電極用セラミックスグリーンシートを積層して積層体を形成する工程と、
該積層体を焼成する工程とを有する、該製造方法。 - 前記補助電極用セラミックスグリーンシートが、前記第１セラミックスグリーンシートおよび前記第２セラミックスグリーンシートよりも焼結温度の高い材料を含む請求項１１記載の製造方法。
- 第１放電電極および／または第２放電電極と、前記補助電極用セラミックスグリーンシートとの間に空孔形成剤を挟んだ状態で第１セラミックスグリーンシート、第２セラミックスグリーンシートおよび前記補助電極用セラミックスグリーンシートを積層する、請求項１２記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015132608 | 2015-07-01 | ||
| JP2015132608 | 2015-07-01 | ||
| PCT/JP2016/064752 WO2017002476A1 (ja) | 2015-07-01 | 2016-05-18 | Ｅｓｄ保護デバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017002476A1 JPWO2017002476A1 (ja) | 2017-12-14 |
| JP6274361B2 true JP6274361B2 (ja) | 2018-02-07 |
Family
ID=57608447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017526216A Active JP6274361B2 (ja) | 2015-07-01 | 2016-05-18 | Ｅｓｄ保護デバイスおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10403584B2 (ja) |
| JP (1) | JP6274361B2 (ja) |
| CN (1) | CN208093946U (ja) |
| WO (1) | WO2017002476A1 (ja) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542856B (zh) * | 2007-05-28 | 2012-05-30 | 株式会社村田制作所 | 静电放电保护装置 |
| WO2009069270A1 (ja) * | 2007-11-27 | 2009-06-04 | Panasonic Corporation | 静電気対策部品およびその製造方法 |
| EP2242154B1 (en) * | 2008-02-05 | 2017-12-06 | Murata Manufacturing Co. Ltd. | Esd protection device |
| JPWO2010061519A1 (ja) * | 2008-11-26 | 2012-04-19 | 株式会社村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| EP2352211B1 (en) * | 2008-11-26 | 2017-12-20 | Murata Manufacturing Co. Ltd. | Esd protection device and manufacturing method thereof |
| JP5262624B2 (ja) * | 2008-11-26 | 2013-08-14 | 株式会社村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| EP2453536B1 (en) * | 2009-09-30 | 2019-02-06 | Murata Manufacturing Co., Ltd. | Esd protection device and manufacturing method thereof |
| JP5557060B2 (ja) * | 2010-02-04 | 2014-07-23 | 株式会社村田製作所 | Ｅｓｄ保護装置の製造方法 |
| US20140208215A1 (en) * | 2013-01-21 | 2014-07-24 | Salesforce.Com, Inc. | Methods and systems for providing filtered report visualizations |
| WO2014188802A1 (ja) * | 2013-05-23 | 2014-11-27 | 株式会社村田製作所 | Ｅｓｄ保護装置 |
| WO2014208215A1 (ja) * | 2013-06-24 | 2014-12-31 | 株式会社村田製作所 | Ｅｓｄ保護装置 |
-
2016
- 2016-05-18 WO PCT/JP2016/064752 patent/WO2017002476A1/ja active Application Filing
- 2016-05-18 CN CN201690000863.1U patent/CN208093946U/zh active Active
- 2016-05-18 JP JP2017526216A patent/JP6274361B2/ja active Active
-
2017
- 2017-12-05 US US15/831,457 patent/US10403584B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20180096957A1 (en) | 2018-04-05 |
| JPWO2017002476A1 (ja) | 2017-12-14 |
| WO2017002476A1 (ja) | 2017-01-05 |
| US10403584B2 (en) | 2019-09-03 |
| CN208093946U (zh) | 2018-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8711537B2 (en) | ESD protection device and method for producing the same | |
| JP5741708B2 (ja) | Ｅｓｄ保護デバイス | |
| JP6164377B2 (ja) | Ｅｓｄ保護装置およびその製造方法 | |
| JP6399226B2 (ja) | Ｅｓｄ保護デバイス | |
| JP6274361B2 (ja) | Ｅｓｄ保護デバイスおよびその製造方法 | |
| WO2015190404A1 (ja) | 静電気放電保護デバイスおよびその製造方法 | |
| JP5605413B2 (ja) | Ｅｓｄ保護デバイスとその製造方法 | |
| JP6390816B2 (ja) | Ｅｓｄ保護装置 | |
| JP6311789B2 (ja) | 静電気放電保護デバイスおよびその製造方法 | |
| US10320154B2 (en) | ESD protection device and manufacturing method for ESD protection device | |
| JP6540269B2 (ja) | Ｅｓｄ保護装置 | |
| JP6428938B2 (ja) | Ｅｓｄ保護装置 | |
| JP6048055B2 (ja) | Ｅｓｄ保護デバイスとその製造方法 | |
| JP2005183593A (ja) | 接合型電圧依存性抵抗器およびその製造方法 | |
| CN106537701A (zh) | Esd保护装置及其制造方法 | |
| JP6044740B2 (ja) | 静電気放電保護デバイス | |
| WO2017006689A1 (ja) | Ｅｓｄ保護装置 | |
| JP2017073257A (ja) | 静電気放電保護デバイスおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170817 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170817 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6274361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |