JP6365205B2 - 静電気対策素子 - Google Patents

静電気対策素子 Download PDF

Info

Publication number
JP6365205B2
JP6365205B2 JP2014207107A JP2014207107A JP6365205B2 JP 6365205 B2 JP6365205 B2 JP 6365205B2 JP 2014207107 A JP2014207107 A JP 2014207107A JP 2014207107 A JP2014207107 A JP 2014207107A JP 6365205 B2 JP6365205 B2 JP 6365205B2
Authority
JP
Japan
Prior art keywords
counter electrodes
discharge
inorganic material
insulating
discharge inducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014207107A
Other languages
English (en)
Other versions
JP2016076426A (ja
Inventor
鈴木 真吾
真吾 鈴木
敬洋 藤森
敬洋 藤森
昌治 平川
昌治 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2014207107A priority Critical patent/JP6365205B2/ja
Priority to KR1020150125316A priority patent/KR101925277B1/ko
Priority to US14/871,086 priority patent/US10271413B2/en
Priority to CN201510644658.0A priority patent/CN105514104A/zh
Publication of JP2016076426A publication Critical patent/JP2016076426A/ja
Application granted granted Critical
Publication of JP6365205B2 publication Critical patent/JP6365205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05FSTATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00Carrying-off electrostatic charges
    • H05F3/04Carrying-off electrostatic charges by means of spark gaps or other discharge devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/10Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
    • H01T4/12Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12Overvoltage protection resistors
    • H01C7/123Arrangements for improving potential distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257Overvoltage protection
    • H05K1/0259Electrostatic discharge [ESD] protection

Description

本発明は、静電気対策素子に関し、特に、高速伝送系での使用やコモンモードフィルタとの複合化において有用な静電気対策素子に関する。
近年、電子機器の小型化及び高性能化が急速に進展している。また、携帯電話等のアンテナ回路、RFモジュール、USB2.0及びUSB3.0、S−ATA2、HDMI(登録商標)等の高速伝送系に代表されるように、伝送速度の高速化及び使用される回路素子の低駆動電圧化の進展が著しい。電子機器の小型化や回路素子の低駆動電圧化にともなって、電子機器に用いられる電子部品の耐電圧は低下する。そのため、人体と電子機器の端子が接触した際に発生する静電気パルスに代表される過電圧からの電子部品の保護が、重要な技術課題となっている。
従来、このような静電気パルスから電子部品を保護するために、一般に、静電気が入るラインとグラウンドとの間に積層バリスタを設ける方法が採られている。しかしながら、積層バリスタは、一般に静電容量が大きいため、高速伝送系に用いた場合に信号品質を低下させる要因となる。また、アンテナ回路やRFモジュールにおいても、静電容量の大きな静電気対策素子を用いることができない。そのため、静電容量の小さい静電気対策素子の開発が求められている。
低静電容量の静電気対策素子としては、対向配置された一対の電極を有し、さらに放電誘発部として電極間に導電性無機材料と絶縁性無機材料のコンポジットを配置したものが提案されている。この種の静電気対策素子は、積層バリスタと同様、静電気の入るラインとグラウンドとの間に設けられる。そして過大な電圧が加わると、静電気対策素子の電極間で放電が起こり、静電気をグラウンド側に導くことができる。
この種の所謂ギャップ型電極を搭載した静電気対策素子は、絶縁抵抗が大きい、静電容量が小さい、応答性が良好である、という特徴を備える。その一方で、放電によって生じる熱や応力により電極及び放電誘発部内の導電性無機材料同士が凝集し、短絡が生じる、という問題を有する。
放電による短絡を抑制するための技術として、例えば、特許文献1には対向電極の対向部とセラミック多層基板との間に、混合部が配置されている。混合部は、焼成時の収縮挙動が対向電極の対向部の材料と同一又は類似である金属材料と、焼成時の収縮挙動がセラミック多層基板の材料と同一又は類似であるセラミック材料とを含む静電気対策素子が開示されている。
特許第4247581号公報
しかしながら、特許文献1に記載されている空洞内に間隔を設けて配置された対向電極と、前記対向電極に隣接して配置されるセラミック材料と金属材料の混合部を備えた静電気対策素子は、放電特性が優れているものの、電圧を印加した状態で高温下で動作させると絶縁抵抗が短時間で低下する問題があった。
従来技術では電圧を印加した状態で高温下にて動作させた場合に対向電極間でイオンマイグレーションが原因と推定される樹枝状結晶が成長し、電極間を短絡させることで絶縁抵抗が短時間で低下する課題があった。
本発明は、かかる実情に鑑みてなされたものであり、その目的は、静電気保護効果を維持しつつ、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない静電気対策素子を提供することにある。
上記課題を解決するために、本発明の静電気対策素子は、積層された第1及び第2の絶縁性基板を有する絶縁性積層体と、第1及び第2の絶縁性基板の間に配置された第1及び第2の対向電極と、前記第1及び第2の対向電極先端と離間して設けられた、放電誘発部を有している。
本発明者らが、このように構成された静電気対策素子の特性を測定したところ、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しないことが判明した。かかる効果が奏される作用機構の詳細は、以下のとおり推定される。
本発明の静電気対策素子は、対向電極先端及び放電誘発部とを空間を介して離間させることで、イオンマイグレーションが原因と推定される樹枝状結晶の成長による電極間の短絡を抑制することができる。これにより電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない素子が得られる。
放電誘発部は、静電気保護効果を高めるために、電極間距離と比較してより短い距離の空間を介して第1及び第2の対向電極先端と離間して配置されることが好ましい。放電誘発部と第1及び第2の対向電極先端と離間距離を電極間距離より短くすることで、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない上に、静電気保護効果を高めた静電気対策素子を実現することができる。
上記静電気対策素子の電極間距離を短縮し、または放電誘発部に用いられるセラミック材料と金属材料の混合部の金属材料含有量を増加させること、または金属材料を用いることで静電気保護効果を高めた静電気対策素子を実現することができる。導電性無機材料の比率を上げることで、静電気抑制効果が向上する。
本発明によれば、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない素子が提供できる。
本実施形態の静電気対策素子100を概略図である。第1の絶縁性基板上に形成された第1及び第2の対向電極12、13を中心から切った断面とした。 本実施形態の静電気対策素子100の内部構造を、概略図である。 本実施形態の静電気対策素子100に関し、図1において中心付近を拡大し概略図である。 本比較例1の静電気対策素子の内部構造の概略図である。 本実施例5の静電気対策素子の内部構造の概略図である。 本実施形態の静電気対策素子100の内部構造を示している図1及び図2の断面の概略図である。 静電気放電試験における回路図である。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。
図1は、本実施形態の静電気対策素子100を概略的に示す模式断面図である。
静電気対策素子100は、積層された第1の絶縁性基板19と第2の絶縁性基板20を有する絶縁性積層体と、前記第1及び第2の絶縁性基板の間に配置され、電極間距離ΔGを置いて対向するように配置された矩形状の第1及び第2の対向電極12、13と、前記第1及び第2の対向電極先端と離間して設けられた、放電誘発部14とを備え、第1及び第2の対向電極12、13と電気的に接続された外部電極41,42とを備える。この静電気対策素子100は、積層工法により作製されており、第1及び第2の対向電極12、13が第1の絶縁性基板19と第2の絶縁性基板20の間に埋設された態様となっている。そして、この静電気対策素子100においては、対向電極12、13が外部電極41,42を介して外部回路と電気的に接続され、放電誘発部14は、第1及び第2の放電電極間付近に配置されることによって、静電気などの過電圧が外部から印加された際に放電誘発部14を介して第1及び第2の対向電極12、13間で初期放電が確保されるように構成されている。
積層された第1の絶縁性基板19と第2の絶縁性基板20を有する絶縁性積層体は、少なくとも第1及び第2の対向電極12、13及び放電誘発部14を支持可能なものであれば、その寸法形状や絶縁性積層体の積層数は特に制限されない。ここで、絶縁性積層体とは、絶縁性材料からなる基板の他、基板上の一部又は全面に絶縁膜が製膜されたものをも含む。導電性基板の表面を絶縁膜で被覆した基板であってもよい。
絶縁性基板の具体例としては、例えば、Al、SiO、MgO、AlN、MgSiO(フォルステライト)等の誘電率が50以下、好ましくは20以下の低誘電率材料を用いたセラミック基板が挙げられる。
第1の絶縁性基板19の絶縁性表面上には、第1及び第2の対向電極12、13が相互に離間して配設されている。本実施形態では、第1及び第2の対向電極12、13は、第1の絶縁性基板19に電極間距離ΔGを置いて、配置されている。ここで、電極間距離ΔGは、第1及び第2の対向電極12,13間を結ぶ最短距離を意味する。具体的には第1の絶縁性基板の外側から第1の絶縁性基板と第1及び第2の対向電極と12、13の界面を露出させるように徐々に研磨し、電子顕微鏡等で観察し、それぞれの対向電極を結んだ最短距離を電極間距離ΔGとした。電極間距離ΔGが場所によって異なる場合は、対向電極12,13間を結ぶ最短距離が現れるよう、研磨する方向を調整して電子顕微鏡等で観察する。
対向電極12、13を構成する材料としては、例えば、C、Ni、Al、Fe、Cu、Ti、Cr、Au、Ag、Pd及びPtから選ばれる少なくとも一種類の金属、或いはこれらの合金等が挙げられるが、これらに特に限定されない。なお、本実施形態では、対向電極12,13は、後述する図2のような模式断面図において矩形状に形成されているが、その形状は特に限定されず、例えば、櫛歯状、或いは、鋸歯状に形成されていてもよい。
第1及び第2の対向電極12、13間の電極間距離ΔGは、5〜40μmであり、より好ましくは5〜40μm、さらに好ましくは8〜30μmである。5μm未満では初期IRが低下したものが発生しやすい傾向がみられ、40μmを超えるとピーク電圧が高くなり実用上十分な静電気保護効果を得難くなる。
本発明の「対向電極先端」とは、対向電極の電極間距離最短部分から外部電極部側に電極厚み分だけ移動した部分までを「対向電極先端」とする。
電極厚みは第1の絶縁性基板上に形成された第1及び第2の対向電極12、13を中心から切った断面図における電極の厚みの平均値とした。
放電誘発部14は図1における第1及び第2の対向電極12、13のギャップ間に向かって凸形状を有することで、電極間距離ΔGより短い距離の空間を介して第1及び第2の対向電極先端と離間して配置できる。具体的には第1の絶縁性基板の外側から第1の絶縁性基板と第1及び第2の対向電極12、13の界面を露出させるように徐々に研磨し、電子顕微鏡等で観察した。図3は本実施形態の静電気対策素子100に関し、図1における中心付近を拡大し概略的に示す模式断面図である。第1の対向電極12と放電誘発部との最短距離をΔg1とし、第2の対向電極13と放電誘発部との最短距離をΔg2とし、Δg1とΔg2のより短い方を放電誘発部の間の離間距離Δgとした。
第1及び第2の対向電極12、13の形成方法は、特に限定されず、公知の手法を適宜選択することができる。具体的には、例えば、塗布、転写、電解めっき、無電解めっき、蒸着或いはスパッタリング等により、第1の絶縁性基板19上に所望の厚みを有する第1及び第2の対向電極12、13を形成する方法が挙げられる。さらに、例えばイオンミリング、エッチング、レーザー加工、ダイシング等の公知の手法を用いて、対向電極12,13の形状や電極間距離ΔGを加工(調整)することもできる。また、第1及び第2の対向電極12、13間のギャップ部をパターン形成した製版を用いてスクリーン印刷により、電極層を基板上に形成した後、焼成を行うことで、第1及び第2の対向電極12、13を形成してもよい。あるいは、絶縁物より構成されるグリーンシート上にスクリーン印刷により電極層を形成したものを用い、積層工法により素子を形成してもよい。
本実施形態では、放電誘発部14は、導電性無機材料、または絶縁性無機材料と導電性無機材料が分散したコンポジットからなる。図2は、本実施形態の静電気対策素子100の放電誘発部14側、すなわち図1の上方からみた内部構造を、概略的に示す模式図である。
放電誘発部14の形状は、特に限定されない。本実施形態では、すなわち図1における第1及び第2の対向電極12、13のギャップ間に向かって凸形状を有することで、電極間距離ΔGより短い距離の空間を介して第1及び第2の対向電極先端と離間して配置できる。これにより静電気保護効果を維持しながら、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない素子が提供できる。また放電誘発部14は個数を適宜設定すればよく、複数の放電誘発部をギャップ上に配置してもよい。例えば図6に示すように、2つの凸形状の放電誘発部14を形成してもよい。
また、図1の上方からみた内部構造において空間31の形状についても特に限定されない。例えば、矩形状、球状、楕円球状、および不定形状など、任意の形状を採用することができる。とりわけ空間31は、第1及び第2の対向電極12、13間を結ぶ方向と垂直に延在する形状であることが好ましい。このように空間31を形成することで、第1及び第2の対向電極12,13間で生ずる放電が放電誘発部沿面で放電するため、放電誘発部の劣化が少なくなり、耐久性が向上するとともに、ピーク電圧や放電開始電圧が低減でき、静電気抑制効果を一層高めることができる。
以下、好ましい空間31、放電誘発部14の形成方法について説明する。まず、空間形成用のペーストを調製し、電極12、13のギャップ間に塗布或いは印刷等により形成する。そして、第1及び第2の対向電極12、13のギャップ間に付与された空間形成用ペースト上の所定位置に、絶縁性無機材料と導電性無機材料を含有する混合物を調製し、塗布或いは印刷等により形成する。その後、焼成処理を施すことで消失材を熱分解等させて消失させる。このように焼成時に消失材が除去されることより、所望位置に所望形状の空間31及び放電誘発部14が得られる。ここで、焼成時における処理条件は特に限定されない。生産性及び経済性を考慮すると、大気雰囲気下、500〜1200℃で10分〜5時間程度が好ましい。
なお、上記の方法で使用する消失材としては、焼成時に熱分解等して消失するものである限り、特に限定されず、公知のものを適宜選択して用いることができる。このような消失材の具体例としては、例えば樹脂粒子や溶媒と樹脂との混練物である樹脂ペーストが挙げられるが、これらに特に限定されない。代表的な樹脂粒子としては、例えばアクリル系樹脂等の熱分解性に優れるものが挙げられる。なお、樹脂粒子の形状は、特に限定されず、例えば、錘状、柱状、アスペクト比が1〜5の球状、アスペクト比が5を超える楕円球状、不定形状等のいずれであっても構わない。また、代表的な樹脂ペーストとしては、例えば、焼成時に熱分解消失する樹脂、例えば、アクリル樹脂、エチルセルロース、ポリプロピレン等を公知の溶媒に混合したものが挙げられる。
なお、本実施形態において、樹脂粒子の粒径とは、球状のものはメジアン径(D50)を意味し、その他のものは長径及び短径の算術平均値を意味する。
混合物の調製の際に、溶剤、バインダー等の各種添加物を配合してもよい。または混合物の塗布或いは印刷の際に、溶剤、バインダー等の各種添加物を配合してもよい。樹脂ペーストを用いて中空部31a,31bを作成する場合、所望形状・サイズの中空部31a,31bが得られるように樹脂ペーストの固形分濃度や粘度等を適宜調整することができる。なお、樹脂ペーストの調製の際、又は、樹脂ペーストの塗布或いは印刷の際に、溶剤や界面活性剤や増粘剤等の各種添加物を配合してもよい。また、消失材に代えて或いは消失材とともに、所望形状・サイズの空間31に対応した形状を有し焼成時に熱分解・揮発・消失する樹脂或いは繊維等からなる構造体等を用いても空間31を作製することが可能である。
導電性無機材料と絶縁性無機材料からなる放電誘発部においては、導電性無機材料の含有率が10vol%以上、であることが好ましい。導電性無機材料の比率を上げることで、静電気抑制効果が向上する。導電性無機材料の含有率は最大100vol%でも良い。ただし放電耐久試験時に放電に晒された放電誘発部が飛散しIR低下が発生しやすくなるため、繰り返し使用の耐久性を高めるためには導電性無機材料と絶縁性無機材料からなる放電誘発部がより好ましい。
前記放電誘発部を構成する導電性無機材料の具体例としては、例えば、金属、合金、金属炭化物、金属ホウ化物等が挙げられるが、これらに特に限定されない。導電性を考慮すると、C、Ni、Al、Fe、Cu、Ti、Cr、Au、Ag、Pd及びPt或いは、これらの合金が好ましい。
前記放電誘発部を構成する絶縁性無機材料の具体例としては、例えば、金属酸化物やAlN等の金属窒化物等が挙げられるが、これらに特に限定されない。絶縁性やコスト面を考慮すると、Al、SrO、CaO、BaO、TiO、SiO、ZnO、In、NiO、CoO、SnO、Bi、MgSiO、V、CuO、MgO、ZrO、MgSiO、AlN、BN及びSiCであることが好ましい。これらは、1種を単独で用いても、2種以上を併用してもよい。絶縁性無機材料は、その性状は特に限定されない。これらのなかでも、高度の絶縁性を付与する観点からは、Al、SiO、MgSiO等を用いることがより好ましい。
本発明は、その要旨を逸脱しない限り、さまざまな変形が可能であり、上述した実施形態に限定されない。
以下、本発明の実施の形態として実施例、比較例の概略図である図1、図2を参照しながら説明する。
まず、絶縁層の有無、絶縁層に含まれる絶縁性無機材料の種類の違いによる放電に対する繰り返し耐久性への影響を確認した。
(実施例1)
まず、絶縁性基板として、主成分がAlとガラス成分より構成される材料をシート化したグリーンシートを用意し、その一方の表面に、Agペーストをスクリーン印刷により、焼成後厚み10μm程度となるように印刷し、対向配置された一対の帯状の第1及び第2の対向電極12、13をパターン形成した。焼成後に電極12、13の長さが0.5mm、幅が0.4mm、電極間距離ΔGが30μmとなるように印刷を行った。
次に、アクリル樹脂をブチルカルビトールに混合して、空間31作製用の固形分濃度が40質量%の空間形成用のペースト状混合物を作成した。
上記の第1の絶縁性基板19上及び第1及び第2の対向電極12、13上に、得られたペースト状の混合物を、第1の絶縁性基板19の絶縁性表面上及び対向電極12、13の表面の一部を覆うように形成した。
次に、上記の空間31上に、以下の手順で放電誘発部14を形成した。まず、絶縁性無機材料として平均粒径1μmのAl(住友化学株式会社製、商品番号:AM−27)を70vol%、導電性無機材料として平均粒径1μmのAg粒子(三井金属鉱業株式会社製、商品番号:SPQ05S)を30vol%、となるように秤量し、これらを混合して混合物を得た。これとは別に、バインダーとしてエチルセルロース系樹脂と溶剤としてのタ―ピネオールとを混錬して、固形分濃度が8質量%のラッカーを調製した。次いで、上記のようにして得られた混合物にラッカーを加えた後、混練することにより、放電誘発部ペーストを調製した。
次いで、得られたペースト状混合物を、空間31の前駆体上に、スクリーン印刷により混合物層(放電誘発部14の前駆体)を形成した。さらに混合物層上にグリーンシートを積層した後、熱プレスを行うことにより、積層体を作製した。その後、得られた積層体を所定の大きさに切断し、個片化を行った。しかる後、個片化された積層体に200℃で1時間の熱処理(脱バインダー処理)を施し、その後、毎分10℃で昇温し、大気中950℃で30分間保持し、焼成体を得た。
その後、第1及び第2の対向電極12、13の外周端部に接続するように、Agを主成分とする外部電極を形成することにより、実施例1の静電気対策素子100を得た。
(実施例2)
放電誘発部14を形成する絶縁性無機材料を90vol%、導電性無機材料を10vol%、となるように秤量したこと以外は実施例1と同様に操作して、実施例2の静電気対策素子を得た。
(実施例3)
放電誘発部14を形成する絶縁性無機材料を50vol%、導電性無機材料を50vol%、となるように秤量したこと以外は実施例1と同様に操作して、実施例3の静電気対策素子を得た。
(実施例4)
放電誘発部14を導電性無機材料のみで形成したこと以外は実施例1と同様に操作して、実施例4の静電気対策素子を得た。
(実施例5)
放電誘発部14を形成時において、スクリーン印刷に使用するスクリーンの設計を変更し、2ヶの混合物層(放電誘発部14の前駆体)を形成したこと以外は実施例1と同様に操作して、実施例5の静電気対策素子を得た。
(実施例6)
第1及び第2の対向電極12、13をパターン形成するにあたって、ひとつの帯状の電極パターンを形成した後に電極の中央部をYAGレーザーにより切削加工することにより第1及び第2の対向電極12、13を形成した。第1及び第2の対向電極12、13間の電極間距離ΔGは、焼成後に20μmとなるようにレーザー加工の幅を調整した。それ以外は実施例1と同様に操作して、実施例6の静電気対策素子を得た。
(実施例7)
対向電極間距離ΔGが焼成後に40μmとなるように、第1及び第2の対向電極12、13をスクリーン印刷した。それ以外は実施例1と同様に操作して、実施例7の静電気対策素子を得た。
(比較例1)
まず、絶縁性基板の一方の表面に、スクリーン印刷により混合物層(放電誘発部14の前駆体)を形成し、その混合物層上にAgペーストをスクリーン印刷することで、対向電極12、13をパターン形成した。次に第1及び第2の対向電極12、13上に、空間形成用ペーストを、第1及び第2の対向電極12、13の表面の一部を覆うように形成した。それ以外は、実施例1と同様に操作して、図4に示す比較例1の静電気対策素子を得た。
<静電気放電試験>
次に、上記のようにして得られた実施例1〜5及び比較例1の静電気対策素子について、図3に示す静電気試験回路を用いて、静電気放電試験を実施した。表1に、試験結果を示す。
この静電気放電試験は、国際規格IEC61000−4−2の静電気放電イミュニティ試験及びノイズ試験に基づき、人体モデルに準拠(放電抵抗330Ω、放電容量150pF、印加電圧8kV、接触放電)して行った。具体的には、図3の静電気試験回路に示すように、評価対象の静電気対策素子の一方の外部電極をグラウンドに接地するとともに、他方の外部電極に静電気パルス印加部を接続した後、静電気パルス印加部に放電ガンを接触させて静電気パルスを印加した。なお、静電気放電試験は、各々サンプル100個を用意し、静電気放電試験を各々8.0kVで行った。放電特性は放電試験時のピーク電圧により評価した。高温負荷試験については100℃に設定した恒温槽内に10Vを印加した状態で保持し、絶縁抵抗(IR)が10Ω以下になり絶縁劣化した時間を故障時間とし、その平均を平均故障時間とした。
静電気試験の結果に関する評価方法について説明する。放電試験時のピーク電圧が500V以下をA評価とし、500V以上をB評価とした。
次に高温負荷試験の結果に関する評価方法について説明する。平均故障時間が500h以上をA評価とし、100h以上をB評価とし、100h以下をC評価とした。
Figure 0006365205
表1より、実施例1〜7の静電気対策素子は、ピーク電圧が低いことで静電気保護効果に優れる上に高温負荷時の故障しにくいものであることが確認された。
一方、表1より、比較例1の静電気対策素子は、ピーク電圧が低く、静電気保護効果に優れるものの、高温負荷時の平均故障時間が短かった。このことから、イオンマイグレーションによる短絡の発生が生じ易いことが示唆される。
以上説明した通り、本発明の静電気対策素子は、静電気保護効果を維持したうえで、電圧を印加した状態で高温下にて動作させた場合に短時間で絶縁抵抗が低下しない特徴を有しているので、これを備える電子・電気デバイス及びそれらを備える各種機器、設備、システム等に広く且つ有効に利用可能である。
12、13 第1及び第2の対向電極
14 放電誘発部
19 第1の絶縁性基板
20 第2の絶縁性基板
31 空間
41 外部電極
42 外部電極
100 静電気対策素子

Claims (2)

  1. 第1及び第2の絶縁性基板と、
    前記第1及び第2の絶縁性基板の間に配置された第1及び第2の対向電極と、
    前記第1及び第2の対向電極に接続された外部電極と、
    前記第1及び第2の対向電極の先端と空間を介して離間して設けられた放電誘発部とを有し
    前記放電誘発部は前記第1及び第2の対向電極のギャップ間に向かって凸形状を有しており、
    前記第1及び第2の対向電極間の最短距離をΔG、前記対向電極の先端と前記放電誘発部との最短距離をΔg、とした場合、
    ΔG>Δg
    であることを特徴とする静電気対策素子。
  2. 前記放電誘発部は、
    導電性無機材料であること、
    または絶縁性無機材料と導電性無機材料とを含み、導電性無機材料の含有率が10vol%以上であること、
    を特徴とする請求項1記載の静電気対策素子。
JP2014207107A 2014-10-08 2014-10-08 静電気対策素子 Expired - Fee Related JP6365205B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014207107A JP6365205B2 (ja) 2014-10-08 2014-10-08 静電気対策素子
KR1020150125316A KR101925277B1 (ko) 2014-10-08 2015-09-04 정전기 대책 소자
US14/871,086 US10271413B2 (en) 2014-10-08 2015-09-30 ESD protection device
CN201510644658.0A CN105514104A (zh) 2014-10-08 2015-10-08 静电放电保护元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014207107A JP6365205B2 (ja) 2014-10-08 2014-10-08 静電気対策素子

Publications (2)

Publication Number Publication Date
JP2016076426A JP2016076426A (ja) 2016-05-12
JP6365205B2 true JP6365205B2 (ja) 2018-08-01

Family

ID=55656440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014207107A Expired - Fee Related JP6365205B2 (ja) 2014-10-08 2014-10-08 静電気対策素子

Country Status (4)

Country Link
US (1) US10271413B2 (ja)
JP (1) JP6365205B2 (ja)
KR (1) KR101925277B1 (ja)
CN (1) CN105514104A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11948934B2 (en) * 2022-06-16 2024-04-02 John Othniel McDonald Method and apparatus for integrating spark gap into semiconductor packaging

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01175191A (ja) 1987-12-28 1989-07-11 Murata Mfg Co Ltd チップ型アレスタ
JP4571164B2 (ja) 2007-03-28 2010-10-27 立昌先進科技股▲分▼有限公司 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
CN101542856B (zh) 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
EP2242154B1 (en) 2008-02-05 2017-12-06 Murata Manufacturing Co. Ltd. Esd protection device
JP2011028968A (ja) * 2009-07-24 2011-02-10 Panasonic Corp 過電圧保護部品
JP5772813B2 (ja) * 2010-03-26 2015-09-02 凸版印刷株式会社 燃料電池膜電極接合体の製造方法および燃料電池膜電極接合体の製造装置
JP5088396B2 (ja) * 2010-05-20 2012-12-05 株式会社村田製作所 Esd保護デバイス及びその製造方法
CN203326360U (zh) * 2010-09-10 2013-12-04 株式会社村田制作所 Esd保护结构
JP5459295B2 (ja) * 2011-03-14 2014-04-02 株式会社村田製作所 Esd保護デバイスおよびその製造方法
US8724284B2 (en) * 2011-05-25 2014-05-13 Tdk Corporation Electrostatic protection component
JP5660412B2 (ja) 2011-08-29 2015-01-28 株式会社村田製作所 Esd保護デバイス
JP2013101911A (ja) 2011-10-14 2013-05-23 Tdk Corp 静電気対策素子
JP2013145738A (ja) 2011-12-12 2013-07-25 Tdk Corp 静電気対策素子
JP2014141988A (ja) * 2013-01-22 2014-08-07 Ricoh Co Ltd スライドレール、給紙装置、及び画像形成装置
WO2014141988A1 (ja) 2013-03-15 2014-09-18 Tdk株式会社 静電気対策素子
US10399175B2 (en) * 2014-08-15 2019-09-03 GM Global Technology Operations LLC Systems and methods for improving weld strength

Also Published As

Publication number Publication date
US20160105947A1 (en) 2016-04-14
CN105514104A (zh) 2016-04-20
JP2016076426A (ja) 2016-05-12
KR101925277B1 (ko) 2018-12-06
US10271413B2 (en) 2019-04-23
KR20160041757A (ko) 2016-04-18

Similar Documents

Publication Publication Date Title
JP5382235B2 (ja) 静電気対策素子
JP5954490B2 (ja) 静電気対策素子
WO2013054629A1 (ja) 静電気対策素子
JP6365205B2 (ja) 静電気対策素子
JP2016042436A (ja) 静電気対策素子
KR101655747B1 (ko) 정전기 대책 소자
US9036317B2 (en) Antistatic device
JP6428938B2 (ja) Esd保護装置
JPWO2014098084A1 (ja) Esd保護デバイス
WO2013111711A1 (ja) 静電気対策素子
TWI506900B (zh) Electrostatic discharge protection device
WO2013137032A1 (ja) 静電気対策素子
JPWO2016208383A1 (ja) Esd保護装置およびesd保護装置の製造方法
JP2016058183A (ja) 静電気対策素子
WO2017006689A1 (ja) Esd保護装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6365205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees